CS212186B1

CS212186B1 - Zapojení vícestavového klopného obvodu vytvořeného z pevné polovodičové paměti

Info

Publication number: CS212186B1
Application number: CS868680A
Authority: CS
Inventors: Jiri Kristen
Original assignee: Jiri Kristen
Priority date: 1980-12-10
Filing date: 1980-12-10
Publication date: 1982-02-26

Abstract

Podstata vynálezu spočívá v zavedení zpětné vazby z výstupů pevné polovodičové paměti na vstupy pevné polovodičové paměti.

Description

(54) Zapojení vícestavového klopného obvodu vytvořeného z pevné polovodičové paměti

Vynález se týká zapojení vicestavového klopného obvodu vytvořenéhů z pevné polovodičové paměti. Toto zapojení umožňuje realizovat obvod pro trvalý výběr příslužných výstupních signálů jako odezvu na přicházející krátkodobé vstupní impulsy.

Dosud užívaná zapojení vícestavových klopných obvodů byla realizována pomocí hradel. Návrh takového obvodu byl poměrně složitý a užitý počet hradel byl nejméně roven počtu stavů, kteiý měl vícestavový klopný obvod procházet. Při větSím počtu stavů zároveň narůstaly nároky na počet vstupů užitých hradel a tím rostl i počet užitých pouzder integro váných obvodů. Celá funkce klopného obvodu pak byla dána způsobem propojení jednotlivých hradel. Při nároku na odliSné chování klopného obvodu bylo nutno celé zapojení pozměnit a to znamenalo nový návrh ploěného spoje.

Tyto nedostatky odstraňuje zapojeni vicestavového klopného obvodu vytvořeného z pevné polovodičové paměti s nejméně dvěma vstupy a nejméně dvěma výstupy, podle vynálezu, jehož podstatou je, že jeho první vstup a zároveň výstup je spojen s prvním vstupem pevné polovodičové paměti a současně je spojen s prvním výstupem pevné polovodičívé paměti, až n-tý vstup a zároveň výstup je spojen s n-tým výstupem pevné polovodičové paměti.

Výhodou tohoto řešení je použití vhodného mikroprogramu, který je do pevné paměti nahrán. Například klopný obvod z hradel s chováním shodným s chováním uvedeného zapojení by byl realizován pěti pouzdry integrovaných obvodů na rozdíl od jediného pouzdra pevné paměti z příkladného zapojení vicestavového klopného obvodu vytvořeného z pevné polovodičové paměti. Nadto lze chování tohoto klopného obvodu změnit nahráním jiného mikroprogramu do pevné paměti a to bez úprav plošných spojů.

Příkladné provedeni řešení podle vynálezu je znázorněno na připojeném výkresu, kde na obr. 1 je uvedeno zapojení vicestavového klopného obvodu pro pevnou paměť s n vstupy a n výstupy.

Na výkrese, na obr. 2 je znázorněno zapojení vicestavového klopného obvodu vytvořeného z pevné polovodičové paměti organizace 32 x 8 a s dalším využitím nadbytečných výstupů. V následující tabulce je uveden obsah pevné paměti organizace 32 x 8 z příkladného zapojení:

Dekadická adresa

9

1 1 12

19

Binární adresa í! D C B A

0 0 0 0 0 0 ,0 0 1 0 0 0 10 0 0 0 11 0 0 10 0 0 0 10 1 0 0 110 0 0 111 0 10 0 0 0 10 0 1 0 10 10 0 10 11 0 110 0 0 110 1 0 1110 0 1111 1 0 0 0 0 1 0 0 0 1 10 0 10 10 0 11

Binární obsah 1 2 3 4 5 6 7 8

111110 0 0 1,1110 0 0 111110 0 0 111110 0 0 ,1,110 0 0 111110 0 0 111,10 0 0 111110 0 0 111110 0 0 1 1 1 1 1 ó o o ,11110 0 0 111110 0 0 1,11,000 111110 0 0 1111,000 1,1,0111 111110 0 0 111110 0 0 ,1,110 0 0 111110 0 0

Dekadické adresa	Binérni adresa	Binární obsah
E D	C B A	1 2	3 4	5	6	7	8
20	1 0	10 0	1 1	1 1	1	0	0	0
21	1 0	10 1	1 1	1 1	1	0	0	0
22	1 0	1 1 0	1 1	1 1	1	0	0	0
23	i o	1 1 1	1 1	1 0	1	0	1	1
24	1 1	0 0 0	1 1	1 1	1	0	0	0
25	1 1	0 0 1	1 1	1 1	1	0	0	0
26	1 1	0 1 0	1 1	1 1	1	0	0	0
27	1 1	0 1 1	1 1	0 1	1	1	1	0
28	1 1	i 0 0	1 1	1 1	1	0	0	0
29	1 1	1 0 1	1 0	1 1	1	0	1	0
30	1 1	1 1 0	0 1	1 1	1	1	0	0
31	1 1	1 1 1	1 1	1 1	1	0	0	0
Zapojení uvedené na výkrese,	na obr. 1 :	sestévó z pevné	polovodičové	paměti 100 na

s n vstupy a n výstupy, kde n je rovno nejméně dvěma. První vstup a zároveň výstup £ je spojen s prvním adresovým AI vstupem 11 pevné polovodičové paměti 100 a současně je spojen s prvním Y£ výstupem 111 polovodičové paměti 100 až konečně n-tý vstup a zároveň výstup N je spojen s n-tým adresovým An vstupem £N pevné polovodičové paměti 100 a současně je spojen s n-tým Yn výstupem 11N polovodičové paměti 100. Po přivedení nízké logické úrovně L na některý vstup je výstupní slovo změněno na slovo odpovídající stavu na vstupu paměti. Tím dojde k přechodu na jiné slovo, překlopí vícestavového klopného obvodu. Výstupní slovo přiváděné na vstup nyní udrží klopný obvod v novém stavu i po odpojení nízké logické úrovně L od vstupu.

Příkladné zapojení vícestavového klopného obvodu vytvořeného z pevné polovodičové paměti je uvedeno na obr. 2. Sestévó z pevné polovodičové paměti 100 s organizací 32 x 8 bitů a osmi zakončovacích odporů 10. 20, 30. £0, 50. 60, 70 a 80 připojených k otevřeným kolektorovým výstupům pevné polovodičové paměti 100. Konkrétní zapojení mé první vstup a zároveň výstup £ spojen s prvním adresovým A vstupem 11 pevné polovodičové paměti 100 a současně je spojen s prvním Y 1 otevřeným kolektorovým výstupem 111 a nadto je spojen s prvním přívodem prvního zakončovacího odporu £0, zatímco druhý vstup a zároveň výstup 2 je spojen s druhým adresovým B vstupem 12 a současně je spojen s druhým Y 2 otevřený!? kolektorovým výstupem 112 a nadto je spojen s prvním přívodem druhého zakončovacího odporu 20. přičemž třetí vstup a zéroveň výstup £ je spojen s třetím adresovým C vstupem 13 pevné polovodičové paměti 100 a současně je spojen s třetím Y 3 otevřeným kolektorovým výstupem a nadto je spojen s prvním přívodem třetího zakončovacího odporu £0, zatímco čtvrtý vstup e zéroveň výstup £ je spojen se čtvrtým adresovým D vstupem ££ pevné polovodičové paměti 100 a současně je spojen se čtvrtým Y 4 otevřeným kolektorovým výstupem 114 a nadto je spojen s prvním přívodem čtvrtého zakončovacího odporu 40, přičemž pátý vstup a zéroveň výstup £ je spojen s pátým adresovým E vstupem 15 pevné polovodičové paměti 100 a současně je spojen s pétým Y 5 otevřeným kolektorovým výstupem 115 a současně je spojen s prvním přívodem pátého zakončovacího- odporu 50.

šestý výstup 6 je spojen s Šestým Y 6 otevřeným kolektorovým výstupem 116 a současně je spojen s prvním přívodem šestého zakončovacího odporu 60. Sedmý výstup £ je spojen se sedmým Y 7 otevřeným kolektorovým výstupem 117 a současně je spojen s prvním přívodem sedmého zakončovacího odporu 70 · Osmý výstup 8 je spojen s osmým Y 8 otevřeným kolektorovým výstupem 118 a současně je spojen s prvním přívodem osmého zakončovacího odporu 80. Napělový vstup U £ je propojen na druhé přívody prvního až osmého zakončovacího odporu £0, £0,

30. 40. 5Ď. 60, 70 a 80, zatímco na strobovací V vstup 19 pevné polovodičové paměti 100 je připojeno zemním potenciálem napětí o nízké logické úrovni L.

Je-li vícestavový klopný obvod například ve stavu, kdy na prvním otevřeném kolekto rovém výstupu 111 a tedy i na prvním adresovém vstupu 11 je logické úroveň L, podle vpředu uvedené tabulky, to znamená, že na dalších čtyřech adresových 8, 0, D a E vstup·- '·, Í2, 1 3.

a ££,je napětí v logické úrovni H. Je-li na některý jiný, třeba druhý adres·-,,; a vstup 12 pevné polovodičové paměti 100 přivedeno přes druhý vstup 2. napiti e logickou úrovní L, potom přejde pevné polovodičové parnét 100 podle tabulky ΐ; ř‘a»u, ve kterém na druhém Y 2 otevřeném kolektorovém výstupu 112 je logické úroveň L a zároveň na prvním Y 1 otevřeném kolektorovém výstupu i 11 a tedy i na prvním adresovém A vstupu £1. přejde napětí do logické úrovně H.

Tím se v tomto novém stavu pevné polovodičové paměl 100 earii i po odpojení, napětí s nízkou logickou úrovni L od druhého vstupu 2, nebol z druhého 'í 2 otevřeného kolektorového výstupu 11 2 bude logická úroveň L přivedena i na druhý adres, vý 8 vstup 12 pevné polovodičové paměti £00. Vstupy slouží zároveň jako výstupy pro indiVsci stavu, ve kterém pevná polovodičové paměl 100 setrvává. Navíc je nadbytečný počet výstupů použit pro zakódování stavu pevné polovodičové paměti 100 do tvaru binárního slova.

Uvedené příkladné zapojeni je navrženo pro pět stabilních stavů charakterizovaných tím, že v každém stavu je pouze jediný výstup s odliěnou logickou úrovní od ostatních výstupů. Volbou vhodného mikroprogramu lze realizovat klopný obvod až se 16 stabilními stavy při shodném zapojení. Místo jediného výstupu jsou pak vybírány zvolené kombinace výstupních signálů.

Kromě výhod vpředu uvedených je navržené zapojení možno kombinovat c jinou funkcí pevné polovodičové paměti, na které bude realizováno, jestliže u ní neobsadí věechny vstupy nebo výstupy, jak bylo naznačeno v příkladném zapojení vícestavovéhc klopného obvodu vytvořeného z pevné polovodičové paměti organizace 32 x 8.

Řešení podle vynálezu lze s výhodou využiti v oboru výpočetní techniky, v měřicí a regulační technice.

Claims

PŘEDMĚT VYNÁLEZU

Zapojení vícestavovéhc klopného obvodu vytvořeného z pevné polovodičové paměti s nejméně dvěma vstupy a nejméně dvěma výstupy, vyznačené tím, že první vstup a zároveň výstup (1) je spojen s prvním vstupem (11) pevné polovodičové paměti (100) a současně je spojen a prvním výstupem (111) pevné polovodičové paměti (100), přičemž n-tý vstup a zároveň výstup (N) je spojen ε n-tým vstupem (1N) pevné polovodičové paměti (100) a současně je spojen s n-tým výstupem (11N) pevné polovodičové paměti (100).