KR960042749A - 프로그램가능한 바이너리/인터리브 시퀀스 카운터 - Google Patents

프로그램가능한 바이너리/인터리브 시퀀스 카운터 Download PDF

Info

Publication number
KR960042749A
KR960042749A KR1019960009309A KR19960009309A KR960042749A KR 960042749 A KR960042749 A KR 960042749A KR 1019960009309 A KR1019960009309 A KR 1019960009309A KR 19960009309 A KR19960009309 A KR 19960009309A KR 960042749 A KR960042749 A KR 960042749A
Authority
KR
South Korea
Prior art keywords
count
toggle
sequence
control circuit
signal
Prior art date
Application number
KR1019960009309A
Other languages
English (en)
Other versions
KR100282770B1 (ko
Inventor
프레드릭 존스 제이알. 오스카
Original Assignee
로버트 엘. 고어
유나이티드 메모리스 인코포레이티드
이와사끼 히데히꼬
닛떼쓰 세미콘덕터 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 엘. 고어, 유나이티드 메모리스 인코포레이티드, 이와사끼 히데히꼬, 닛떼쓰 세미콘덕터 가부시끼가이샤 filed Critical 로버트 엘. 고어
Publication of KR960042749A publication Critical patent/KR960042749A/ko
Application granted granted Critical
Publication of KR100282770B1 publication Critical patent/KR100282770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/004—Counters counting in a non-natural counting order, e.g. random counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

카운터 회로는 바이너리와 인터리브 카운팅 모드로 카운팅 시퀀스를 선택적으로 발생한다. 카운터는 3개의 토글 플립플롭에 의해 형성된다. 토글 신호는 모드 선택 신호의 상태에 기초하여 인에이블되거나 디스에이블되는 논리게이트를 포함하는 토글 제어 회로에 의해 제공된다. 바이너리 모드에 있어서, 바이너리 토글 신호는 블록되고, 다른 카운터 회로는 신호가 토글 제어 회로에 의해 통과하여 주카운터의 입력을 토글하는 토글 인터리브 시퀀스에서 토글 신호를 카운트한다. 다른 카운터 회로는 로드 인에이블 입력에 인가된 리셋 신호에 응답하여 리셋될 수 있다.

Description

프로그램가능한 바이너리/인터리브 시퀀스 카운터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 개선된 메모리용 카운터 배열을 나타내는 블럭 다이어그램, 제3도는 시퀀스 메모리 어드레스 발생에 사용 될 수 있는 본 발명에 의한 개선된 카운터 회로를 나타내는 상세한 개략 다이어그램. 제4도는 제3도의 개략 다이어그램에 사용되는 토글(toggle) 플립플롭을 나타내는 도면.

Claims (22)

  1. 모드 선택 입력, 상기 모드 선택 입력에 각각 결합된 토글 제어 회로, 상기 토글 제어 회로에 결합된 인터리브 상태 제어 회로, 및 상기 토글 제어 회로에 각각 결합되어 상기 모드 선택 입력에 인가된 선택 신호에 대응하여 진행하는 카운트 값의 시퀀스를 제공하는 제1카운터를 구비하며, 상기 토글 제어 회로는 논리 회로를 포함하고 선택 신호에 기초하여 상기 카운터에 제어 신호를 공급하며, 상기 인터리브 제어 회로는 제2카운터를 포함하는 것을 특징으로 하는 시퀀셜 어드레스 발생을 위한 카운터 회로.
  2. 제1항에 있어서, 상기 토글 제어 회로는 바이너리 시퀀스를 발생하는 데 사용되는 하위의 카운트 신호를 받아들이도록 결합되고, 상기 인터리브 상태 제어 회로는 인터리브 제어 신호를 공급하고, 상기 토글 제어회로는 제1카운터에 의해 사용되는 하위의 카운트 신호 또는 인터리브 제어 신호에 대응하는 신호를 선택적으로 제공하는 것을 특징으로 하는 카운터 회로.
  3. 제2항에 있어서, 상기 제1카운터는 각각의 카운트 비트를 카운트 출력에 각각 제공하는 다수의 토글 플립플롭을 구비하며, 각 토글 플립플롭은 각각 토글 입력을 가지며, 상기 토글 제어 회로는 1 이상의 상기 토글 플립플롭을 위하여 제어 신호를 제공하는 것을 특징으로 하는 커운터 회로.
  4. 제3항에 있어서, 상기 토글 플립플롭은 개시 카운트 데이타를 받아들이는 데이타 입력과, 상기 데이타의 로드를 제어하는 로드 인에이블 입력과, 클럭 신호를 받아들이는 클럭 입력을 포함하는 것을 특징으로 하는 카운터 회로.
  5. 제4항에 있어서, 상기 제2카운터는 제1과 제2토글 플립플롭을 구비하며, 상기 제2토글 플립플롭은 상기 제1토글 플립플롭에 응답하도록 결합되고, 상기 제1과 제2토글 플립플롭은 상기 토글 제어 회로에 결합되어 토글 신호를 제공하고, 상기 인터리브 제어 회로는 상기 제1과 제2토글 플립플롭에 결합된 인터리브 리셋 입력을 추가로 포함하는 것을 특징으로 하는 카운터 회로.
  6. 출력 비트를 카운트 출력에 제공하는 다수의 제어가능한 카운팅단으로서, 상기 카운팅단은 최하위로부터 최상위까지의 유의의 순위를 갖는 카운팅단, 인터리브 시퀀스로 카운팅하기 위하여 인터리브 신호를 제공하도록 구성된 인터리브 제어 회로, 선택 신호를 받아들이는 선택 입력, 및 상기 선택 입력에 결합되어 상기 선택 신호에 응답하여 바이너리 카운팅 또는 인터리브 카운팅을 위하여 제어 신호를 선택하는 제1제어회로로서, 상기 제1제어 회로는 1이상의 상위 카운팅단의 입력에 제어적으로 결합되는 제1제어회로르 구비하며, 상기 제1제어회로는 1 이상의 하위 카운팅단의 출력을 받아들이도록 결합되고 상기 인터리브 신호를 받아들이도록 결합되며, 상기 제1제어회로는 1 이상의 상기 카운팅단을 제어하여 선택신호의 상태에 따라 바이너리 진행 또는 인터리브 진행으로 값을 카운트하는 것을 특징으로 하는 시퀀셜 어드레스 발생을 위한 프로그램가능한 카운터 회로.
  7. 제6항에 있어서, 상기 카운터 회로는 카운트 값을 셋팅하기 위하여 데이타 입력을 추가로 구비하는 것을 특징으로 하는 카운터 회로.
  8. 제6항에 있어서, 상기 카운팅단은 다수의 래치를 포함하는 것을 특징으로 하는 카운터 회로.
  9. 제8항에 있어서, 상기 각 래치는 토글 플립플롭을 구비하며, 상기 제1제어회로와 인터리브 제어 회로는 상기 토글 플립플롭에 결합된 토글 제어 신호를 제공하도록 구성되는 것을 특징으로 하는 카운터 회로.
  10. 제6항에 있어서, 상기 인터리브 제어 회로는 인터리브 리셋 입력을 포함하는 것을 특징으로 하는 카운터 회로.
  11. 제6항에 있어서, 상기 제1제어 회로는 멀티플렉서 회로를 구비하는 모드 선택 회로를 포함하는 것을 특징으로 하는 카운터 회로.
  12. 제6항에 있어서, 상기 카운트 출력 비트중의 2개는 바이너리 카운트 제어 신호를 제공하는 상기 제1제어회로에 결합된 것을 특징으로 하는 카운터 회로.
  13. 제8항에 있어서, 상기 카운터 회로는 반도체 메모리에 사용되어 바이너리 카운트 진행과 인터리브 카운트 진행중의 하나에서 어드레스의 스트림을 발생하고, 다수의 데이타 액세스가 다수의 메모리 액세스를 위하여 단일 어드레스 로드로 이루어지는 것을 특징으로 하는 카운터 회로.
  14. 선택입력을 받아들여 선택 입력의 상태에 기초하여 바이너리 카운트 시퀀스와 인터리브 카운트 시퀀스중의 하나를 선택하는 단계, 카운트단을 작동시켜 선택된 시퀀스에서 카운트를 발생하는 단계, 상기 바이너리 카운트 시퀀스가 선택되면, 1이상의 하위 카운트단 출력을 이용하여 상기 카운트단을 제어하여 상위 카운트단에 제어 신호를 제공하는 단계, 및 상기 인터리브 카운트 시퀀스가 선택되면, 카운트단을 위하여 제어신호의 다른 소오스를 이용하여 카운트단을 제어하는 단계를 구비하는 것을 것을 특징으로 하는 바이너리 카운트 시퀀스 또는 인터리브 카운트 시퀀스를 선택적으로 발생하는 방법.
  15. 제14항에 있어서, 인터리브 시퀀스에서 카운트단을 제어하는 단계가 카운트단을 위하여 제어 신호로서 사용하는 추가의 카운트 시퀀스를 발생하는 단계를 포함하는 것을 특징으로 하는 바이너리 카운트 시퀀스 또는 인터리브 카운트 시퀀스를 선택적으로 발생하는 방법.
  16. 제15항에 있어서, 상기 추가의 카운트 시퀀스가 바이너리 시퀀스인 것을 특징으로 하는 바이너리 카운트 시퀀스 또는 인터리브 카운트 시퀀스를 선택적으로 발생하는 방법.
  17. 제14항에 있어서, 상기 발생하는 방법이 데이타 입력으로부터 초기 카운트값을 받아 상기 카운트단으로 초기 카운트 값을 로드하는 단계를 포함하는 것을 특징으로 하는 바이너리 카운트 시퀀스 또는 인터리브 카운트 시퀀스를 선택적으로 발생하는 방법.
  18. 초기 어드레스 값을 받아들이는 단계, 선택 입력을 받아들이는 단계, 선택 입력의 상태에 기초하여 바이너리 카운트 시퀀스와 인터리브 카운트 시퀀스중의 하나를 선택하는 단계, 최하위 카운트단을 토글하여 최하위 비트를 제공하는 것을 포함하는 선택된 시퀀스에서 카운트를 발생하는 단계, 제2최하위 카운트단을 토글하기 위하여 최하위 비트 또는 인터리브 토글 제어 신호를 선택적으로 이용하여 제2최하위 비트를 발생하는 단계, 및 제3최하위 카운트단을 토글하기 위하여 상기 최하위 비트와 제2최하위 비트의 논리 조합 또는 인터리브 토글제어 신호를 선택적으로 이용하여 제3최하위 비트를 발생하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치용 프로그램가능한 바이너리/인터리브 어드레스 시퀀스를 발생하는 방법.
  19. 제18항에 있어서, 상기 방법은 인터리브 토글 제어 신호를 내부적으로 발생하는 추가의 카운트단을 이용하여 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치용 프로그램가능한 바이너리/인터리브 어드레스 시퀀스를 발생하는 방법.
  20. 제19항에 있어서, 추가의 카운트단을 이용하는 상기 단계가 인터리브 리셋 신호에 응답하여 추가의 카운트단을 리셋팅하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치용 프로그램가능한 바이너리/인터리브 어드레스 시퀀스를 발생하는 방법.
  21. 제19항에 있어서, 선택적으로 이용하는 상기 단계가 상기 바이너리 토글 제어 신호 또는 상기 인터리브 토글 제어 신호중의 하나가 선택적으로 통과하여 카운트단을 토글하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치용 프로그램가능한 바이너리/인터리브 어드레스 시퀀스를 발생하는 방법.
  22. 제19항에 있어서, 상기 내부적으로 발생하는 단계가 바이너리 시퀀스를 내부적으로 발생하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치용 프로그램가능한 바이너리/인터리브 어드레스 시퀀스를 발생하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009309A 1995-05-19 1996-03-29 프로그램가능한 바이너리/인터리브 시퀀스 카운터(programmable binary/interleave sequence counter) KR100282770B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/445,058 1995-05-19
US08/445,058 US5481581A (en) 1995-05-19 1995-05-19 Programmable binary/interleave sequence counter
US08/445,058 1995-05-19

Publications (2)

Publication Number Publication Date
KR960042749A true KR960042749A (ko) 1996-12-21
KR100282770B1 KR100282770B1 (ko) 2001-03-02

Family

ID=23767449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009309A KR100282770B1 (ko) 1995-05-19 1996-03-29 프로그램가능한 바이너리/인터리브 시퀀스 카운터(programmable binary/interleave sequence counter)

Country Status (5)

Country Link
US (1) US5481581A (ko)
EP (1) EP0743757B1 (ko)
JP (1) JPH0922591A (ko)
KR (1) KR100282770B1 (ko)
DE (1) DE69618847T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411140B1 (en) 1995-12-20 2002-06-25 Cypress Semiconductor Corporation Method and apparatus for reducing skew between input signals and clock signals within an integrated circuit
US6043684A (en) * 1995-12-20 2000-03-28 Cypress Semiconductor Corp. Method and apparatus for reducing skew between input signals and clock signals within an integrated circuit
US5903174A (en) * 1995-12-20 1999-05-11 Cypress Semiconductor Corp. Method and apparatus for reducing skew among input signals within an integrated circuit
US5835970A (en) * 1995-12-21 1998-11-10 Cypress Semiconductor Corp. Burst address generator having two modes of operation employing a linear/nonlinear counter using decoded addresses
US5715476A (en) * 1995-12-29 1998-02-03 Intel Corporation Method and apparatus for controlling linear and toggle mode burst access sequences using toggle mode increment logic
US6055289A (en) * 1996-01-30 2000-04-25 Micron Technology, Inc. Shared counter
US5708688A (en) * 1996-05-23 1998-01-13 Etron Technology, Inc. High speed programmable burst address generation circuit
US5973993A (en) * 1998-02-27 1999-10-26 Micron Technology, Inc. Semiconductor memory burst length count determination detector
KR100266691B1 (ko) * 1998-05-25 2000-09-15 김영환 홀드/리셋 모드 선택 카운터 및 그 실행방법
KR100282125B1 (ko) 1998-08-04 2001-02-15 윤종용 버스트-타입의 랜덤 액세스 메모리 장치의 어드레스 발생 회로
US6215729B1 (en) 2000-06-30 2001-04-10 Micron Technology, Inc. Programmable counter circuit for generating a sequential/interleave address sequence
US6363032B2 (en) 2000-06-30 2002-03-26 Micron Technology, Inc. Programmable counter circuit for generating a sequential/interleave address sequence
TWI284457B (en) * 2002-08-01 2007-07-21 Via Tech Inc State machine, counter and related method for gating redundant triggering clocks according to initial state
US7119549B2 (en) * 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
KR100945792B1 (ko) 2008-03-12 2010-03-08 주식회사 하이닉스반도체 어드레스 제어 회로를 포함하는 반도체 집적 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287577A (en) * 1979-09-27 1981-09-01 Communications Satellite Corporation Interleaved TDMA terrestrial interface buffer
JPH0292012A (ja) * 1988-09-29 1990-03-30 Toshiba Corp パルス発生回路
JPH02256257A (ja) * 1989-03-29 1990-10-17 Mita Ind Co Ltd 半導体集積回路
US5386537A (en) * 1991-03-28 1995-01-31 Minolta Camera Kabushiki Kaisha System with reduced instruction set processor accessing plural memories at different speeds using bank interleaving
JP3992757B2 (ja) * 1991-04-23 2007-10-17 テキサス インスツルメンツ インコーポレイテツド マイクロプロセッサと同期するメモリ、及びデータプロセッサ、同期メモリ、周辺装置とシステムクロックを含むシステム
US5392239A (en) * 1993-05-06 1995-02-21 S3, Incorporated Burst-mode DRAM

Also Published As

Publication number Publication date
EP0743757A2 (en) 1996-11-20
EP0743757B1 (en) 2002-01-30
EP0743757A3 (en) 1998-07-15
JPH0922591A (ja) 1997-01-21
DE69618847D1 (de) 2002-03-14
KR100282770B1 (ko) 2001-03-02
US5481581A (en) 1996-01-02
DE69618847T2 (de) 2002-08-14

Similar Documents

Publication Publication Date Title
KR960042749A (ko) 프로그램가능한 바이너리/인터리브 시퀀스 카운터
TWI502894B (zh) 低功率可變延遲電路
US5796994A (en) Patch mechanism for allowing dynamic modifications of the behavior of a state machine
US5105193A (en) Digital to analogue convertors
US6442579B1 (en) Low power linear feedback shift registers
KR970005278B1 (ko) 부분적으로 디코드된 테스트 어드레스 발생기 및 카운트 발생 방법
US6839783B2 (en) Programmable state machine interface
US6272065B1 (en) Address generating and decoding circuit for use in burst-type random access memory device having a double data rate, and an address generating method thereof
JPH10512084A (ja) インターリーブド及び順次カウンタ
US6738792B1 (en) Parallel mask generator
JP3459330B2 (ja) 高速バレルシフタ
JPS6382014A (ja) 擬似ランダム雑音符号発生回路
US6646465B2 (en) Programmable logic device including bi-directional shift register
US6282127B1 (en) Block RAM with reset to user selected value
US6363032B2 (en) Programmable counter circuit for generating a sequential/interleave address sequence
KR900007207A (ko) 다이얼러의 제어회로와 그 제어신호 발생방법
KR20040092260A (ko) 반도체 메모리 장치 및 이 장치의 라이트 패턴 데이터발생방법
JPH025126A (ja) トランジスタマトリクスシフタ
JPH0815392A (ja) テストモード設定回路
KR100321735B1 (ko) 고주파 특성을 개선한 어드레스 카운터
JPS6222433B2 (ko)
JPS61134982A (ja) メモリ・アクセス回路
KR100193512B1 (ko) 반도체장치의 계수회로
KR100207651B1 (ko) 메모리 엑세스 장치
KR900002629B1 (ko) 마이콤에서 스위치 세팅을 읽어들이는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131015

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 15