CS210358B1 - Connection of the bit layered microproces ors - Google Patents

Description

SOCIALISTICKÁ I POPIS VYNÁLEZU

K AUTORSKÉMU OSVEDČENIU 210358 (11) (Bl)

(22) Přihlášené 22 10 79(21) (FV 7132-79) (51) Int. Cl.3G 06 F 9/06 (40) Zverejnené 31 ,0 80 ÚftAD pro vynáijezy (45) Vydané 15 07 83

A OBJEVY (75)

Autor vynálezu BAČIAK DUŠAN ing., BRATISLAVA (54) Zapojenie bitovo vrstvených řnikroprocesorov

Vynález sa týká paralelného zapojenia bitovo vrstvených raiktoprocesorov prostrednictvom_spoločnej modulovej paináti s pr i lil iad nu t ím na zabezpí-ceoic maximálně} rychlostí výměny dátmed z i r&amp;ikroprocesotiEÍ , 1) o t e r a j s i «_· zápoje r. 1 o v vu z í v a j ή c e p r i o r ’. t. rtu 3. <? >?. ; ku , a 1 e bo syst en· v e L ky c h kvíz o v v c h s p í na ·řov neriešia oblasL vzá i umného zapojeni.'. ený <: h mikroprucesorov. Známe systémy p ?· vacšo® poete Biikropiucesorov a parna ť.ový eh íiodub.v speločnej paaáti vyžadujú velmi vela časuprt riadeuie spoločnej sběrnice. Pr<? využit ie p v e s t o j o v v h časov p."i obsadenej spoločnej pa-máti moče. byť programové zabezpečené nahr.aáie ;-,p < a·, ov u n xe, avíak systém je pri váěsom poeteinikronrocesotov tuiacm zloži.ty a prakticky ucpou / í'..c ; nv

Nedostatky známého stavu odstraňuje paíalejné zapojenie bitovo vrstvených niikroproceso-rov podlá vvzál.zi;, .«torého podjata spoeívu v t oui, ze mikroprocesory v počte 2 a viac sú na-vzajom zapo j e t. c spelóčnýiu patatevými taoóuirai cez vonkajšif: zbernic.e zastavená z riadiacej.c d r p. sc j a 0---0.-0.* 1} '.as:;. j-ι i každý z n· í kt o poc ·.· *0 r o v jc odpoj-iiiv na spoločny generátor ho cínových ia.;-·.·:· ·> u o o . o ; ·; ·.· va c i , ; í i! k &amp;·?,' z. v· : : i; í - f ·· c <.:»i o ý í: k; 3 v · t em ον . ·- i y v o komplex u ni·-z i-u j e zabezpečit vysoké ·<’·.·:/;! 1 <j · 1 ’;o.o..ni,·, :i rt i ; - ipraziiva c’ J.cJne tú 1 i-; ú dluhu, princ·' • i ) o í n< Dl i L i - ují'.. ui'-o ?. 1.0; , vstáný nahrab‘1C iným 21035tí 2 vania tým, že jednotlivé mikroprocesory spracovávajú dielčie časti úlohy a tak vzniká prekrý-vanie logických a pamáťových operáci i v rovnakom čase. Pri uvedených výhodách systém v maxi-raálnej miere obraedzuje prestojové časy. Výhody systému sa dosahujú pri minimálnych nákladoch a požiadavkách na technické a pro-gramové vybavenie. Příklady paralelného zapojenia mikroprocesorov podlá vynálezu sú schematicky znázorněnéna připojených obrazoch, kde na obr. 1 je. znázorněné paralelné zapojenie dvoch mikroprocesorova obr. 2 představuje principiálně paralelné zapojenie troch a viacerých mikroprocesorov.

Paralelné zapojenie dvoch mikroprocesorov 3_, 3a podlá obr. 1 je realizované prostred-níctvom vonkajších zberníc 2., 2a a spoločného pamáťového modulu j_. Zbernice J2, 2a pozostáva-jú z jednosmernej riadiacej a adresnej a obojsmernej dátovej časti.

Na každý mikroprocesor sú prostredníctvom internej zbernice 4_, 4a připojené interné pa-raáte ^5, 5a a řadiče vstupno-výstupných jednotiek 6^, 6a.

Oba mikroprocesory 3_, 3 a sú riadené spoločným generátorom taktov 7. a one skór ov ac iou lin-kou 8^. Paralelné zapojenie štyroch mikroprocesorov je schematicky znázorněné na obr. 2. Spo-jenie mikroprocesorov 3_ - 3 n je realizované prostredníctvom vonkajších zberníc 2_ ~ 2n a spo-lečných paměťových modulov - 1 n.

Zbernice 2. - 2n pozostávajú z jednosmernej riadiacej, adresnej a obojsmernej dátovejčasti. Na každý mikroprocesor sú prostredníctvom interných zberníc - 4n připojené internépamáte - 5n a řadiče v s tupnový s tupných jednotiek 6. - 6n. Všetky mikroprocesory 3_ - 3 n sú riadené spoločným generátorom taktov 7_ a oneskorovacoulinkou Požiadavky mikroprocesorov 3_ - 3 n na spoločné pamáťové moduly _£ - 1 n sa zabezpečujúprostredníctvom dekoderov adresy 9_ - 9n paměťového modulu a riadiacou logikou 10 - 10n zber-níc 2_ - 2n. Maxima lny počet n - mikroprocesorov je daný rýchlostou paměťových modulov J_ - 1 n,pracovnou rýchlostou zberníc 2. - 2n a operačnou rýchlostou mikroprocesorov _3 - 3n. Každý sy-stém može byť pre speciálně účely vybavený lubovolným počtom paměťových modulov 1.

Mikroprocesory zapojené podlá vynálezu pracujú tak, že každý z mikroprocesorov pracujesamostatné, synchronně, avšak s posunutými hodinovými taktmi. Výměna dát medzi mikroprocesor-rai sa realizuje prostredníctvom spoločných paraáťových modulov cez zbernice. Keďže systémypracujú s posunutými hodinovými impulzmi, nedochádza k prekrývaniu požiadaviek jednotlivýchmikroprocesorov na ten istý památový modul. Mikroprocesory sú riadené z jediného generátorataktov a posunutie času sa realizuje oneskorovacou linkou.

Interna zbernica sprostredkováva spojenie každého mikroprocesora s vlastnou pamáťou aradičom vstupno-výstupných jednotiek. Vonkajšie zbernice spájajú mikroprocesory so spoločnoumodulovou pamáťou. Pri systéme zapojenia viacerých mikroprocesorov požiadavka každého mikro-procesora na spoločné pamáťové moduly je dekódovaná dekodérom paměťového modulu. Po dekódova-ní adresy riadiaca logika najbližšej zbernice zabezpečí spojenie mikroprocesor - památovýmodu 1 .

Zapojenie mikroprocesorov podlá vynalezu je možné využit ako stavebný prvok velkých po-čítačových systémov, riadiaci prvok perifčrnych jednotiek a radiČov, ako riadiace minipočíta-če technologických procesov a na spracovanie informácií v reálnom čase pri zabezpečovaní le-teckej prevádzky a podobných oblastí, vyžadujúcích okamžité, přesné a spolahlivé údaje.

Claims (1)

1. 3 210358 PREDMET VYNÁLEZU Paralelné zapojenxe bitovo vrstvených míkroprocesorov pózostávajúcich z inertných zber-nxc, inertných pamatí a radičov vstupno-výstupných jednotiek vyznačujúce sa tým, že alespoňdva mikroprocesory /3 až 3n/ sú navzájora zapojené spoločnými pamáťovými modulmi /1 až 1n/ cezvonkajšie zbernice /2 až 2n/ zostavené z riadiacej, adresnej a dátovej časti, pričom každýz míkroprocesorov /3 až 3n/ je napojený na spoločný generátor /7/ hodinových impulzov a onesko-rov-aciu linku /8/„ 2 listy výkresov Severografia. n. p.. závod 7, Most