CS204817B1 - Zapojení pro nastavení počáteční adresy - Google Patents

Description

Předmětem vynálezu je zapojení pro nastavení počáteční adresy v čítači instrukcí před nahráním programu do operační paměti malého počítače.

Počáteční nahrání programů do operační paměti se zpravidla řeší tak, že po nulovací sekvenci pro počítač nastaví operátor na ovládacím panelu počáteční adresu nahrávacího programu a zapisovací sekvencí ji zaznamená do čítače instrukcí. Pak program odstartuje. Je tedy nutné mít k dispozici panel, ze kterého zadáváme počáteční adresu. V některých aplikacích malého počítače je naproti tomu použit ovládací panel pouze pro ladící a diagnostické účely a žádné funkce při vlastním provozu zařízení se od něj nepožadují. Řešení nastavení počáteční adresy pomocí ovládacího panelu je tudíž nevýhodné.

Tuto nevýhodu odstraňuje a využití nulovaciho signálu počítače pro ovládání čítače instrukcí řeší zapojení pro nastavení počáteční adresy podle vynálezu, jehož podstatou je, Že svorky výstupu slabikového přepínače, odpovídající jednotlivým bitům počáteční adresy, jsou spojeny s odpovídajícími svorkami prvního vstupu adresního hradla a příslušné svorky výstupu adresního hradla jsou spojeny se svorkami prvního vstupu čítače instrukcí, odpovídajícími jednotlivým bitům .počáteční adresy.

Dále třetí vstup slabikového přepínače je spojen s výstupem bloku nastavení, s druhým vstupem adresního hradla a s druhým vstupem čítače instrukcí.

Výhodou tohoto zapojení je to, že u každého zařízení nemusí být ovládací panel počítače. Nastavení počáteční adresy se děje nulovacím signálem počítače prostřednictvím bloku nastavení a adresního hradla. Přitom se využívá hradlovacího vstupu slabikového přepínače, jehož hlavní funkcí je záměna pozic slabik operandu při slabikových opera c ich.

Na výkrese je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.

Vnitřní s-běrnice je spojena s výstupem 10 zápisníkové pamě^tí s výstupem 20 instrukčního registru 2., s výstupem 31 datového přijímače 3_ a s prvním vstupem 50 a s druhým vstupem 51 slabikového přepínače _5. Svorky výstupu 53 slabikového přepínače 5^, odpovídající jednotlivým bitům počáteční adresy, jsou spojeny s odpovídajícími svorkami prvního vstupu 60 adresního hradla a příslušné svorky výstupu 62 adresního hradla jsou spojeny se svorkami prvního vstupu 70 čítače instrukcí 7_, odpovídajícími jednotlivým bitům počáteční adresy.

Výstup 80 bloku nastavení je zapojen na třetí vstup 52 slabikového přepínače na druhý vstup 61 adresního hradla JS a na druhý vstup 71 čítače instrukci 7_. Výstup 90 operační paměti je zapojen na vstup 30 datového přijímače 3_. funkce zapojení je následující: Nulovací signál 81, který je odvozen z náběhu zdrojové soustavy, inicializuje blok nastavení <8 a z jeho výstupu 80 se šíří signál na třetí vstup 52 slabikového přepínače 5_. Na všech svorkách výstupu 53 se objeví hladina signálu odpovídající logické nule.

Tyto hodnoty se objeví současně na těch svorkách prvního vstupu 70 čítače instrukcí 7, které jsou různé od bitů počáteční adresy. Signál z výstupu 80 bloku nastavení 8 dále ovlivní druhý vstup 61 adresního hradla 6, takže na svorkách jeho výstupu 62 se objeví hladina signálu odpovídající logické jedničce. Tyto hodnoty se zároveň objeví i na těch svorkách prvního vstupu 70 čítače instrukcí 7_, které odpovídají jednotlivým bitům počáteční adresy.

Hodnoty na všech svorkách prvního vstupu 70 čítače instrukcí 7_ se pak uloží signálem na druhém vstupu 71 čítače instrukcí 7_. Po této počáteční sekvencí probíhá ovládání čítače instrukcí 7. prostřednictvím skokových instrukcí. Cílové adresy se získá-

Claims (2)

1. P Ř E D M É T

   1. Zapojení pro nastavení počáteční adresy s čítačem instrukcí, se zápisníkovou pamětí, s instrukčním registre.m, s operační pamětí a s datovým přijímačem^vyznačující se tím, že svorky výstupu /53/ slabikového přepínače /5/, odpovídající jednotlivým bitům počáteční adresy, jsou spojeny s odpovídajícími svorkami prvního vstupu /60/ adresního hradla /6/ a příslušné svorky výstupu /62/ adresního hradla /6/ jsou spovají bud ze zápisníkové paměti J_,nebo přímo z příslušných bitů v instrukčním registru
2. 2. nebo přes datový přijímač 3_ ^z operační paměti Adresa se ve všech případech sejme z vnitřní sběrnice 4. přes první vstup 50 slabikového přepínače

   Příslušné bity adresy projdou přes adres ní hradlo 6^, ostatní bity se šíří přímo na první vstup 70 Čítače instrukcí 7_, kam se uloží ovládacím signálem 72 z řadiče procesoru. Přitom na druhém vstupu 61 adres ního hradla 6 a na třetím vstupu 52 slabikového přepínače £ není přítomen hradlovací signál.

   Možnost použití uvedeného zapojení je v procesoru malého počítače s podobnou strukturou a v podobné aplikaci.

   VYNÁLEZU jeny se svorkami prvního vstupu /70/ čítače instrukcí, odpovídajícími jednotlivým bitům počáteční adresy.

   2. Zapojení podle bodu 1, vyznačující se tím, že třetí vstup /52/ slabikového přepínače /5/ je spojen s výstupem bloku nastavení /8/', s druhým vstupem /61/ adresního hradla /6/ a s druhým vstupem /71/ čítače instrukcí /7/.