CS204817B1

CS204817B1 - Connection for adjusting the initial adress

Info

Publication number: CS204817B1
Application number: CS683679A
Authority: CS
Inventors: Jiri Smisek
Original assignee: Jiri Smisek
Priority date: 1979-10-08
Filing date: 1979-10-08
Publication date: 1981-04-30

Description

Předmětem vynálezu je zapojení pro nastavení počáteční adresy v čítači instrukcí před nahráním programu do operační paměti malého počítače.The subject of the invention is a circuit for setting the start address in the instruction counter before loading the program into the memory of a small computer.

Počáteční nahrání programů do operační paměti se zpravidla řeší tak, že po nulovací sekvenci pro počítač nastaví operátor na ovládacím panelu počáteční adresu nahrávacího programu a zapisovací sekvencí ji zaznamená do čítače instrukcí. Pak program odstartuje. Je tedy nutné mít k dispozici panel, ze kterého zadáváme počáteční adresu. V některých aplikacích malého počítače je naproti tomu použit ovládací panel pouze pro ladící a diagnostické účely a žádné funkce při vlastním provozu zařízení se od něj nepožadují. Řešení nastavení počáteční adresy pomocí ovládacího panelu je tudíž nevýhodné.Initial loading of programs into the operating memory is usually solved by setting the initial address of the recording program on the control panel after the zero sequence for the computer and recording it in the instruction counter by the write sequence. Then the program starts. It is therefore necessary to have a panel from which we enter the starting address. In some small computer applications, on the other hand, the control panel is only used for debugging and diagnostic purposes, and no functions are required to operate the device itself. The solution of setting the start address using the control panel is therefore disadvantageous.

Tuto nevýhodu odstraňuje a využití nulovaciho signálu počítače pro ovládání čítače instrukcí řeší zapojení pro nastavení počáteční adresy podle vynálezu, jehož podstatou je, Že svorky výstupu slabikového přepínače, odpovídající jednotlivým bitům počáteční adresy, jsou spojeny s odpovídajícími svorkami prvního vstupu adresního hradla a příslušné svorky výstupu adresního hradla jsou spojeny se svorkami prvního vstupu čítače instrukcí, odpovídajícími jednotlivým bitům .počáteční adresy.This disadvantage is overcome and the use of a computer reset signal to control the instruction counter solves the start address setting circuit of the invention, which is that the output terminals of the syllable switch corresponding to individual bits of the start address are connected to the corresponding terminals of the first address gate input and the corresponding output terminals the address gate are connected to the instruction input first input terminals corresponding to individual bits of the start address.

Dále třetí vstup slabikového přepínače je spojen s výstupem bloku nastavení, s druhým vstupem adresního hradla a s druhým vstupem čítače instrukcí.Furthermore, the third input of the syllable switch is coupled to the output of the setup block, the second address gate input, and the second instruction counter input.

Výhodou tohoto zapojení je to, že u každého zařízení nemusí být ovládací panel počítače. Nastavení počáteční adresy se děje nulovacím signálem počítače prostřednictvím bloku nastavení a adresního hradla. Přitom se využívá hradlovacího vstupu slabikového přepínače, jehož hlavní funkcí je záměna pozic slabik operandu při slabikových opera c ich.The advantage of this connection is that there is no need for a computer control panel for each device. The start address is set by the computer reset signal via the setup block and address gate. The gate input of the syllable switch is used, the main function of which is to replace the positions of the syllables of the operand during the syllable operations.

Na výkrese je uvedeno vzájemné propojení jednotlivých bloků společně s jejich označením.The drawing shows the interconnection of individual blocks together with their designation.

Vnitřní s-běrnice je spojena s výstupem 10 zápisníkové pamě^tí s výstupem 20 instrukčního registru 2., s výstupem 31 datového přijímače 3_ a s prvním vstupem 50 a s druhým vstupem 51 slabikového přepínače _5. Svorky výstupu 53 slabikového přepínače 5^, odpovídající jednotlivým bitům počáteční adresy, jsou spojeny s odpovídajícími svorkami prvního vstupu 60 adresního hradla a příslušné svorky výstupu 62 adresního hradla jsou spojeny se svorkami prvního vstupu 70 čítače instrukcí 7_, odpovídajícími jednotlivým bitům počáteční adresy.The internal bus is connected to the output 10 of the scratchpad memory with the output 20 of the instruction register 2, the output 31 of the data receiver 3, and the first input 50 and the second input 51 of the syllable switch 5. The terminals 53 of the syllable switch 5 corresponding to the individual bits of the start address are connected to the corresponding terminals of the first address gate input 60 and the corresponding terminals of the output gate 62 are connected to the terminals of the first input 70 of the instruction counter 7 corresponding to each bits of the start address.

Výstup 80 bloku nastavení je zapojen na třetí vstup 52 slabikového přepínače na druhý vstup 61 adresního hradla JS a na druhý vstup 71 čítače instrukci 7_. Výstup 90 operační paměti je zapojen na vstup 30 datového přijímače 3_. funkce zapojení je následující: Nulovací signál 81, který je odvozen z náběhu zdrojové soustavy, inicializuje blok nastavení <8 a z jeho výstupu 80 se šíří signál na třetí vstup 52 slabikového přepínače 5_. Na všech svorkách výstupu 53 se objeví hladina signálu odpovídající logické nule.The output 80 of the setup block is connected to the third input 52 of the syllable switch, to the second input 61 of the address gate JS and to the second input 71 of the instruction instruction 7. The operating memory output 90 is connected to input 30 of data receiver 3. The wiring function is as follows: The reset signal 81, which is derived from the start-up of the source system, initializes the set block <8 and outputs its signal to the third input 52 of the syllable switch 5. A signal level corresponding to logic zero appears at all output terminals 53.

Tyto hodnoty se objeví současně na těch svorkách prvního vstupu 70 čítače instrukcí 7, které jsou různé od bitů počáteční adresy. Signál z výstupu 80 bloku nastavení 8 dále ovlivní druhý vstup 61 adresního hradla 6, takže na svorkách jeho výstupu 62 se objeví hladina signálu odpovídající logické jedničce. Tyto hodnoty se zároveň objeví i na těch svorkách prvního vstupu 70 čítače instrukcí 7_, které odpovídají jednotlivým bitům počáteční adresy.These values appear simultaneously on those terminals of the first instruction counter input 70 that are different from the bits of the start address. The signal from the output 80 of the setup block 8 will further affect the second input 61 of the address gate 6 so that the signal level corresponding to the logic one appears at the terminals of its output 62. At the same time, these values also appear on the terminals of the first instruction counter input 70 that correspond to the individual bits of the start address.

Hodnoty na všech svorkách prvního vstupu 70 čítače instrukcí 7_ se pak uloží signálem na druhém vstupu 71 čítače instrukcí 7_. Po této počáteční sekvencí probíhá ovládání čítače instrukcí 7. prostřednictvím skokových instrukcí. Cílové adresy se získá-The values at all terminals of the first instruction counter input 70 are then stored by a signal at the second instruction counter input 71. After this initial sequence, the instruction counter 7 is controlled by step instructions. Destination addresses are obtained-

Claims

SUBJECT

A circuit for setting an initial address with an instruction counter, a scratchpad, an instruction register, a memory and a data receiver, characterized in that the output terminals (53) of the syllable switch (5) corresponding to the individual bits of the start address, they are connected to the corresponding terminals of the first input (60) of the address gate (6) and the corresponding output terminals (62) of the address gate (6) are either read from the scratchpad or directly from the corresponding bits in the instruction register

2. or via data receiver 3 ^{from the} operating memory.

The corresponding address bits pass through the address gate 6, the other bits propagate directly to the instruction input 70's first input 70, where it is stored by a control signal 72 from the processor controller. At the same time, a gate signal is not present at the second input 61 of the address gate 6 and at the third input 52 of the syllable switch 6.

The possibility of using this connection is in a processor of a small computer with a similar structure and in a similar application.

OF THE INVENTION are with the instruction counter first input terminals (70) corresponding to individual bits of the start address.

Wiring according to claim 1, characterized in that the third input (52) of the syllable switch (5) is connected to the output of the setting block (8), the second input (61) of the address gate (6) and the second input (71). instruction counters / 7 /.