CN87103121A - 读出放大器 - Google Patents

Abstract

一个读出放大器包括两个交叉耦合的场效应晶体管，该晶体管电容性地耦合到存储器单元的各自位线上。在预充电操作期间，两电容器被充电至代表两晶体管间的阈值分散电压的预充电电压。此后，在读出操作期间，预充电电压被加至晶体管的栅极以补偿阈值分散电压。

Description

本发明涉及一种读出放大器，更具体地说明，本发明指向一种读出放大器，用以放大从存储器的各个存储器单元读出的出现在位线上的信息。

在计算机、信息处理和控制系统中，需要任意地存储和检索数字数据。在半导体存储器中，使用一阵列的存储器单元，各存贮单元保持着一数据位。在信息能够按需要随意地放入或从各存储器单元取出时，这种阵列就称为随机存取存储器（RAM），这种RAM可以是静态的（SRAM）或是动态的（DRAM）。各个存储器单元都由数据输入和输出线寻址，每一存储器单元一般具有两条指示从存储器单元读出的存在一个“0”或“1”位的输出位线。“0”或“1”位用不同的电压表示，这些电压存在存储器单元中可能很小，且可能积累起因降低各有关电压间的电压差所引起的误差。因此，将读出放大器连接到输出位线是有利的，这样做适于更准确地检测出现在位线上的电压和销存所表示的数字位，从而提供更准确地读出。

这样一种读出放大器的一个有益例子包括交叉耦合的场效应晶体管，各管都具有耦合到各有关的一个位线的第一载流电极（源极或漏极电极）和一个耦合到其它位线的栅电极。晶体管的第二载流电极（漏极或源极电极）接在一起以接收一个允许或阻止晶体管导通的控制信号。例如，如使用NMOS晶体管，在栅电压和源电压间的电压差大于晶体管的阈电压时，各晶体管将导通。要读出的信号只出现在其中一条位线上，于是，该位线所带的电压高于或低于其它位线所带电压，就要根据所读信号的数值来决定了。因此，当加到被连接的第二载流电极上的控制信号降低以允许两个晶体管导通，而栅极耦合到带有较高电压的位线上的晶体管将首先导通。此后，另一个晶体管将维持在其截止状态以销存从存储器单元读出的信息。

然而，这种读出放大器的灵敏度严格地取决于各个场效应晶体管的阈值电压V_th。如果要想其第一个导通的晶体管的阈值电压变得显著大于另一个晶体管的阈值电压，就可能发生另一个晶体管而不是第一个晶体管导通而导致错误的读出操作。场效应晶体管的阈值电压以已知方式随其沟道长度变化，而超大规模的集成度和小型化的技术发展使沟道长度越来越短，相应地阈值电压的可能分散或差别则越来越大。这样引起的读出误差可能性的增加对较高集成度和小型化是一个显著的限制。

因此，本发明的一个目的是要提供一个能消除先有技术上述困难的读出放大器。

本发明的另一个目的是要提供一个能在一高度小型化的结构中可靠地传感一读出信号的读出放大器。

本发明的再一个目的是要提供一个能对交叉耦合的场效应晶体管中的阈值电压差进行补偿的读出放大器。

根据本发明的一个方面，一种有接收读出信号用的第一和第二位线以及各具有一个栅极和第一和第二载流电极的第一和第二交叉耦合的场效应晶体管的读出放大器包括电容性装置、第一开关装置和第二开关装置，该电容性装置用以电容性地将第一和第二晶体管的第一载流电极分别与第二和第一位线耦合，该第一开关装置用以独立地将第一和第二晶体管的栅极分别与相同晶体管的第一载流电极相连接，该第二开关装置用以独立地将第一和第二晶体管的第一载流电极分别与第一和第二位线相连接，该第一和第二开关装置和第一和第二晶体管的该第二载流电极响应各有关的控制信号以补偿第一和第二晶体管有阈值电压差的读出放大器。

根据本发明，电容性装置在对读出放大器读出操作前的预充电操作期间，预充电至补偿第一和第二晶体管阈值电压的分散，然后在读出期间，将预充电电压加到第一和第二晶体管的栅电极。

本发明的上述和其它目的可从阅读本发明最佳实施例的下列详细叙述并结合附图而变得明显。

图1是本发明一个最佳实施例的读出放大器的电路图;

图2是用以解释图1读出放大器运作的定时图;

图3是常用读出放大器的电路图;

图4是用以解释图3读出放大器运作的定时图。

为了可以全面地理解适用于本发明的目的起见，首先参考图3和4以叙述先有技术的读出放大器10。如图3所示，先有技术的读出放大器10具有第一和第二场效应晶体管（FET_S）M₁和M₂，它们在解释例子中是NMOS场效应晶体管（n沟道FET_S）。熟悉本技术的人士都将承认，（适当改变下面要叙述的控制信号）相应的读出放大器是可以用PMOS场效应晶体管制得的。第一晶体管M₁的第一载流电极SD₁₁连到从存储器单元（未示出）延伸来的第一位线BL₁。相应地，第二晶体管M₂的第一载流电极SD₂₁则连到从存储器单元延伸来的第二位线BL₂。晶体管M₁和M₂也分别包括第二载流电极SD₁₂和SD₂₂，这两电极连在一起以接收一公共的控制信号φ_S。由于晶体管M₁和M₂都是n沟道FET，故第一载流电极SD₁₁、SD₂₁是漏电极，而第二载流电极SD₁₂、SD₂₂是源电极。

晶体管M₁的栅电极G₁连到位线BL₂，而晶体管M₂的栅电极G₂则连到位线BL₁。基准电压V_ref通过一个响应控制信号φ_r而导通和截止的控制晶体管M_r1而加到位线BL₁。基准电压V_ref则通过同样受控制信号φ_r控制的第二控制晶体管M_r2而加到位线BL₂。控制晶体管M_r1和M_r2有利地用和晶体管M₁、M₂（这里是n沟道FET）相同的工艺制得。

现要参考图4来叙述先有技术的读出放大器10的工作原理，图中上边的线A表示控制信号φ_S，中间的线B表示出现在晶体管M₁栅电极G₁的电压V_G1，而下边的线C表示出现在晶体管M₂栅电极G₂的电压V_G2。控制信号φ_r（未示出）开始时处于高电平，以便将晶体管M_r1和M_r2维持在导通状态，并将V_ref加到两条位线BL₁和BL₂。为了说明本例，假定要从存储器单元读出的位是一个具有正读出电压V_S的数字“0”，而且按已知原理以V_ref-V_S加到位线BL₁。读出放大器10的设置是为了要测得读出电压V_S例如从图3的结点O₁输出一个与具体系统中是“0”位的标准电压相等的低电压V_L，因而它能为其它电路元件所辨认。同理，当表示存储“1”位的读出电压V_S是由存储器单元读出，并以V_ref+V_S加到位线BL₁时，读出放大器10将在结点O₁输出一个与具体系统中是“1”位的标准电压相等的高电压V_H，下面就来讨论这一点。

众所周知，只有在V_GS＞V_th，即在栅极至源极的电压V_GS（等于栅电压减去源电压V_S）大于各个晶体管的阈值电压V_th时，如晶体管M₁和M₂一类的n沟道FET才会导通。对于n沟道FET来说，阈值电压V_th是正电压，其范围可以在2-4伏。再假定本例开始时晶体管M₁和M₂具有相同的阈值电压V_th。在相同制造过程中硅圆片上所制得的所有晶体管在理想情况下应具有相同的阈值电压V_th，但事实上阈值电压V_th是在一群能导致读出误差（如下面要叙述的）数值上变化的。

如图4线A所示，开始时控制信号φ_S是处于高过基准电压V_ref的高电压V_H。电压V_G1（线B）是位线BL₂上的电压，即V_ref，而V_G2（线C）是位线BL₁上的电压，即V_ref-V_S。于是，

V_GS1＝V_G1-φ_S＝V_ref-V_H＜0

V_GS2＝V_G2-φ_S＝V_ref-V_S-V_H＜0

而且晶体管M₁和M₂都截止。

接着，在时间t，读出放大器10的读出操作开始，控制信号φ_S开始朝V_L减少。这之后不久，在时间t′，控制信号φ_S将下降到一个数值，其中

V_GS1＝V_ref-φ_S＞V_th

而

V_GS2＝V_ref-V_S-φ_S＜V_th

使得晶体管M₁首先导通，而晶体管M₂保持截止。由于晶体管M₁导通，电流从电极SD₁₁流到电极SD₁₂，使得在控制信号φ_S，继续减少时，位线BL₁上的电压被拉下到V_L，如图4线C所示。此外，因为位线BL₁上的电压是电压V_G2，晶体管M₂的栅电压V_G2和源电压V（SD₂₂）＝φ_S都被一起拉下，使得栅极至源极的电压V_GS2未曾超过V_th，而在读出操作的整个过程晶体管M₂都维持在截止状态。于是，位线BL₂上的电压不被拉下而停留在V_ref，使得晶体管M₁保留在导通状态。结果是，数字位“0”因晶体管M₁导通和晶体管M₂截止而被销存在读出放大器10中。这种状态可以被读出，而连到结点O₁的电极SD₁₁处的低电压V_L可以取出以供应给其它电路元件。

对应地，在数字“1”由存储器单元读出并以电压V_ref+V_S加到位线BL₁时，控制信号φ_S朝V_L的减少将首先使晶体管M₂导通，因为

V_GS2＝V_G2-φ_S＝V_ref+V_S-φ_S＞V_GS1＝V_ref-φ_S

这就是电极SD₂₁处的电压，它之所以被拉下是由于晶体管M₂导通、晶体管M₁因其栅极至源极的电压V_GS1未曾超过V_th而保持在截止状态的结果。读出操作终了时的读出放大器10是晶体管M₁截止而晶体管M₂导通，这个状态与数字“0”由存储器单元读出时相反。

读出放大器10的正确操作严格地根据晶体管M₁和M₂阈值电压V_th的数值而定，以保证适合的晶体管将总是先导通。在两个阈值电压相等时，不论读出电压V_S是什么数值，都能正确地读出读出电压V_S。但随着小型化的增加以及愈来愈高的集成度，各个FET的沟道长度L则愈来愈短，因而，沟道长度L些小差别的影响就变得更加重要了。各个FET的阈值电压V_th根据沟道长度L而定，故阈值电压的分散是随沟道长度L减少而增加的，因增加读出误差的危险，从而进一步限制小型化。

特别是在使用读出数字“0”的例子中，晶体管M₁必须总是在晶体管M₂之前导通，或者换句话说，准确而可靠的读出条件总是

V_GS2-V_th2＜V_GS1-V_th1

因为V_GS2＝V_ref-V_S-φ_S以及V_GS1＝V_ref-φ_S，故可靠的读出条件等值于

V_ref-V_S-V_th2＜V_ref-V_th1

或V_S＞｜V_th1-V_th2｜＝△V_th

随着小型化的增加，如上所讨论的△V_th也增加，而与存储在存储器单元并由此读出的电荷成比例的V_S则变得更小。于是，读出误差的可能性变得愈来愈大，并逐渐变得不能接受。

本发明用补偿加到晶体管M₁和M₂栅电极G₁和G₂的栅电压V_G1和V_G2的方法来消除因阈值电压V_th的分散所引起的读出误差。更具体地说，根据本发明，栅电极G₁和G₂以及位线BL₂和BL₁分别以电容相连，相应于阈值分散电压△V_th的电压，在先于补偿晶体管M₁和M₂的读出操作的预充电操作期间被积累起来，以保证高度准确而可靠的读出操作。为此，如图1所示，在预充电操作期间，使场效应晶体管M₁和M₂接成共漏极接法，以便有效地像二极管动作，而电容器C₁和C₂分别在栅电极G₁和G₂以及位线BL₂和BL₁之间，并通过这样的“二极管”充电至各自的预充电电压。在读出操作期间，晶体管M₁和M₂按上述参考图3的先有技术的常规读出放大方式运作，但由各自的电容器C₁和C₂加到栅电极G₁和G₂的预充电电压加以补偿，以消除任何阈值分散电压△V_th的影响。

更具体地说，当晶体管M₁和M₂造成二极管结构时的预充电期间，从栅电极G₁至源电极SD₁₂的“二极管”两端的电压等于阈值电压V_th1，从而晶体管M₂的栅电极G₂至源电极SD₂₂的“二极管”两端的电压等于阈值电压V_th2。耦合在这些“二极管”和各自的接收基准电压V_ref的位线之间的电容器C₁和C₂因而所积累的各自的电荷，分别等于电压V_ref和控制信号φ_S的电压间之差减去V_th1和V_th2。此后，当晶体管M₁和M₂回到它们的通常读出放大结构时，积累在电容器上的两个预充电电压间的差值相当于阈值分散电压△V_th＝｜V_th1-V_th2｜，故补偿了读出操作。

更详细的情况如图1所示，根据本发明一个最佳实施例的一个读出放大器11具有一个串连连接在栅电极G₁和位线BL₂间的第一电容器C₁和串连连接在栅电极G₂和位线BL₁间的第二电容器C₂。在电容器C₂和C₁以及位线BL₁和BL₂间连接前，第一开关S₁₂和S₂₂分别以位线BL₁连接漏电极SD₁₁和以位线BL₂连接漏电极SD₂₁，以便在开关S₁₂和S₂₂断开前，电容器C₁和C₂仍然和位线BL₂和BL₁连接。第一开关S₁₂、S₂₂是联动的，以便一起响应控制信号φ₂断开和闭合。

晶体管M₁的栅电极G₁和漏电极SD₁₁在栅电极G₁串联至电容器C₁前是由一连接的开关S₁₁分开连接的。相应的情况是，晶体管M₂的栅电极G₂在栅电极G₂串联至电容器C₂前由一连接的开关S₂₁分别地连接到其漏电极SD₂₁。开关S₁₁和S₂₁是联动的，以便响应控制信号φ₁而一起断开和闭合。当S₁₁和S₂₁闭合时，n沟道FET的栅电极和漏电极接成共漏极的接法，而起正向电压（取自栅至源）的二极管的作用。开关S₁₁、S₁₂、S₂₁和S₂₂也可以做成与晶体管M_r1和M_r2相似的控制晶体管，而且在管子截止时断开，在管子导通时闭合。显然，除了所加的电容器C₁和C₂以及开关S₁₁、S₁₂、S₂₁和S₂₂外，体现本发明的读出放大器11是和先前所叙的先有技术读出放大器10相似，而相应部分以相同编号标明。

现要参考图2以叙述体现本发明的读出放大器11的工作原理。电压V_A（图2中的线E）是取自电容器C₁和栅电极G₁间连接点处的电压，而电压V_B是取自电容器C₂和栅电极G₂间连接点处的电压。在时间t₀前，即在读出放大器11的预充电运作前，图2中的控制信号φ₁（线A）处于低电平以断开开关S₁₁和S₂₁，图2中的控制信号φ₂（线B）处于高电平以闭合开关S₁₂和S₂₂，图2中的控制信号φ_S（线D）处于高电压V_H，以使晶体管M₁和M₂截止，而图2中的控制信号φ_r（线C）处于低电平以截止控制晶体管M_r1和M_r2。当控制信号φ_r上升到其高电平时，它使晶体管M_r1和M_r2导通，以向图2中的位线BL₁和BL₂（线F）提供基准电压V_ref。因为晶体管M₁和M₂保持截止，电压V_A和V_B在这时是不确定的。此后，在时间t₀，开始预充电操作，控制信号φ₁从其低电平上升到其高电平，以闭合开关S₁₁和S₂₁，并从而将栅电极G₁和G₂通过闭合的开关S₁₂、S₂₂分别连接位线BL₁和BL₂。于是，电压V_A和V_B都达到V_ref。

在时间t₁，控制信号φ₂从其高电平降到其低电平，断开开关S₁₂和S₂₂以分别断开漏电极SD₁₁和SD₂₁以及位线BL₁和BL₂间的连接。这使晶体管M₁和M₂接成其二极管结构，使得它们分别像与电容器C₁和C₂串联连接的二极管一样地运作。由于位线BL₁和BL₂上的电压以及电压V_A和V_B都是V_ref，电容器C₁和C₂不会充电。又因为控制信号φ_S仍然处于大于V_ref的电压V_H的高电平，“二极管”是反偏的，故没有电流流动。

在时间t₂，控制信号φ_S降至一个高于低电压V_L但低于V_ref的中间低电压V^′ _L，以便允许“二极管”接成正偏。于是，与晶体管M₁和M₂的阈值电压V_th1和V_th2相对应的电压分别加到电容器C₁和C₂上。特别是栅电极G₁处的电压V_A达到电压V^′ _L+V_th1，即“二极管”阳极处的电压V^′ _L加上阈值电压V_th1。相应地，栅电极G₂处的电压V_B达到V^′ _L+V_th2。因此，电容器C₁一端处的电压V_A与电容器C₁另一端处的位线BL₂的电压V_ref之间的电压差，即电容器C₁预定充电的电压为

V_c1＝V_ref-（V^′ _L+V_th1）

相应地，电容器C₂两端的电压差，即电容器C₂预充电的电压是V_c2＝V_ref-（V^′ _L+V_th2）

显然，这两个预充电的电压间之差是｜V_th1-V_th2｜，即是分散的阈值电压△_th。

在时间t₃，控制信号φ_S从V^′ _L充电至一稍低于高电压V_H的中等高电压V^′ _H。这在开关S₁₁和S₂₁断开而开关S₁₂和S₂₂闭合的同时，暂时反偏该“二极管”（如下面所讨论的），以防止由于断开和闭合这些开关所产生的噪声尖峰信号使电容器C₁、C₂放电。如用其它方式使噪声尖峰信号从电路除去，控制信号φ_S的这种改变是不需要的。

在时间t₄，控制信号从其高电平降至其低电平，以断开开关S₁₁和S₂₁，而分别使晶体管M₁的栅电极G₁与漏电极SD₁₁断开，晶体管M₂的栅电极G₂与漏电极SD₂₁断开。晶体管M₁和M₂就不再处于它们的二极管结构而回到常规的晶体管运作。

在时间t₅，控制信号φ₂从其低电平升到其高电平而再次闭合开关S₁₂和S₂₂，以将晶体管M₁的漏电极SD₁₁连接到位线BL₁和将晶体管M₂的漏电极SD₂₁连接到位线BL₂。读出放大器11除了有分别载有预充电电压V_c1和V_c2的电容器C₁和C₂外，在结构上等同于图3的读出放大器。

在时间t₆，控制信号φ_r从其高电平降到其低电平，以使控制晶体管M_r1和M_r2截止，并截断V_ref至位线BL₁和BL₂的供电。从t₃至t₆期间一直到时间t₇处开始读出操作，预充电电压V_c1＝V_ref-（V^′ _L+V_th1）和V_c2＝V_ref-（V^′ _L+V_th2）分别维持在电容器C₁和C₂上而不改变。这些电压V_c1和V_c2在读出放大器11的读出操作期间分别加到栅电极G₁和G₂，现在就加以叙述。

在时间t₇，读出操作开始，而且，在响应要读出的存储器单元选择线处的存取晶体管（未示出）的导通时，存储在所选存储器单元的容性元件的电荷作为位线BL₁上的读出电压出现。在本例中，假定存储在存储单元中的位是数字“0”，故位线BL₁的电压是V_ref-V_S，如在上述例子中关于常规读出放大器10一样。同理，位线BL₂的电位保持在V_ref。如上所述，如存储在存储器单元的位是数字“1”，加在位线BL₁上的电压将是V_ref+V_S。

当电压V_ref-V_S出现在位线BL₁上时，电容器C₂不能通过晶体管M₂放电，因在其源电极SD₂₂出现的控制信号φ_S是中高电压V^′ _H，使晶体管M₂维持在其截止状态。因此，电压V_c2不能改变以补偿位线BL₁上的电压从V_ref至V_ref-V_S的改变，故代之以出现在栅电极G₂的电压V_B必须改变。特别是

V_B＝V_ref-V_S-[V_ref-（V^′ _L+V_th2）]

＝V^′ _L+V_th2-V_S

同时，位线BL₂处的电压维持在V_ref，故栅电极G₁处的电压V_A是

V_A＝V_ref-[V_ref-（V^′ _L+V_th1）]

＝V^′ _L+V_th1

换句话说，电压V_A和V_B比出现在常规读出放大器10的电压高出各自的阈值电压V_th1和V_th2。因此，当晶体管M₁和M₂分别导通时确定的栅至源的电压V_GS1和V_GS2都完全由各自的阈值电压V_th1和V_th2所补偿，故读出器11具有极高的灵敏度。

故在时间t₈，控制信号φ_S从中等高的电压V^′ _H朝低电压V_L下降，以开始销定晶体管M₁和M₂，栅电极G₁和源电极SD₁₂间的栅至源电压V_GS1是

V_GS1＝V_A-φ_S

＝V^′ _L+V_th1-φ_S

而晶体管M₂的栅电极G₂和源电极SD₂₂间的栅至源电压V_GS2是

V_GS2＝V_B-φ_S

＝V^′ _L+V_th2-V_S-φ_S

显然，关系式

V_GS1＞V_GS2

相当于V_A-φ_S-V_th1＞V_B-φ_S-V_th2

它同样又相当于

V^′ _L-φ_S＞V^′ _L-φ_S-V_S

并对所有从V^′ _H至V_L的控制信号φ_S值都适用。因此，晶体管M₁将总是先导通，而且阈值电压V_th1和V_th2的分散影响得到补偿。此后，以已知读出放大器10所述运作相同的方式，当晶体管M₁导通时，漏电极SD₁₁处的电压在控制信号φ_S减至低电压V_L时也拉低至低电压V_L，电压V_B也以类似方式降低，因为晶体管M₂保持截止，使得电容器C₂不能通过M₂放电。故出现在位线BL₁的电压降至低电压V_L，尽管位线BL₂的电压仍然保持在V_ref，以便完成销定操作。

根据本发明，读出放大器11在电容器C₁和C₂积累相当于晶体管M₁和M₂的阈值电压V_th1和V_th2的阈值分散电压△V_th的预充电电压，以便在读出操作期间，这个阈值分散电压△V_th得以完全补偿。于是，根据本发明，可以采用制造工艺在一圆片上提供许多的芯片，同时保证，即使那些具有显著阈值电压分散的读出放大器也表现出满意的功能。因此，这种工艺的成品率（定义为圆片上良好的芯片数除以圆片上芯片数）会提高。此外，在各次读出操作之前的各预充电操作期间，因为有效地完成了对阈值分散电压△V_th的补偿，故读出放大器的连续准确度就不会那么强烈地依赖于制造工艺中的精确性，使得本发明的读出放大器具有一个高的时间相关可靠性（定义为经一段时间后，器件仍能满意地运作的数目除以原来生产的器件数目）。

即使各存储器单元的电容降低时，例如降低到原来的五分之一或者六分之一，随着达到进一步的小型化，由于本发明读出放大器的高可靠性，也可以得到无事故的可靠操作。有利的是，将本发明的读出放大器应用于使用绝缘体上外延硅（SOI）结构制得的存储器，可以得到优异的效果。

虽然已对使用NMOS技术的最佳实施例作出叙述，显然，按常用原理适当倒置控制信号和电压基准电平，也可以用PMOS技术制得等同的读出放大器。

虽然参考附图详尽地叙述了本发明的最佳实施例，显然，本发明不受限于严谨的实施例，熟悉本技术的人士，在不偏离所附权利要求所规定的本发明的精神或范围，是可以进行许多改进和变化的。

Claims (5)

1、一种有接收读出信号用的第一和第二位线以及各具有一个栅极和第一和第二载流电极的第一和第二交叉耦合场效应晶体管的读出放大器，其特征在于它括：

电容性装置，用以将所说第一和第二晶体管的所说第一载流电极分别与所说第二和第一位线相耦合；

第一开关装置，用以独立地将所说第一和第二晶体管所说栅电极分别与所说第一和第二晶体管的第一载流电极相连接；以及

第二开关装置，用以独立地将所说第一和第二晶体管的所说第一载流电极分别与所说第一和第二位线相连接；

所说第一和第二开关装置和所说第一和第二晶体管的所说第二载流电极，响应各有关的控制信号以补偿所说第一和第二晶体管有阈值电压差的所说读出放大器。

2、根据权利要求1的一个读出放大器，其特征在于，所说电容性装置将补偿所说第一和第二晶体管间阈值电压分散用的电压在所说读出放大器读出操作期间加到所说栅电极。

3、根据权利要求2的一个读出放大器，其特征在于，所说第一和第二开关装置在所说读出放大器的所说读出操作之前，响应各有关的控制信号以将所说电容性装置预充电至预充电的电压，所说电容性装置在所说读出操作期间将预充电电压加至所说栅电极。

4、根据权利要求3的一个读出放大器，其特征在于，所说电容性装置包括一个连到所说第一晶体管的栅电极和所说第二位线间的第一电容器，以及一个连接在所说第二晶体管的所说栅电极和所说第一位线间的第二电容器。

5、根据权利要求3的一个读出放大器，其特征在于，所说第一和第二晶体管的所说第二载流电极耦合在一起以接收一公共的控制信号，以便允许或阻止所说晶体管的导通，所说预充电电压是这样确定的，即当所说公共控制信号使管子导通时，出现在所说第一晶体管栅电极处的电压与该管的阈值电压间的电压差与出现在所说第二晶体管栅电极处的电压与该管阈值电压间的电压差不同，这两个电压差的相差量等于出现在所选其中一条所说的位线上的读出信号，因此，所选其中一个所说的第一和第二晶体管，根据所读出的信号，总是在另一个所说晶体管之前导通。

Images