CN85109031A - 分频器 - Google Patents
分频器 Download PDFInfo
- Publication number
- CN85109031A CN85109031A CN198585109031A CN85109031A CN85109031A CN 85109031 A CN85109031 A CN 85109031A CN 198585109031 A CN198585109031 A CN 198585109031A CN 85109031 A CN85109031 A CN 85109031A CN 85109031 A CN85109031 A CN 85109031A
- Authority
- CN
- China
- Prior art keywords
- register
- counter
- pulse
- comparison circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Soil Working Implements (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Piezo-Electric Transducers For Audible Bands (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Control Of Stepping Motors (AREA)
- Threshing Machine Elements (AREA)
- Transmitters (AREA)
- General Induction Heating (AREA)
- Television Signal Processing For Recording (AREA)
- Surgical Instruments (AREA)
- Transplanting Machines (AREA)
- Electrotherapy Devices (AREA)
- Amplifiers (AREA)
Abstract
按比值A/B分频时钟脉冲频率C1的方法和装置,其中B和A之间的商的整数为C,余数为D。产生一脉冲串,此脉冲串包含(A-D)个脉冲,和C倍的时钟脉冲的脉宽,同时还包括D倍
Description
本发明是关于在计算机中采用A/B的比率对时钟频率C1实现任意分频的方法和装置,其中,B除A商数的整数为C,余数为D。
在同步工作状态下,例如计算机系统之间或数字电话交换中的输入输出装置之间,要求定时精度优于±0.5%,这些装置中传输数据的时钟脉冲频率可在60KHE到1200HE范围内变化。尤其在高时钟频率情况下,存在一个问题,就是当计算机接收数据进行处理和分配时,在给定精度范围内,为了连接不断地输入数据,这就要求输出数据流保持不变。众所周知,利用缓冲存贮器,把要输出的数据暂存起来,根据缓冲寄存器被数据占有的空间,按一定速率传输出去。大家也知道,用数-模转换器时(D/A变换)根据缓冲寄存器被数据占有的位数去控制压控振荡器的频率。然后通过振荡频率的可控分频使频率变化在允许的±0.5%的精度范围之内。但是这种方法需要复杂的电路结构。
本发明,连同权利要求中所公开的特点,是涉及到一种方法和装置,通过它可以在一个系统中,用易于集成的手段去实现对计算机内部的时钟频率任意分频。
图1是方框图,其中有三个寄存器,1、2和3。每个含有其内容的寄存器都连接到分频单元4。计算机内部时钟也接到上述的分频单元4,该时钟的脉冲频率是C1,将按比值A/B把C1分频,此处A除以B的商是整数C和余数D。用这个时钟脉冲,以其周期的一半作为脉冲宽度,使第一个计数器5按每个 1/2 脉冲步进加1进行计数。然后计数器5中所存的数与第一寄存器1中的数C在第一个比较电路7中进行比较。对于两者相等的情况,电路7送一信号,触发双稳态多谐振荡器10,而已分频的时钟脉冲从多谐振荡器的输出端输出。该信号同时也使计数器5复位为零。并使在第一个实施例中的第二个计数器9计数。在第二个实施例中计数器9是由双稳态多谐振荡器10输出的 1/2 脉冲来进行计数,如图1虚线所表示。
第二计数器9中所计的数与第二寄存器2中的数(A-D),在第二个比较电路12中进行比较。如果计数器9中的数与(A-D)相等,则比较电路12发一信号将计数器9置零,同时复位开关8和11。在这两个开关复位状态下,第一个开关8接通加法电路6。加法电路6使第一寄存器1中的数C加“1”。在另一实施例中,(图1中未画出),加法电路6也可以用从寄存器1的内容C中减去“1”的方法来控制。在两个开关复位状态下,第二开关11接通第三寄存器3而不是接通寄存器2,以便使第三寄存器中的数D与第二个计数器9中的内容进行比较。如果相等,开关8和11都回到原来的状态,且继续重复上述过程。这样,就得到一个脉冲串,该脉冲串的脉冲数目与第二个寄存器2的内容(A-D)的值一样多。脉冲宽度将是时钟脉冲频率C1脉宽的C倍,C是第一寄存器中的内容。此外那个脉冲串是D倍 1/2 脉冲,D是第三寄存器3中的内容,该脉冲宽度是(C+1)倍的时钟脉冲频率C1的脉宽,(C+1)是第一寄存器1的内容加“1”后的数值。
图2示出了把时钟脉冲频率C1分为C1的8/17的波形图,17除8其商的整数为2,余数是1。那么,寄存器1就存数值2,寄存器2就存数值(8-1)=7,第三寄存器存数值1。7个 1/2 脉冲周期性地产生是用2个时钟脉冲的脉宽和3个时钟脉冲的 1/2 脉宽而得。脉冲宽度上的这种改变在某些应用中受到欢迎。所介绍的这个应用与下面的图3有关。
用64KHE脉冲频率同步地提供数据的若干输入装置,与计算机13相连接,计算机时钟频率是4MHE。这些装置的频率精度优于±0.5%。计算机已处理的数据并暂存于缓冲存贮器14中,从缓冲存贮器来的数据输出到许多与计算机相连接的装置中,这些输出装置在与输入装置相同的条件下同步工作。对于具有输出装置的通讯而言,要求传输速率既不能使缓冲器过满,也不能使它空着,这一点是最基本的。为此作了这样的安排,当加缓冲存贮器被充满的程度达到某个预定的较低的数值时,送第一个信号;当被充满的程度达到某个较高的数值时,送第二个信号。缓冲存贮器提供数据的速率是由这些信号按下面的方式进行控制的;即,当缓冲存贮器达到较低的充满程度时,送上述的第一个信号,于是第一寄存器1存数值62,此数就是64KHE和4MHE之间商数的整数部份,第二寄存器就存数值1,第三寄存器3存数值4。于是所得到的已分频的时钟频率下限是63,694KHE(64KHE的-0.48%)。这个时钟频率控制着缓冲存贮器的输出,直到达到较高的充满程度时才送出信号,此时,发出的第二个信号使得这几个寄存器的内容发生变化,以致第二个寄存器2的内容变成4;第三个寄存器3的内容变成1。这样已分频的脉冲频率增加到64、309KHE(64KHE的0.48%)。当缓冲存贮器对于低的充满程度来说是空着的时候就重复此过程。偏离平均脉冲宽度(62.5)的0.5,是每个脉冲的0.8%,总的偏差是4×0.8=3.2%。
Claims (3)
1、按比值A/B对时钟频率C1进行分频的装置,其中B和A之间的商数的整数为C,余数为D,以及已分频的脉冲宽度允许有一个极限偏差,时钟脉冲C1的周期包含两个相等的 1/2 脉冲宽度,其特征在于该装置包括写入数值C的第一寄存器(1),写入数值A-D的第二寄存器(2),写入数值D的第三寄存器(3)同时还包括分频器(4),分频器(4)中又包括第一个比较电路(7),该电路使第一寄存器(1)中的内容和第一个计数器(5)中的内容同时送入它进行比较,第一计数器(5)是按每 1/2 时钟频率C1的脉宽冲步进加1直至等于第一个寄存器(1)里的数值为止,然后,比较电路(7)送一信号复位双稳态多谐振荡器(10)同时置计数器(5)为零,所产生的信号送第二计数器(9)步进计数。在分频器(4)中还包括第二个比较电路(12),从第二计数器(9)来的数值和第二寄存器(2)的内容同时送到(12)进行比较。若两者相等。比较电路(12)就发出一个信号置第二计数器(9)为零,同时使第一开关(8)复位,在此状态下开关(8)使第第一寄存器(9)为零,同时使第一开关(8)复位,在此状态下开关(8)使第第一寄存器(1)中的数加“1”,这个过程发生在连接到第一比较器(7)之前,与此同时也使第二开关(11)复位,在此状态下开关(11)使第三寄存器(3)而不是第二寄存器(2)连接到第二比较电路(12)。
2、根据权利要求1的装置,其特征在于到第二计数器(9)输入端的信号是从第一比较电路(7)来的,第二计数器对于每个从比较电路(7)来的信号步进加1。
3、根据权利要求1的装置,其特征在于在装置中,加到第二计数器(9)的信号是从双稳态多谐振荡器(10)输出的,第二计数器对于每个从多谐振荡器来的脉冲频率的 1/2 脉冲步进加1。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8406314A SE445868B (sv) | 1984-12-12 | 1984-12-12 | Anordning for neddelning av en klockfrekvens |
SE8406314-8 | 1984-12-12 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN85109031A true CN85109031A (zh) | 1986-12-03 |
Family
ID=20358137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN198585109031A Pending CN85109031A (zh) | 1984-12-12 | 1985-12-12 | 分频器 |
Country Status (17)
Country | Link |
---|---|
US (1) | US4704723A (zh) |
EP (1) | EP0205544B1 (zh) |
JP (1) | JPS62501046A (zh) |
KR (1) | KR870700182A (zh) |
CN (1) | CN85109031A (zh) |
AT (1) | ATE56570T1 (zh) |
AU (1) | AU579702B2 (zh) |
BR (1) | BR8507086A (zh) |
CA (1) | CA1258886A (zh) |
DE (1) | DE3579692D1 (zh) |
ES (1) | ES8702754A1 (zh) |
FI (1) | FI90702C (zh) |
MX (1) | MX168837B (zh) |
NO (1) | NO862543D0 (zh) |
SE (1) | SE445868B (zh) |
WO (1) | WO1986003633A1 (zh) |
YU (1) | YU46388B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104067520A (zh) * | 2011-11-21 | 2014-09-24 | 沃福森微电子股份有限公司 | 时钟发生器 |
US10003344B2 (en) | 2011-11-21 | 2018-06-19 | Cirrus Logic, Inc. | Clock generator |
CN110764439A (zh) * | 2018-07-25 | 2020-02-07 | 上海英威腾工业技术有限公司 | 伺服驱动脉冲输出分频器及其使用方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2626687B1 (fr) * | 1988-02-02 | 1990-05-25 | Commissariat Energie Atomique | Comparateur numerique, ratiometre numerique et analyseur d'amplitude comportant de tels ratiometres |
KR930003255B1 (ko) * | 1989-08-31 | 1993-04-24 | 금성일렉트론 주식회사 | 프로그래머블 서브프레임 방식의 pwm 회로 |
JPH0828659B2 (ja) * | 1989-11-29 | 1996-03-21 | 沖電気工業株式会社 | 分周比切り替えが可能な分周装置 |
US5040197A (en) * | 1990-03-09 | 1991-08-13 | Codex Corp. | Fractional frequency divider for providing a symmetrical output signal |
US5177771A (en) * | 1991-12-05 | 1993-01-05 | Glassburn Tim R | High resolution symmetrical divider circuit |
US5436628A (en) * | 1993-09-13 | 1995-07-25 | Intel Corporation | Programmable frequency timing generator with phase adjust |
US5371772A (en) * | 1993-09-14 | 1994-12-06 | Intel Corporation | Programmable divider exhibiting a 50/50 duty cycle |
JP3294687B2 (ja) * | 1993-09-25 | 2002-06-24 | 株式会社リコー | クロック分周器およびモータ駆動制御装置 |
FR2716053B1 (fr) * | 1994-02-09 | 1996-04-26 | Sat | Procédé de génération d'une fréquence particulière par division d'une fréquence de référence. |
US5960053A (en) * | 1997-05-19 | 1999-09-28 | Lexmark International Inc | Method and apparatus for generating a clock signal having a frequency equal to an oscillator frequency divided by a fraction |
TWI254882B (en) * | 2003-11-07 | 2006-05-11 | Via Tech Inc | Rate multiplication method and rate multiplier |
KR100598010B1 (ko) * | 2004-08-06 | 2006-07-06 | 삼성전자주식회사 | 클럭 분배기, 클럭 분배기를 포함한 시스템, 클럭 분배방법 및 클럭 분배를 이용한 데이터 읽기 및 쓰기 방법 |
EP2738629A1 (fr) * | 2012-11-30 | 2014-06-04 | EM Microelectronic-Marin SA | Mouvement horloger électronique de haute précision et procédé de réglage d'une base de temps |
EP3388846A1 (en) * | 2017-04-13 | 2018-10-17 | Smart Grid Solutions GmbH | Frequency multiplying device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1958662B2 (de) * | 1969-11-22 | 1971-12-30 | Siemens AG, 1000 Berlin u. 8000 München | Digitaler impulsfolgenteiler mit optimaler gleichverteilung der aus einer aequidistanten eingangsimpulsfolge ausgewaehl ten impulse einer ausgangsimpulsfolge |
US3829664A (en) * | 1971-12-29 | 1974-08-13 | Casio Computer Co Ltd | Numerical value-ranking apparatus |
CH641609A5 (de) * | 1977-11-30 | 1984-02-29 | Siemens Ag | Verfahren zur digitalen frequenzteilung. |
DE2849797C2 (de) * | 1978-11-16 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Digitale Frequenzteileranordnung |
NL7902111A (nl) * | 1979-03-16 | 1980-09-18 | Philips Nv | Inrichting voor het delen van een terugkerend ingangs- signaal door een gebroken faktor f, met name voor f=n-1/2. |
JPS56153923A (en) * | 1980-04-30 | 1981-11-28 | Tokyo Shibaura Electric Co | Digital frequency repeating device |
-
1984
- 1984-12-12 SE SE8406314A patent/SE445868B/sv not_active IP Right Cessation
-
1985
- 1985-11-28 MX MX000770A patent/MX168837B/es unknown
- 1985-12-04 YU YU188785A patent/YU46388B/sh unknown
- 1985-12-10 CA CA000497301A patent/CA1258886A/en not_active Expired
- 1985-12-11 AT AT86900330T patent/ATE56570T1/de not_active IP Right Cessation
- 1985-12-11 WO PCT/SE1985/000518 patent/WO1986003633A1/en active IP Right Grant
- 1985-12-11 ES ES549809A patent/ES8702754A1/es not_active Expired
- 1985-12-11 JP JP61500049A patent/JPS62501046A/ja active Pending
- 1985-12-11 DE DE8686900330T patent/DE3579692D1/de not_active Expired - Lifetime
- 1985-12-11 AU AU52347/86A patent/AU579702B2/en not_active Ceased
- 1985-12-11 KR KR1019860700548A patent/KR870700182A/ko not_active Application Discontinuation
- 1985-12-11 EP EP86900330A patent/EP0205544B1/en not_active Expired - Lifetime
- 1985-12-11 US US06/885,590 patent/US4704723A/en not_active Expired - Lifetime
- 1985-12-11 BR BR8507086A patent/BR8507086A/pt not_active IP Right Cessation
- 1985-12-12 CN CN198585109031A patent/CN85109031A/zh active Pending
-
1986
- 1986-06-17 FI FI862583A patent/FI90702C/sv not_active IP Right Cessation
- 1986-06-24 NO NO1986862543A patent/NO862543D0/no unknown
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104067520A (zh) * | 2011-11-21 | 2014-09-24 | 沃福森微电子股份有限公司 | 时钟发生器 |
CN104067520B (zh) * | 2011-11-21 | 2017-09-05 | 思睿逻辑国际半导体有限公司 | 时钟发生器 |
US10003344B2 (en) | 2011-11-21 | 2018-06-19 | Cirrus Logic, Inc. | Clock generator |
US10361709B2 (en) | 2011-11-21 | 2019-07-23 | Cirrus Logic, Inc. | Clock generator |
US10601430B2 (en) | 2011-11-21 | 2020-03-24 | Cirrus Logic, Inc. | Clock generator |
US11146277B2 (en) | 2011-11-21 | 2021-10-12 | Cirrus Logic, Inc. | Clock generator |
US11711086B2 (en) | 2011-11-21 | 2023-07-25 | Cirrus Logic, Inc. | Clock generator |
CN110764439A (zh) * | 2018-07-25 | 2020-02-07 | 上海英威腾工业技术有限公司 | 伺服驱动脉冲输出分频器及其使用方法 |
Also Published As
Publication number | Publication date |
---|---|
WO1986003633A1 (en) | 1986-06-19 |
YU188785A (en) | 1988-02-29 |
SE445868B (sv) | 1986-07-21 |
JPS62501046A (ja) | 1987-04-23 |
AU5234786A (en) | 1986-07-01 |
EP0205544A1 (en) | 1986-12-30 |
KR870700182A (ko) | 1987-03-14 |
SE8406314L (sv) | 1986-06-13 |
AU579702B2 (en) | 1988-12-08 |
EP0205544B1 (en) | 1990-09-12 |
YU46388B (sh) | 1993-10-20 |
BR8507086A (pt) | 1987-03-31 |
FI90702C (sv) | 1994-03-10 |
FI862583A0 (fi) | 1986-06-17 |
FI90702B (sv) | 1993-11-30 |
US4704723A (en) | 1987-11-03 |
ES549809A0 (es) | 1986-12-16 |
NO862543L (no) | 1986-06-24 |
NO862543D0 (no) | 1986-06-24 |
ATE56570T1 (de) | 1990-09-15 |
CA1258886A (en) | 1989-08-29 |
SE8406314D0 (sv) | 1984-12-12 |
ES8702754A1 (es) | 1986-12-16 |
MX168837B (es) | 1993-06-11 |
DE3579692D1 (de) | 1990-10-18 |
FI862583A (fi) | 1986-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN85109031A (zh) | 分频器 | |
US3921079A (en) | Multi-phase clock distribution system | |
EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
US4430745A (en) | Digital data transmission | |
CA2019821A1 (en) | Signal conversion circuit | |
JPS6340080B2 (zh) | ||
CA1139887A (en) | Device for dividing a recurrent input signal by a non-integer divisor f, notably by f=n-1/2 | |
EP0006468B1 (en) | Parallel to series data converters | |
US4400692A (en) | Method for periodic digital to analog conversion | |
US3904963A (en) | System for the transmission of analog signals by means of pulse code modulation using non-recursive filters | |
JP2925443B2 (ja) | 電子式計測器 | |
CA1139446A (en) | Pcm encoder with variable set-up intervals | |
SU1394394A1 (ru) | Преобразователь частоты следовани импульсов | |
SU743028A1 (ru) | Буферное запоминающее устройство | |
SU1755360A1 (ru) | Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах | |
SU1234974A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1283976A1 (ru) | Преобразователь кода в период повторени импульсов | |
SU677095A1 (ru) | Преобразователь кода числа в частоту следовани импульсов | |
SU1406794A1 (ru) | Преобразователь частоты следовани импульсов в посто нный ток или напр жение | |
JPS5934939Y2 (ja) | メモリのアドレス指定回路 | |
SU1478367A1 (ru) | Устройство дл формировани стартстопных кодовых комбинаций | |
SU465740A1 (ru) | Разр д пересчетного устройства | |
SU1236451A1 (ru) | Цифровой генератор функций | |
RU1815670C (ru) | Устройство перемежени данных | |
CA1086876A (en) | Interface circuit for digital telephone facilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |