SU1236451A1 - Цифровой генератор функций - Google Patents
Цифровой генератор функций Download PDFInfo
- Publication number
- SU1236451A1 SU1236451A1 SU843810781A SU3810781A SU1236451A1 SU 1236451 A1 SU1236451 A1 SU 1236451A1 SU 843810781 A SU843810781 A SU 843810781A SU 3810781 A SU3810781 A SU 3810781A SU 1236451 A1 SU1236451 A1 SU 1236451A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- output
- registers
- inputs
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и предназначено дл использовани в моде- лируюищх и испытательных комплексах в качестве быстродействующего генератора сложных функциональных зависимостей . Целью изобретени вл етс повышение быстродействи цифрового генератора. В состав генератора вход т генератор импульсов, делитель частоты, четыре счетчика, три блока пам ти, блок пам ти управл ющей инфopмalI и , два сдвиговых регистра , ьгультиплексор, узел регистров, два элемента ИЛИ, генератор одиночных импульсов и регистр коэффициентов. Повышение быстродействи цифрового генератора достигаетс благодар увеличению скорости вьщачи выходного кода и возможности получени произвольного по модулю приращени выходного кода за один такт на произвольном такте . Класс воспроизводимых функций- расшир етс за счет аппроксимации сплайнами произвольного вида с произвольными по знаку и модулю прира- щени гт на любом такте, причем набор сплайнов хранитс в блоках пам ти, откуда они вызываютс в соответствии с программой воспроизведени . Увеличение скорости вьдачи выходного кода достигаетс за счет распараллеливани процессов выборки параметров из медленнодействующих блоков пам ти и процессов их обработки в быстродействующих регистрах, мультиплексоре и выходном реверсивном счетчике. 7 ил. to (Л ISD со О) 4 СЛ
Description
Изобретение относитс к автоматике и вычислительной технике и предназначено дл использовани в моделирующих и испытательных комплексах в качестве быстродействующего генератора сложных функциональных зависимостей .
Целью изобретени вл етс повышение быстродействи .
На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг, 2 и 3 - соответственно графики, иллюстрирующие максимально допустимый модуль наклона выходного сигнала и длительность сигнала произвольной формы; на фиг. 4 - 6 - примеры воспроизводимых устройством сплайнов и составленных из них функций; на фиг. 7 - график и базисные кодовые последовательности одного из возможных генерируемых сплайнов.
Цифровой генератор содержит генератор 1 импульсов, делитель 2 частоты , счетчики 3 и 4, блок 5 пам ти, блок 6 пам ти управл ющей информации, реэерсивный счетчик 7, цифроаналого- вый преобразователь 8, блоки 9 и 10 пам ти, сдвиговые регистры 11 и 12,
,
o.w
, Sg.i,N, определ ющее в реситс двоичное, слово
«5f ,N
жиме воспроизведени последовательность S.. п-разр днь Х кодов установки
. - . -д 3
N
j- 5
счетчика 7. Слова 8, 3 и S, вз тые дл одного участка аппроксимации (шага программы), представл ют соответственно битовый вектор состо элемент ИЛИ 13, счетчик 14, мультиплексор 15, регистры 16 и 17 узла 18 регистров, рег истр 19 коэффициентов, элемент ИЛИ 20, генератор 21 одиночных импульсов, цифровой 22 и аналоговый 23 выходы цифрового генератора.
Генератор функций работает следую- щим образом.
В режиме настройки в блоки 5 и 9 в каждую строку с номером (адресом) N (,1,.,.jd-l, где d - количество строк в идентичных блоках 5 и 9) за- нос тс двоичное слово 5 , ,
SIN ,. ,Sc,i,N слово 3„- SO-;M
и
s.;-
,IV - « Гч1 1 14 .
S, N , jSc-i,N . (соответственно дл блока 5 и 9), определ ющие в режиме вос тооизведени последовательности 5 и S состо ний соответственно первого и второго управл ющих входов счетчи- ка 7. В блок 10 в каждую строку с номером (адресом) N(,1,...,Ъ-, где b - число строк блока 10) зано-
5
0
5
НИИ первого управл ющего вхЪда, бито- вьш вектор состо ний второго управл ющего входа и сжатьш (последовательность П ) кодовый вектор состо ний
N
входа установки реверсивного счетчика 7, при этом формат слов §,,
и
S. равен С, формат слова
.S,V
-(g-1)n, где п вл етс форматом слова Sp ,1, . . . ,g-1) . В блок 6 заноситс программа воспроизведени заданной функции в виде последовательности слов К- ,Nj Nj, N. где Kj ,N| ,N, ;Nj - соответственно коды на втором, первом, третьем и четвертом выходах блока 6 на шаге программы i, определ емым кодом на выходе счетчика 4 ; m - число шагов программы.
Исходным состо нием устройства после записи данных в блоки 5,6, 9 и 10 вл ютс нулевые состо ни блоков 2,4,7,14 и состо ние переполнени (состо ние С-1) счетчика 3 номера такта (схема установки в исходное не показана на фиг. 1, причем при отсутствии исходной установки указанных блоков через определенное число тактов в режиме воспроизведени генерируема функциональна последовательность кодов на выходе 22 примет над- лежащий вид). При этом на выходах блока 6 с первого по четвертый присутствуют коды соответственно номера строки NJ, блока 5, коэффициента деле
делител 2,
номера строки
N;
10,
ни
блока-9 и номера строки N блока на выходе блока 5 - код S , на выходе блока 9- ,м% на выходе блока 10 - код S N-K Р чем данные на выходах блоков 5, 9 и 10 определ ют вид сплайна, а К - коэффи11 1ент масщтабировани по оси времени дл О участка аппроксимации. Затем генератором 21 вырабатываетс одиночный импульс, проход щий через элемент ИЛИ 20. По переднему фронту импульса в регистры 11 и 12, на управл ющих входах которых со счетчика 3 (наход щегос к этому моменту в состо нии переполнени ) поступает уровень О (режим записи регистров 11 и
12),
записываютс соответственно векторы 5 ::м „ и Через врем задержки в счетчике 3 на его выходе уровень измен етс на 1 (ну- левое состо ние). По этому фронту происходит запись кода о в ре
3.. ..3
гистр 19, запись вектора S в регистрь 16-17 узла 18 и увеличевоспроизводимой зависимости, состо щей из сплайнов, полученных при использовании (Последовательностей таких, что S на фиг, 6 - пример воспроизводимой зависимости, сое то щсй из сплайнов, определенных произвольными последовательност ми S
о 2 и 3
. N
N
Формула и зобретени
Цифровой генератор функций, содержащий генератор импульсов , делитель частоты, два счетчика, блок пам ти, блок пам ти управл ющей информации, реверсивный счетчик, причем выход генератора импульсов подключен к информационному входу делител частоты , адресный вход первого блока пам ти подключен к выходам разр дов первой группы пол адресации блока пам ти управл ющей информации, адресный вход которого подключен к выходу первого счетчика, отличаю щ и и с тем, что, с целью повышени быстродействи , в него введены два блока пам ти, два сдвиговых регистра , два элемента ИЛИ, счетчик, мультиплексор, узел регистров, генератор одиночных импульсов, регистр коэффициентов, причем выход регистра коэффициентов подключен к управл ющему входу делител частоты, выход которого подключен к первому входу первого элемента ИЛИ, входу синхрони зации третьего счетчика и входу син хронизации реверсивного счетчика, первьш и второй управл ющие входы которого объединены соответственно с первым и вторым входами второго
1г
иое ро
ерь , , иноов а выаю шеы е , нер тра юд у они ин о
элемента ИЛИ и подключены соответственно к информационным выходам первого и второго сдвиговых регистров, входы синхронизации которых и вход 5 синхронизации второго счетчика подключены к выходу первого элемента ИЛИ, второй вход которого подключен к выходу генератора одиночных импульсов, входы установки первого
10 и второго сдвиговых регистров подключены к выходам первого и третьего блоков пам ти соответственно, адресный вход третьего блока пам ти подключен к выходам разр дов пол адре15 сации блока пам ти управл к цей информации , вход установки регистра коэффициентов подключен к выходам разр дов пол коэффициента делени блока пам ти управл кидей информации, -выхо20 ды разр дов третьей группы пол адресации блока пам ти управл ющей информации подключены k адресному входу четвертого блока пам ти, информационные выходы которого подключены
25 к входам установки регистров узла, выход переполнени второго счетчика подключен к разрешакицим входам первого и второго сдвиговых регистров, входу сброса третьего счетчика, вхо30 ДУ синхронизации первого счетчика, входам синхронизации регистра коэффициентов и регистров узла, выходы которых подключены к информационным входам мультиплексора, управл ющий вход которого подключен к выходу третьего счетчика, вход пр мого счета которого подключен к выходу второго элемента ИЛИ, выход мультиплексора подключен к входу установки
40 реверсивного счетчика. гг
гJ
- 35
т ffцAПAl /&t
;
т
(Риг.г
им
цт
i
-.
t
V r AtTJ
Фиг.З
О i
ние на единицу кода на выходе счетчика 4. Через врем задержки в блоке 6 пам ти на его выходах по вл етс слово ,N ,N ,N , a через врем задержки в блоках 5, 9 10 на входе установки регистра 11, входе установки регистра 12 и входах установки регистров 16-17 узла 18 устанавливаютс соответственно вектор , f, вектор вектор .i, соответствующие первому участку аппроксимации .
Перед началом режима воспроизведени на первом управл ющем входе, втором управл ющем входе и входе установки счетчика 7 присутствуют соответственно логические уровни БД (), S () и код S (), хран щийс в регистре 16 (при сброшенном счетчике 14 мультиплексор 15 подключает к входу установки счетчика 7 выход регистра 16), например, на фиг. 4 эти значени равны.соответственно 1, 1 и 5.
Режим воспроизведени начинаетс с подачи импульсов частоты f с генератора 1 .
По каждому импульсу с выхода делител 2, определ ющему такт (максимальна частота этих импульсов равна fд), срабатывают блоки 7,14 и 20, а через врем задержки в элементе ИЖ 20 - блоки 3, И, 12.
Выходной код счетчика 7 принимает одно из следующих четырех состо ний после прихода имИульса на его вход синхрониза11;ии от состо ний управ л щий входов и входа установки непосредственно перед приходом импульса: увеличиваетс на единицу при
N 1; V н состо ние соответственно первого, второго управл юп х входом и входа установки X - произвольное значение), уменьшаетс на единицу при 3, 1; сохран ет предьщущеё состо ние при S. П,Х, устанавливаетс в сос- то йиеП, при (фиг. 4, моменты поступлени импульсов показаны на оси t, а ниже их - соответст- вуюгщие значени S , S и S,, причем временна задержка в счетчике 7 не показана).
Регистры 11 и 12 работают в рег-си- ме сдвига или записи данных с входов установки соответственно при уровне 1 или о на их управл ющих входах На каждом такте j с (C i)-ro по (C-i+ О2)-й в них происход т сдвиг последовательностей s и S (диалогично известному) и выдача на первый и второй управл ющие входы счетчика 7 новых значений S и , а на такте (i+l)- i - запись новых векторов 5 Чпри состо нии управл ю- исих входов счетчика 7 измен ютс с .5.., и 8е -,,мна SO.N и 5, , где N совпадают или отличаютс в зависимости от программы) . правление режимом регистров 11 и 12 осуществл ет суммирующий счетчик 3, который при достижении состо ни переполнени , равного С-1, выдает на врем одного такта уровень О на входы управлени регистров 11 и 12,
Счетчик 14 работает в режиме сохранени состо ни или в режиме сложени (управлени мультиплексором 15 при уровне на его управл ющем входе соответственно 1 или О, причем уровень по вл етс на тактах, когда S(VS 0 (режим установки счетчика 7), что обеспечиваетс элементом 1-ШИ 13, При увеличении тока на выходе счетчика 14 с нул по максимальное значение (g-1) мультиплексор 15 поочередно подключает к входу установки счетчика 7 выходы регистров узла 18 с регистра 16 по регистр 17, организу на входе установки счетчика 7 последовательность S, что обеспечиваетс соответствующими подключением (например, по пор дку) входов установки и выходов регистров 16-17 соответственно к выходам блока 10 и информационным входам мультиплексора 15 (фиг. 1). Мультиплексор 15 представл ет собой мультиплексор g п-разр дных шин в одну.
В соответствии с заданными на данном участке аппроксимации последовательност ми S и 3„ счетчик 14, то сохран ет предыдущее состо ние, то осуществл ет сложение импульсов на входе синхронизации, начина с этого состо ни . Тем самым на входе установки счетчика 7 в течение участка организуетс последовательность кодов п , однозначно определенна последовательност ми S, 5 и Sjy (фиг, 7), Длина последовательности Sjj определ етс из требуемого класса сплайнов, в предельном случае , на практике (фиг, 7), использование описанного функционировани счетчика 14 позвол ет уменьшить требуемый объем аппаратуры. При переходе на новый участок аппроксимации по импульсу с выхода счетчика 3 сбрасываетс счетчик 14 и происходит подключение выхода регистра 16 к входу установки счетчика 7, т.е. всегда выполн етс
°,,N
ТакиМ образом, на каждом участке аппроксимации i предлагаемьй ЦГФ вопроизводит сплайн S( (фиг. 45 U(t) аналогова функци на выходе 23, V(t) - цифрова на выходе 22), определенный последовательност ми 5|у(Н N; ), и ). Кажда из них принадлежит набору последовательностей , хран щемус в виде векторов соответственно в блоках 5, 9 и 10 пам ти, вызываетс по номеру (соответственно N и N) и в конце участка i-1 записываетс в соответствующий регистр (S - в узел регистров ) . Сплайн может иметь произвольный вид, поскольку возможно пол чение на каждом такте приращени , произвольного по знаку и модулю (фиг. 7).
На тактах (i+1)-1 в конце участка i происходит переход устрой ства на следующим участок аппроксимации .
По импульсу с выхода элемента ИЛИ 20 в регистры 11 и 12 записываюс соответственно векторы :§
и 1S -№ причем управление режимом регистров 11 и 12 осуществл ет счетчик 3. Затем по положительному фронту на выходе счетчика 3 проиходит сброс счетчика 14j запись К в регистр 19, запись вектора -cS 4 в регистры узла 18 и увеличение на единицу кода на выходе счетчика 14, что вызьгаает переадресацию блоков 6 и 5, 9, 10 пам ти. Затем начинаетс новый участок аппроксимации и т.д. г
На участке аппроксимации i счет-
чик 4 находитс в состо нии 1+1, что обеспечено в режиме настройки пдачей одиночного импульса с генерат ра 21. В течение участка i в блоках и 5, 9, 10 протекают переходные процессы по вызову параметров следующе участка, заканчивающиес к кцу i-ro участка о Дл этого необходи МО выполнение услови
.
допустимое вреМ такта
где t,
в предлагаемом устройстве; g - задержка в блоке с номером согласно фиг. 1.
Таким образом, на предлагаемом ЦГФ используют принципы упреждени (на i-M участке счетчик 4 находитс в состо нии i+1), структуризации данных (вьщача блоками 5,9 и 10 пам ти параметров С1гпайна в виде векторов) и конвейеризации (в один момент времени происход т выборка параметров следующего участка, хранение и вьщача параметров приращени выходного кода ЦГФ дл j+1-го такта, обработка в реверсивном счетчике параметров приращений j-ro такта).
Дл обеспечени заданного функционировани ЦГФ выполн ютс услови на каждом такте: частота тактовых импульсов не превьшлает допустимую дл каждого блока, срабатывающего на каждом такте, сотедующий импульс на вход синхронизации счетчика 7 поступает после смень состо ний управл ющих входов и входа установки, вызванной пре- дьщущим тактовым импульс ом установка О на управл ющем входе счетчи-- ка 14 в резух ьтате прихода импульса на входы синхронизации регистров 11 и 12 происходит ра:ньЕ е прихода сле- импульса синхронизации, при переходе на следующий участок 1+1: уровень О формируетс на входах управлени регистров 11 и 12 к моменту поступлени на их входы синхронизации c(i+1)-1-ro импульса, а после него снимаетс , новый код коэффициента делени К. устанавливаетс на управл ющем входе делител 2 до прихода следующего импульса с выхода генератора 1, переходный процесс в муль типл:ексоре 15, вызванный сбросом счетчика 14 и записью нового кода в регистр 165 заканчиваетс к приходу импульса на вход синхронизации счетчика 7, гараметры i+2-го участка поступают на входы установки регистров 11, 12 и 19 и регистров узла 18 до прихода следующего импульса с выхода счетчика 3.
На фиг. 4 показан пример воспроизводимой зависимости, состо щей.из сплайнов, получаемых при использова- нии на участке последовательностей § и таких, что в одной из них
все единицы; на фиг. 5 - пример
f4
О / 2 3 f 5 6 7 в 9 Win2t3f H51Bi7f819X2n2Z32t2S2627ZeZ93a3l
s;:f It 000000 00 ooQifniifoon 1 i 1 0 on
S f / / / / 10000001 1 1 t 00 0 1 1 1 1 n 1 0 0 0000 Пн 555555 Wt5192(27272727272727272727Z727272727272724l020tO
5 W 15192t27 Фиг.7
Составитель С.Курош Редактор Н.Гунько Техред И.Попович Корректор М.Шароши
Заказ 3090/50 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4
Claims (5)
- Формула изобретенияЦифровой генератор функций, содержащий генератор импульсов·, делитель частоты, два счетчика, блок памяти,· блок памяти управляющей информации, ре'версивный счетчик, причем выход генератора импульсов подключен к информационному входу делителя частоты, адресный вход первого блока памяти подключен к выходам разрядов первой группы поля адресации блока памяти управляющей информации, адресный вход которого подключен к выходу первого счетчика, отличающийся тем, что, с целью повышения быстродействия, в него введены два блока памяти, два сдвиговых регистра, два элемента ИЛИ, счетчик, мультиплексор, узел регистров, генератор одиночных импульсов, регистр коэффициентов, причем выход регистра коэффициентов подключен к управляющему входу делителя частоты, выход которого подключен к первому входу первого элемента ИЛИ, входу синхронизации третьего счетчика и входу синхронизации реверсивного счетчика, первый и второй управляющие входы которого объединены соответственно элемента ИЛИ и подключены соответственно к информационным выходам первого и второго сдвиговых регистров, входы синхронизации которых и вход 5 синхронизации второго счетчика подключены к выходу' первого элемента ИЛИ, нторой вход которого подключен к выходу генератора одиночных импульсов, входы установки первого 10 и второго сдвиговых регистров подключены к выходам первого и третьего блоков памяти соответственно, адресный вход третьего блока памяти подключен к выходам разрядов поля адре15 сации блока памяти управляющей информации, вход установки регистра коэффициентов подключен к выходам разрядов поля коэффициента деления блока памяти управляющей информации, -выхо20 ды разрядов третьей группы поля адресации блока памяти управляющей информации подключены к адресному входу четвертого блока памяти, информационные выходы которого подключены 25 к входам установки регистров узла, выход переполнения второго счетчика подключен к разрешающим входам первого и второго сдвиговых регистров, входу сброса третьего счетчика, вхо30 ДУ синхронизации первого счетчика, входам синхронизации регистра коэффициентов и регистров узла, выходы которых подключены к информационным входам мультиплексора, управляющий 35 вход которого подключен к выходу третьего счетчика, вход прямого счета которого подключен к выходу второго элемента ИЛИ, выход -мультиплексора подключен к входу установки с первым и вторым входами второго реверсивного счетчикаФиг.112.36451 а «5 il' Фиг.
- 2 ние на единицу кода на выходе счетчика 4. Через время задержки в блоке 6 памяти на его выходах появляется слово кК. ,Ν.1 ,Ν.’,Ν3? а через время задержки в блоках 5, 97 10 на входе 5 установки регистра 11, входе установки регистра 12 и входах установки регистров 16-17 узла 18 устанавливаются соответственно вектор s S„, Д,.ы'.- <2 - Г м fη вектор <SN >n=nih вектор /SN \.Ν*, соответствующие первому участку аппроксимации.Перед началом режима воспроизведения на первом управляющем входе, втором управляющем входе и входе <5 установки счетчика 7 присутствуют соответственно логические уровни So N (Ν=1ζ), So a N (П=ПОЪ и код S3 (N=Np; хранящийся в регистре 16 (при сброшенном счетчике 14 мультиплексор 15 20 подключает к входу установки счетчика 7 выход регистра 16), например, на фиг. 4 эти значения равны.соответственно 1, Ί и 5.Режим воспроизведения начинается 25 с подачи импульсов частоты fo с генератора 1 .По каждому импульсу с выхода делителя 2, определяющему такт (максимальная частота этих импульсов равна 30 f0), срабатывают блоки 7,14 и 20, а через время задержки в элементе ИЛИ 20 - блоки
- 3, 11, 12.Выходной код счетчика 7 принимает одно из следующих четырех состо-35 яний после прихода импульса на его вход синхронизации от состояний управлящий входов и входа установки непосредственно перед приходом импульса: увеличивается на единицу при 5^=0; . г 40 SN = 1’ ΠΝ=Χ ^ГДе SN’SN и nN_ состояние соответственно первого, второго управляюпц)х входом и входа установки; X - произвольное значение), уменьшается на единицу при SN = 1; SN=0; ΠΝ=Χ,45 сохраняет предыдущее состояние при S’=S?=1; ΠΝ=Χ, устанавливается в состояйиеПм при SN=SN=O (фиг.
- 4, моменты поступления импульсов показаны на оси t, а ниже их - соответст- 50 вующие значения S , S* и SN, причем временная задержка в счетчике 7 не показана).Регистры 11 и 12 работают в режиме сдвига или записи данных с входов 55 установки соответственно при уровне 1 или 0 на их управляющих входах. На каждом такте j с (C’i)-ro по (СΪ+ +С-2)-й в них происходят сдвиг последовательностей и S’ (Диалогично известному) и выдача на первый и второй управляющие входы счетчика 7 но(-7 вых значений S и SM, а на такте ]=c(i+1)-i ~ запись новых векторов zS(l% 4S 7Чпри состояний управляющих входов счетчика 7 изменяются ’с s’..,iNh Sc.tiNHa и S’(N , где N совпадают или отличаются в зависимости от программы). Управление режимом регистров 11 и 12 осуществляет суммирующий счетчик 3, который при достижении состояния переполнения, равного С-1, выдает на время одного такта уровень 0 на входы управления регистров 11 и 12.Счетчик 14 работает в режиме сохранения состояния или в режиме сложения (управления мультиплексором 15) при уровне на его управляющем входе соответственно 1 или 0, причем уровень 0ζ появляется на тактах, когда SNVS^=O (режим установки счетчика 7), что обеспечивается элементом ИЛИ 13. При увеличении тока на выходе счетчика 14 с нуля по максимальное значение (g-1) мультиплексор 15 поочередно подключает к входу установки счетчика 7 выходы регистров узла 18 с регистра 16 по регистр 17, организуя на входе установки счетчика 7 последовательность SN , что обеспечивается соответствующими подключением (например, по порядку) входов установки и выходов регистров 16-17 соответственно к выходам блока 10 и информационным входам мультиплексора 15 (фиг. 1). Мультиплексор 15 представляет собой мультиплексор g η-разрядных шин в одну.В соответствии с заданными на данном участке аппроксимации последовательностями SN и SN счетчик 14, то сохраняет предыдущее состояние, то осуществляет сложение импульсов на входе синхронизации, начиная с этого состояния. Тем самым на входе установки счетчика 7 в течение участка организуется последовательность кодов п.. , однозначно опреде* Ч — — q_ ленная последовательностями SN, S^ и SN (фиг. 7). Длина последовательности §N 3 определяется из требуемого класса сплайнов, в предельном случае g=C, на практике g<C (фиг. 7), использование описанного функционирования счетчика 14 позволяет умень1236451 шить требуемый объем аппаратуры. При переходе на новый участок аппроксимации по импульсу с выхода счетчика 3 сбрасывается счетчик 14 и происходит подключение выхода регистра 16 к входу установки счетчика 7, т.е. всегда выполняется п =s1 ' °,Н NТаким·образом, на каждом участке аппроксимации i предлагаемый ЦГФ воспроизводит сплайн Sj (фиг. 4, U(t) аналоговая функция на выходе 23, V(t) - цифровая на выходе 22), определенный последовательностями Sn(N= =N;1), Sn1(N=N|1)' и S*(N=Nf)z Каждая из них принадлежит набору последовательностей, хранящемуся в виде векторов соответственно в блоках 5, 9 и 10 памяти, вызывается по номеру (соответственно Nf и Nf) и в конце участка i-Ι записывается в соответствующий регистр (S^1 - в узел регистров) . Сплайн может иметь' произвольный вид, поскольку возможно получение на каждом такте приращения, произвольного по знаку и модулю (фиг. 7).На тактах j=c(i+1)-1 в конце участка ί происходит переход устройства на следующим участок аппроксимации.По импульсу с выхода элемента ИЛИ 20 в регистры 11 и 12 записываются соответственно векторы < SM’>N и <SN a>N_N?+ , причем управление режимом регистров 11 и 12 осуществляет счетчик 3. Затем по положительному фронту на выходе счетчика 3 происходит сброс счетчика 14, запись Κ·ι+(· в регистр 19, запись вектора 4 + 5 в регистры узла 18 и увеличение на единицу кода на выходе счетчика 14, что вызывает переадресацию блоков 6 и 5, 9, 10 памяти. Затем начинается новый участок аппроксимации и т.д.1’На участке аппроксимации ι счетчик 4 находится в состоянии i+1, что обеспечено в режиме настройки подачей одиночного импульса с генератора 21. В течение участка £ в блоках 6 и 5, 9, 10 протекают переходные процессы по вызову параметров следующего i+1-ro участка, заканчивающиеся к кон цу i-ro участка. Для этого необходимо выполнение условия где - допустимое врейя такта в предлагаемом устройстве;Lg ~ задержка в блоке с номером £ согласно фиг. 1.Таким образом, на предлагаемом ЦГФ используют принципы упреждения (на 1—м участке счетчик 4 находится в состоянии 1+1), структуризации данных (выдача блоками 5,9 и 10 памяти параметров сплайна в виде векторов) и конвейеризации (в один момент времени происходят выборка параметров следующего участка, хранение и выдача параметров приращения выходного кода ЦГФ для j+1-го такта, обработка в реверсивном счетчике параметров приращений j-ro такта).Для обеспечения заданного функционирования ЦГФ выполняются условия на каждом такте: частота тактовых импульсов не превышает допустимую для каждого блока, срабатывающего на каждом такте, следующий импульс на вход синхронизации счетчика 7 поступает после смены состояний управляющих входов и входа установки, вызванной предыдущим тактовым импульсом, установка ”0 на управляющем входе счетчи-ка 14 в результате прихода импульса на входы синхронизации регистров 11 и 12 происходит раньше прихода следующего импульса синхронизации, при переходе на следующий участок 1+1: уровень 0 формируется на входах управления регистров 11 и 12 к моменту поступления на их входы синхронизации c(i+1)-1-ro импульса, а после него снимается, новый код коэффициента деления К(Ч1 устанавливается на управляющем входе делителя 2 до прихода следующего импульса с выхода генератора 1, переходный процесс в мультиплексоре 15, вызванный сбросом счетчика 14 и записью нового кода в регистр 16, заканчивается к приходу импульса на вход синхронизации счетчика 7, параметры i+2-го участка поступают на входы установки регистров 11, 12 и 19 и регистров узла 18 до прихода следующего импульса с выхода счетчика 3.На фиг. 4 показан пример воспроизводимой зависимости, состоящей.из сплайнов, получаемых при использовании на участке последовательностейSN и SN таких, что в одной из них все единицы; на фиг. 5 - примерS1 N'1 11 00000000 000 1 1 1 1 11 10011 1 I 1 0 ol 1 s* 1 1 1 11 1 0 0 0 0 0 0 1 1 11000111 1 1 1 1 0 0 0 0 00 fjN 5 5 5 5 5 5 10151924272727272727272727272727272727272724202020
- 5 10 15192427 2420 фиг.7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843810781A SU1236451A1 (ru) | 1984-11-10 | 1984-11-10 | Цифровой генератор функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843810781A SU1236451A1 (ru) | 1984-11-10 | 1984-11-10 | Цифровой генератор функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1236451A1 true SU1236451A1 (ru) | 1986-06-07 |
Family
ID=21146124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843810781A SU1236451A1 (ru) | 1984-11-10 | 1984-11-10 | Цифровой генератор функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1236451A1 (ru) |
-
1984
- 1984-11-10 SU SU843810781A patent/SU1236451A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 809125, кл. G 06 F 1/02, 1981. Авторское свидетельство СССР № 1.108426, кл. G 06 F 1/02, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5016226A (en) | Apparatus for generating a data stream | |
US4142240A (en) | Agile code generator | |
EP0017091B1 (en) | Two-mode-shift register/counter device | |
SU1236451A1 (ru) | Цифровой генератор функций | |
US4549283A (en) | Digital time delay circuit with high speed and large delay capacity | |
US4425562A (en) | Device for coding signals which are distributed between a number of channels | |
US3146345A (en) | Count-shift register | |
US6215728B1 (en) | Data storage device capable of storing plural bits of data | |
US3745535A (en) | Modular synchronous buffer unit for a buffer having a capacity depending on the number of interconnected identical buffer units | |
US4400615A (en) | Programmable counter circuit | |
US2892184A (en) | Identification of stored information | |
JP2620089B2 (ja) | パターン発生装置 | |
SU1429121A1 (ru) | Устройство дл формировани тестов | |
KR200155054Y1 (ko) | 카운터 회로 | |
SU780007A1 (ru) | Устройство управлени | |
SU976438A1 (ru) | Устройство дл определени длины строки символов | |
SU1176328A1 (ru) | Микропрограммное устройство управлени | |
SU1236461A1 (ru) | Устройство дл сравнени чисел | |
SU1062702A1 (ru) | Микропрограммное управл ющее устройство | |
SU448592A1 (ru) | Устройство дл генерировани кода посто нного веса | |
SU1418710A1 (ru) | Устройство программного управлени | |
SU788103A1 (ru) | Генератор псевдослучайной последовательности | |
SU1265994A1 (ru) | Устройство дл контрол | |
SU949657A1 (ru) | Микропрограммное управл ющее устройство | |
SU970367A1 (ru) | Микропрограммное управл ющее устройство |