CN85107063A - 整数多功能叠接单元的阵列乘法器 - Google Patents
整数多功能叠接单元的阵列乘法器 Download PDFInfo
- Publication number
- CN85107063A CN85107063A CN 85107063 CN85107063A CN85107063A CN 85107063 A CN85107063 A CN 85107063A CN 85107063 CN85107063 CN 85107063 CN 85107063 A CN85107063 A CN 85107063A CN 85107063 A CN85107063 A CN 85107063A
- Authority
- CN
- China
- Prior art keywords
- integer
- pending
- long
- decimal
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
整数多功能叠接单元的阵列乘法器有9个基本功能,有27个衍生功能,它可以省去麻烦的输入编码与输出译码,直接用十进制整数作运算而给出十进整数积,同时也克服了现有计算机用二进制作十进制整数运算时遇到的困难。它的多种功能将给人们带来极大的方便,预料在研制新型计算机,在研制十进制高速实时控制系统,在数字密码通信中会得到应用。用它来做为增强已有计算机功能的部件,也是适宜的。
Description
本发明涉及一种改进的整数叠接单元阵列乘法器。特明是一种具有九种基本功能的整数叠接单元的阵列乘法器。适合于输入十进制整数、用BCD表示的十进制整数、二进制整数,能够给出十进制整数积、用BCD码表示的十进制整数积和二进制整数积。
现有整数叠接单元的阵列乘法器是单功能的,主要是输入二进制整数而给出二进制整数积。这种单功能整数叠接单元阵列乘法器在输入时,必须把人们使用的十进制整数,用极麻烦的十转二编码编成二进制整数,输出时又必须用极麻烦的二转十译码译成人们能认识的十进制整数积,处理繁琐,全过程太长。
本发明的任务是要提供一种功能多、使用方便、处理全过程短的整数叠接单元的阵列乘法器的研制与生产的方法。
本发明的任务是以下列方式完成的:
乘数、被乘数从寄存器输出,经多一译码器输入到多功能乘法器单元若输入的是十进制整数,可按位分段每段为一位数;若为二进制整数,每段为4位。4位二进制共含15个非零整数,两个4位二进制整数相乘,共可形成225个非零整数积,归并成89个不同的非零整数积。在每个多功能乘法器单元中,设置225个两输入端的与门,让它们代表225个整数积。
15个不同的非零被乘数,各连接与其相对应的15个与门的第一输入端;15个不同的非零整数乘数,各连接与其相对应的15个与门的第二个输入端。这种连接方法的目的是,当乘数、被乘数被确定并输入到多功能乘法器单元后,保证与它们的积相对应的与门唯一地被选中。与门代表什么整数积值,就用二极管与表示这个积值的两个寄存器的对应二进制位相连接。用寄存器把随机形成的积寄存起来,寄存二进制整数积的寄存器由8位二进制位构成;寄存十进制整数积的寄存器由10位二进制位构成,个位数、十位数各占4位,百位数占2位。
两个8位十进制整数相乘,两个32位二进制整数相乘,需要用64个多功能乘法器单元。为了给出最后的乘积,需要对随机形成的部分积进行同单位值的相加求和等处理,对于随机形成的二进制整数积,用现有加法器处理;对于随机形成的十进制整数部份积,需要用整数映像加法器(详见发明者的另一发明,其申请号是85107070)进行求和与移位处理。这些处理都是已知的。最后给出所要求的积。如最后需要十进制整数,只需对用BCD码表示的十进制整数积的各位数,同时并行地进行一次译码就行了,这个译码只需2△延迟。
以下结合附图进一步对本发明作描述。
〔1〕是被乘数寄存器,〔2〕是乘数寄存器,〔3〕是被乘数译码器,〔4〕是乘数译码器,乘数、被乘数经译码器输入多功能乘法器单元〔5〕。经选中的与门、二极管而进入寄存器〔6〕,经4△延迟给出积。
Claims (2)
1、本发明的方法特征是:
a、对整数乘数、被乘数按位分段,对十进制整数一位一段;对二进进制整数四位一段。用多功能阵列乘法器的各叠接单元先给出二段整数相乘的整数部分积,然后归并同权位项,最后按权位顺序给出整个整数积。
b、用二进制化整数映像的移位与连加来完成十进制整数的乘法运算。
c、对两个32位二进制整数的相乘要求给出十进制整数积时,用14个由单元整数映像加法器组成的寄存器,以整数映像形式寄存24=16,28=256,…,256=72057594037927936。归并同权位项得到十进制整数和数,用此和数与对应寄存器中映像相乘,再进行同权位项相加,最后做进位传递处理而给出十进制整数积。
2、本发明的结构特征是:
a、在整数多功能阵列乘法器的各叠接单元中,每个整数被乘数与它可能形成的整数积的代表者(两输入端与门)的第一输入端连接;每个整数乘数与它可形成的整数积的代表者(两输入端与门)的第二输入端相接。
b、在整数多功能阵列乘法器的各叠接单元中,225个非零整数积被归并成89个不同位整数积,对同值积的代表者(与门)的输出端各串接一个二极管,然后再经二极管与部分整数积寄存器的对应二进制位连接
c、单元整数映像加法器的结构参数选取a1=32,a2=31。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 85107063 CN85107063A (zh) | 1985-09-27 | 1985-09-27 | 整数多功能叠接单元的阵列乘法器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 85107063 CN85107063A (zh) | 1985-09-27 | 1985-09-27 | 整数多功能叠接单元的阵列乘法器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN85107063A true CN85107063A (zh) | 1987-01-31 |
Family
ID=4795427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 85107063 Pending CN85107063A (zh) | 1985-09-27 | 1985-09-27 | 整数多功能叠接单元的阵列乘法器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN85107063A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310130C (zh) * | 2003-03-12 | 2007-04-11 | 中国科学院声学研究所 | 一种乘法器的重构运算方法及可重构乘法器 |
CN100461093C (zh) * | 1995-08-31 | 2009-02-11 | 英特尔公司 | 在分组数据上执行乘-加运算的方法、处理器、设备和系统 |
CN100465874C (zh) * | 1995-08-31 | 2009-03-04 | 英特尔公司 | 根据指令对数据执行运算的方法、处理器和系统 |
CN108268240A (zh) * | 2017-01-03 | 2018-07-10 | 胡五生 | 多值寄存器 |
-
1985
- 1985-09-27 CN CN 85107063 patent/CN85107063A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100461093C (zh) * | 1995-08-31 | 2009-02-11 | 英特尔公司 | 在分组数据上执行乘-加运算的方法、处理器、设备和系统 |
CN100465874C (zh) * | 1995-08-31 | 2009-03-04 | 英特尔公司 | 根据指令对数据执行运算的方法、处理器和系统 |
CN1310130C (zh) * | 2003-03-12 | 2007-04-11 | 中国科学院声学研究所 | 一种乘法器的重构运算方法及可重构乘法器 |
CN108268240A (zh) * | 2017-01-03 | 2018-07-10 | 胡五生 | 多值寄存器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN85107063A (zh) | 整数多功能叠接单元的阵列乘法器 | |
JP2830566B2 (ja) | 十進数乗算器 | |
CN110647307B (zh) | 数据处理器、方法、芯片及电子设备 | |
US3890496A (en) | Variable 8421 BCD multiplier | |
GB1068105A (en) | Binary to decimal conversion apparatus | |
Sreelakshmi et al. | A novel approach to the learning of vinculum numbers in two’s compliment method for BCD arithmetic operations | |
SU503234A1 (ru) | Преобразователь двоичных чисел в двоично-дес тичные | |
JPS62214435A (ja) | デイジタル除算回路 | |
SU1223224A1 (ru) | Устройство дл делени @ -разр дных чисел | |
SU930313A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
SU1043627A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU1229758A1 (ru) | Устройство дл умножени | |
RU2054709C1 (ru) | Устройство для умножения чисел в позиционном коде | |
SU451991A1 (ru) | Устройство дл преобразовани двоично-дес тичного кода в двоичный | |
JPH01314020A (ja) | 10進2進変換方式 | |
SU1008731A1 (ru) | Вычислительное устройство | |
SU1016780A1 (ru) | Устройство дл умножени дес тичных чисел | |
SU1262478A1 (ru) | Устройство дл вычитани дес тичных чисел | |
SU842800A1 (ru) | Матричное устройство дл умножени | |
SU857981A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1182514A1 (ru) | Устройство дл умножени дес тичных чисел | |
JPS58119047A (ja) | 10進乗算又は除算装置 | |
SU813418A1 (ru) | Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ | |
JPH0222733A (ja) | 乗算命令処理方式 | |
SU1136151A1 (ru) | Устройство дл умножени |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |