CN108268240A - 多值寄存器 - Google Patents
多值寄存器 Download PDFInfo
- Publication number
- CN108268240A CN108268240A CN201710024247.0A CN201710024247A CN108268240A CN 108268240 A CN108268240 A CN 108268240A CN 201710024247 A CN201710024247 A CN 201710024247A CN 108268240 A CN108268240 A CN 108268240A
- Authority
- CN
- China
- Prior art keywords
- weights
- register
- value
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002056 binary alloy Inorganic materials 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 description 17
- 238000013139 quantization Methods 0.000 description 16
- 230000003321 amplification Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
Abstract
一种多位多值寄存器由多个权值寄存器组成，所述的权值寄存器有二进制，三进制，四进制.......十进制N进制，所述的权值寄存器是由传统的二值寄存器组合而成，二进制用两个二值寄存器，三进制用三个二值寄存器，四进制用四个二值寄存器......十进制用十个二值寄存器，分别把一位位权码中的权值a0，a1，a2，........an用各自独立的二值寄存器Q0，Q1，Q2，...Qn进行保存，使得权值a0接Q0的输入端，权值a1接Q1的输入端，权值a2接Q2的输入端，.......权值an接Qn的输入端，各控制线直接连接，构成一个控制输入端，二值寄存器Q0，Q1，Q2，...Qn的输出经二极管d0，d1，d2，d3，......dn隔离构成权值输出a0，a1，a2，........an；为所述的权值寄存器。
Description
技术领域
本发明涉及计算机技术领域，具体是实现多值计算机的基础硬件之一“多值寄存器”
技术背景
迄今为止所有的计算机及其相关的数字系统都是二值的，多值计算尽管有很多优点，但因为没有支持多值运算的的关键硬件，故而发展极为缓慢，可以说多值计算机特别是十进制计算机的实现几乎为零，鉴于这种情况，本发明提出一种简单而有效的多值计算实施电路特别是十值计算的有效方法及用二值硬件实现多值特别是十值的加、减、乘，除的算术运算及其逻辑运算的关键电路，称其为“量化逻辑”及其电路。
发明内容
“量化逻辑”是用模拟信息量化后产生的标记信息做为算子进行逻辑运算，演绎，判断的逻辑系统
量化逻辑的简单理解
把连续、模糊、混沌信息量化后的标记值做为输入输出进行逻辑运算的方法就叫做量化逻辑，实现其运算的电路就叫做量化逻辑电路，于是量化逻辑电路的输入前置部分大多数是量化器或被量化了的权值线。后置输出部分为量化权值线或量化幅权线。
量化逻辑运用了二值逻辑和多值逻辑乃至模糊逻辑的基本思想，并且用简单有效的具有二值取向电路实现了多值及其模糊逻辑的关键电路，使得在逻辑原件只限于简单两种状态的情况下，同样组成多值及其模糊的逻辑运算电路，特别是量化逻辑的兼容性运算和量化寄存的方法从根本上解决了多值运算、寄存的难题，从而开辟了新一代计算设备的更新坦途。量化逻辑繁华多样的运算方法对人工智能的发展可提供有效的硬件支撑。
量化逻辑电路相对于二值逻辑电路来说，结构比较复杂，但我相信在超大规模集成电路技术的支持下，通过不断地努力可以实现性能超于二值计算设备的机器。
量化逻辑电路有两种电路实现方法，一种是以幅度权值做为输入输出信息进行运算的“幅权型量化逻辑电路”，另一种是用位置权重做为输入输出信息的“位权型量化逻辑电路”，
在实际运用中可以是“幅权型”，也可以是“位权型”，也可以是“混合型”。
位权型量化逻辑的数值表示方法
用一组在空间上并行排列的线或点的位置权重表示数值大小的方法叫做位权表示法，位权表示法具有如下属性：
1，空间并行排列线的数量和采用数值进位制相同，二进制数用两条线表示，三进制用三条线表示，...五进制用五条线表示，....十进制用十条线表示，N进制用N条线表示。
2，线上的电压为高电平有效，低电平或0电平均表示无效。反之亦然。
3，在任何时刻一组线中唯一只有一条线为高电平其余线被锁定为无效状态。
量化逻辑的基本特征是
1：量化逻辑首先是把逻辑“态”和信息“权”进行分离，逻辑的组合形态保证逻辑关系的完整正确，信息的权值依附在逻辑状态上而又不被逻辑状态约束限制，以充分展示信息丰富多彩的组合表现关系，这种方法实际上人们都在使用但是未能分离，例如：要捡拾某一模拟信息首先要检测有或无信息(逻辑检测)，然后才评测度量信息幅权值。显然信息的有无是逻辑判断，而信息的量值则是数值度量，两者的意义是不同的。一旦信息显示“有”逻辑状态，即以完成逻辑运算，而之后的信息幅值的多彩变化不受逻辑状态“有”的限制。
2：采用“有”“无”信息标志进行运算，“有”“无”信息标志不同于二值信息的高、低信息，最明显的差别是二值信息取高低两逻辑符号0和1，0表示低，1表示高，而高低两种状态既是逻辑状态也是二进制数值信息，而量化逻辑用“有”和“无”表示逻辑状态，“有”和二值逻辑的高相对应显示该位有信息，从而表现其进位制数值权值，而“无”则显示该位没有信息，不显权值，在量化逻辑中信息0和1是表示信息权值而不是逻辑状态，0和1做为含权信息各有自己占用“权值线”或“幅度值”，当0位含权线变高表示有信息，显示该位有权值0.于是0位线变高则显示其信息权值为0，该位线变低时显示无信息。不显权值0，而不是传统意义上的零或低。
3：用幅度值和位置权表示信息值
用信息载体的幅度数值表示信息状态和权重值的方法我们叫幅权法，信息任一时刻的幅度数值就叫做幅权值，信息在一定时段的全体样本幅度权值的列表就叫做幅权码。
用信息载体的所在位置权重表示信息状态和数值大小的方法我们叫位权法，信息载体任一位置的权重就叫做位权值，把位权值按规定秩序排列组成的空间信息就叫做位权码。
4：量化逻辑不受逻辑关系的束缚故有丰富的运算关系和输出，可以是取大、取小、异值与、同值与、异值或、同值或、比较、加、减、乘、除，并列等很多输出方式，不同的输出方法确定逻辑电路的不同功能。同一电路的不同功能会给信息的评测判断提供高效多样的判定工具。
5：量化逻辑电路不需要专用的基础电路设计，用传统的逻辑电路即可简单、有效、可靠的实现多值逻辑运算和多进制算数运算，特别是易于模块化的电路架构特别适宜于当今大规模集成电路的实施。
本发明多值量化寄存器是一种用二值寄存器件存储多值信息方法
一种多位多值寄存器由多个权值寄存器组成，所述的权值寄存器有二进制，三进制，四进制.......十进制N进制，所述的权值寄存器是由传统的二值寄存器组合而成，二进制用两个二值寄存器，三进制用三个二值寄存器，四进制用四个二值寄存器......十进制用十个二值寄存器，分别把一位位权码中的权值a0，a1，a2，........an用各自独立的二值寄存器Q0，Q1，Q2，...Qn进行保存，使得权值a0接Q0的输入端，权值a1接Q1的输入端，权值a2接Q2的输入端，.......权值an接Qn的输入端，各控制线直接连接，构成一个控制输入端，二值寄存器Q0，Q1，Q2，...Qn的输出经二极管d0，d1，d2，d3，......dn隔离构成权值输出a0，a1，a2，........an；为所述的权值寄存器；把相同进位制的权值寄存器QZ0，QZ1，QZ2.....QZn依次进行组合并将控制端互连构成多位多进制寄存器，各权值寄存器的各输入端的组合做为数据输入端，各权值寄存器的输出端的组合做为数据输出端，各权值寄存器的控制端互相连接做位控制输入端。
本发明多值量化寄存器参照上述的方法，可做成二值寄存器，三值寄存器，四值寄存器，五值寄存器，六值寄存器，七值寄存器，八值寄存器，九值寄存器，十值寄存器，以及任意值寄存器，且电路结构方式不变。
本发明“多值寄存器”和发明申请“量化逻辑电路及其运算方法”。“量化逻辑电路”。“多值量化器的输出设计及赋值方法”。“多进制运算器赋意分形算法电路”。“多进制运算器标记生成电路”。“多进制算数运算器”。以及专利及申请00105165.2。00105162.8。00105164.4。00102057.9。一起组成多进制计算机特别是十进制计算机关键电路
附图说明
图1是二进制权值寄存器
图2是三进制权值寄存器。
图3是四进制权值寄存器。
图4是五进制权值寄存器。
图5是十进制权值寄存器。
图6是八位十进制寄存器
实施方式
参照图1，二进制权值寄存器由两个二值寄存器独立并列组成，每个二进制寄存器的控制端互相连接做为写入控制端，两个二值寄存器的数据输入端并列组成权值a0，a1的输入端，两个二值寄存器的一个同名输出端经二极管d0，d1隔离做为二进制权值寄存器的输出a0，a1。
参照图2，三进制权值寄存器由三个二值寄存器独立并列组成，每个二进制寄存器的控制端互相连接做为写入控制端，三个二值寄存器的数据输入端并列组成权值a0，a1，a2的输入端，三个二值寄存器的一个同名输出端经二极管d0，d1，d2隔离做为二进制权值寄存器的输出a0，a1，a2。
参照图3，四进制权值寄存器由四个二值寄存器独立并列组成，每个二进制寄存器的控制端互相连接做为写入控制端，四个二值寄存器的数据输入端并列组成权值a0，a1，a2，a3的输入端，四个二值寄存器的一个同名输出端经二极管d0，d1，d2，a3隔离做为二进制权值寄存器的输出a0，a1，a2，a3。
参照图4，五进制权值寄存器由五个二值寄存器独立并列组成，每个二进制寄存器的控制端互相连接做为写入控制端，五个二值寄存器的数据输入端并列组成权值a0，a1，a2，a3，a4的输入端，三个二值寄存器的一个同名输出端经二极管d0，d1，d2，a3，a4隔离做为二进制权值寄存器的输出a0，a1，a2，a3，a4。
参照图5，十进制权值寄存器由十个二值寄存器独立并列组成，每个二进制寄存器的控制端互相连接做为写入控制端，十个二值寄存器的数据输入端并列组成权值a0，a1，a2，a3，a4，a5，a6，a7，a8，a9的输入端，，十个二值寄存器的一个同名输出端经二极管d0，d1，d2，d3，d4，d5，d6，d7，d8，d9隔离做为二进制权值寄存器的输出a0，a1，a2，a3，a4，a5，a6，a7，a8，a9。
参照图1，2，3，4，5，N进制权值寄存器由N个二值寄存器独立并列组成，每个二进制寄存器的控制端互相连接做为写入控制端，N个二值寄存器的数据输入端并列组成权值a0，a1......an的输入端，N个二值寄存器的一个同名输出端经二极管d0，d1.....dn隔离做为二进制权值寄存器的输出a0，a1......an。
参照图6，把相同进位制的权值寄存器QZ0，QZ1，QZ2.....QZn依次进行组合并将控制端互连构成多位多进制寄存器，各权值寄存器的各输入端的组合做为数据输入端，各权值寄存器的输出端的组合做为数据输出端，各权值寄存器的控制端互相连接做位控制输入端。
Claims (1)
1.一种多位多值寄存器由多个权值寄存器组成，所述的权值寄存器有二进制，三进制，四进制.......十进制N进制，所述的权值寄存器是由传统的二值寄存器组合而成，二进制用两个二值寄存器，三进制用三个二值寄存器，四进制用四个二值寄存器......十进制用十个二值寄存器，分别把一位位权码中的权值a0，a1，a2，........an用各自独立的二值寄存器Q0，Q1，Q2，...Qn进行保存，使得权值a0接Q0的输入端，权值a1接Q1的输入端，权值a2接Q2的输入端，.......权值an接Qn的输入端，各控制线直接连接，构成一个控制输入端，二值寄存器Q0，Q1，Q2，...Qn的输出经二极管d0，d1，d2，d3，......dn隔离构成权值输出a0，a1，a2，........an；为所述的权值寄存器；把相同进位制的权值寄存器QZ0，QZ1，QZ2.....QZn依次进行组合并将控制端互连构成多位多进制寄存器，各权值寄存器的各输入端的组合做为数据输入端，各权值寄存器的输出端的组合做为数据输出端，各权值寄存器的控制端互相连接做位控制输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710024247.0A CN108268240A (zh) | 2017-01-03 | 2017-01-03 | 多值寄存器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710024247.0A CN108268240A (zh) | 2017-01-03 | 2017-01-03 | 多值寄存器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108268240A true CN108268240A (zh) | 2018-07-10 |
Family
ID=62770755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710024247.0A Pending CN108268240A (zh) | 2017-01-03 | 2017-01-03 | 多值寄存器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108268240A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85107063A (zh) * | 1985-09-27 | 1987-01-31 | 耿树贵 | 整数多功能叠接单元的阵列乘法器 |
| US5289399A (en) * | 1991-12-06 | 1994-02-22 | Sharp Kabushiki Kaisha | Multiplier for processing multi-valued data |
| CN1307748A (zh) * | 1998-05-29 | 2001-08-08 | 埃德加·丹尼·奥尔森 | 多值逻辑电路体系结构:补充对称逻辑电路结构(sus－log) |
| CN101777139A (zh) * | 2009-12-30 | 2010-07-14 | 宁波大学 | 一种基于神经mos管的多值计数器单元及多位多值计数器 |
| CN104363014A (zh) * | 2014-06-26 | 2015-02-18 | 北京邮电大学 | 一种基于四值逻辑电路的数据译码方法 |
-
2017
- 2017-01-03 CN CN201710024247.0A patent/CN108268240A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN85107063A (zh) * | 1985-09-27 | 1987-01-31 | 耿树贵 | 整数多功能叠接单元的阵列乘法器 |
| US5289399A (en) * | 1991-12-06 | 1994-02-22 | Sharp Kabushiki Kaisha | Multiplier for processing multi-valued data |
| CN1307748A (zh) * | 1998-05-29 | 2001-08-08 | 埃德加·丹尼·奥尔森 | 多值逻辑电路体系结构:补充对称逻辑电路结构(sus－log) |
| CN101777139A (zh) * | 2009-12-30 | 2010-07-14 | 宁波大学 | 一种基于神经mos管的多值计数器单元及多位多值计数器 |
| CN104363014A (zh) * | 2014-06-26 | 2015-02-18 | 北京邮电大学 | 一种基于四值逻辑电路的数据译码方法 |
Non-Patent Citations (1)
| Title |
|---|
| 陈书开; 宋立良; 王朋朋: "异步任意值计数器的设计", 《长沙电力学院学报(自然科学版)》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100367223C (zh) | 用于发现电路中的缺陷的方法和系统 | |
| CN104574141A (zh) | 一种业务影响度分析方法 | |
| CN108536657A (zh) | 人为填写的地址文本相似度处理方法和系统 | |
| CN114612194A (zh) | 产品推荐方法、装置、电子设备及存储介质 | |
| CN108270431A (zh) | 量化逻辑电路及其运算方法 | |
| CN108268241A (zh) | 多进制算数运算器 | |
| CN108268240A (zh) | 多值寄存器 | |
| Yang et al. | Uniqueness theorems from partial information of the potential on a graph | |
| Zheng et al. | Optimal simulation of linear multiprocessor architectures on multiply-twisted cube using generalized gray codes | |
| CN105372579A (zh) | 一种快速有效的电路单元重要性测度方法 | |
| CN108268239A (zh) | 多进制运算器赋意分形算法电路 | |
| CN108628586A (zh) | 量化逻辑之多值高稳定性幅权寄存器 | |
| CN108628578A (zh) | 量化逻辑之多值自激励量化寄存器 | |
| CN108628576A (zh) | 量化逻辑之多值高抗噪幅权量化器 | |
| Hendrickson | Fast high-accuracy binary parallel addition | |
| CN108628579A (zh) | 量化逻辑之多值互激励量化寄存器 | |
| CN108628583A (zh) | 量化逻辑之多值位权变送器 | |
| CN108628582A (zh) | 量化逻辑之多值幅权位权兼容型量化器、变补器、寄存器 | |
| CN108628580A (zh) | 量化逻辑之多值位权变补器 | |
| CN108628585A (zh) | 量化逻辑之多值映射量化器 | |
| CN114692421A (zh) | 基于人工智能的水质减排方法及相关设备 | |
| CN113486646A (zh) | 产品报告发布方法、装置、电子设备及可读存储介质 | |
| CN108628581A (zh) | 量化逻辑之多值高抗噪位权量化器 | |
| CN108631770A (zh) | 量化逻辑之多值幅权变补器 | |
| CN108628574A (zh) | 量化逻辑之多值调宽型幅权量化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180710 |
|
| RJ01 | Rejection of invention patent application after publication |