CN108270431A - 量化逻辑电路及其运算方法 - Google Patents
量化逻辑电路及其运算方法 Download PDFInfo
- Publication number
- CN108270431A CN108270431A CN201710023529.9A CN201710023529A CN108270431A CN 108270431 A CN108270431 A CN 108270431A CN 201710023529 A CN201710023529 A CN 201710023529A CN 108270431 A CN108270431 A CN 108270431A
- Authority
- CN
- China
- Prior art keywords
- logic
- information
- meaning
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000013139 quantization Methods 0.000 claims abstract description 30
- 238000004088 simulation Methods 0.000 claims abstract description 3
- 238000004422 calculation algorithm Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- 229910002056 binary alloy Inorganic materials 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
一种量化逻辑电路及其运算方法由量化赋值、逻辑运算、赋意分形,承意编译四步和四部分组成;由一个量化器或转换器组成第一部分,所述的第一部分第一步把模拟、模糊的信息或传统的二值逻辑信息转换或量化并赋值,量化赋值的信息是具有位置权重的位权信息,该位权信息由一组具有唯一高状态的其余为低状态的线或点组成,一组线或点表示一个数,线的条数或点的个数和所采用的运算进位制相同,二进制用两条线或两个点并行排列表示即a0,a1,三进制用三条线或三个点并行排列表示a0,a1,a2,...五进制用五条线或五个点并行排列表示即a0,a1,a2,a3,a4,十进制用十条线或十个点并行排列表示即a0,a1,a2,a3,a4,a5,a6,a7,a8,a9,依次类推N进制用N条线表示。
Description
技术领域
本发明涉及计算机技术领域,具体是实现多值计算机的基础硬件之一“量化逻辑电路及其运算方法”
技术背景
迄今为止所有的计算机及其相关的数字系统都是二值的,多值计算尽管有很多优点,但因为没有支持多值运算的的关键硬件,故而发展极为缓慢,可以说多值计算机特别是十进制计算机的实现几乎为零,鉴于这种情况,本发明提出一种简单而有效的多值计算实施电路特别是十值计算的有效方法及用二值硬件实现多值特别是十值的加、减、乘,除的算术运算及其逻辑运算的关键电路,称其为“量化逻辑”及其电路。
发明内容
“量化逻辑”是用模拟信息量化后产生的标记信息做为算子进行逻辑运算,演绎,判断的逻辑系统
“量化逻辑”的简单理解
把连续、模糊、混沌信息量化后的标记值做为输入输出进行逻辑运算的方法就叫做量化逻辑,实现其运算的电路就叫做量化逻辑电路,于是量化逻辑电路的输入前置部分大多数是量化器或被量化了的权值线。后置输出部分为量化权值线或量化幅权线。
量化逻辑运用了二值逻辑和多值逻辑乃至模糊逻辑的基本思想,并且用简单有效的具有二值取向电路实现了多值及其模糊逻辑的关键电路,使得在逻辑原件只限于简单两种状态的情况下,同样组成多值及其模糊的逻辑运算电路,特别是量化逻辑的兼容性运算和量化寄存的方法从根本上解决了多值运算、寄存的难题,从而开辟了新一代计算设备的更新坦途。量化逻辑繁华多样的运算方法对人工智能的发展可提供有效的硬件支撑。
量化逻辑电路相对于二值逻辑电路来说,结构比较复杂,但我相信在超大规模集成电路技术的支持下,通过不断地努力可以实现性能超于二值计算设备的机器。
量化逻辑电路有两种电路实现方法,一种是以幅度权值做为输入输出信息进行运算的“幅权型量化逻辑电路”,另一种是用位置权重做为输入输出信息的“位权型量化逻辑电路”,
在实际运用中可以是“幅权型”,也可以是“位权型”,也可以是“混合型”。
位权型量化逻辑的数值表示方法
用一组在空间上并行排列的线或点的位置权重表示数值大小的方法叫做位权表示法,位权表示法具有如下属性:
1,空间并行排列线的数量和采用数值进位制相同,二进制数用两条线表示,三进制用三条线表示,...五进制用五条线表示,....十进制用十条线表示,N进制用N条线表示。
2,线上的电压为高电平有效,低电平或0电平均表示无效。反之亦然。
3,在任何时刻一组线中唯一只有一条线为高电平其余线被锁定为无效状态。
量化逻辑的基本特征是
1:量化逻辑首先是把逻辑“态”和信息“权”进行分离,逻辑的组合形态保证逻辑关系的完整正确,信息的权值依附在逻辑状态上而又不被逻辑状态约束限制,以充分展示信息丰富多彩的组合表现关系,这种方法实际上人们都在使用但是未能分离,例如:要捡拾某一模拟信息首先要检测有或无信息(逻辑检测),然后才评测度量信息幅权值。显然信息的有无是逻辑判断,而信息的量值则是数值度量,两者的意义是不同的。一旦信息显示“有”逻辑状态,即以完成逻辑运算,而之后的信息幅值的多彩变化不受逻辑状态“有”的限制。
2:采用“有”“无”信息标志进行运算,“有”“无”信息标志不同于二值信息的高、低信息,最明显的差别是二值信息取高低两逻辑符号0和1,0表示低,1表示高,而高低两种状态既是逻辑状态也是二进制数值信息,而量化逻辑用“有”和“无”表示逻辑状态,“有”和二值逻辑的高相对应显示该位有信息,从而表现其进位制数值权值,而“无”则显示该位没有信息,不显权值,在量化逻辑中信息0和1是表示信息权值而不是逻辑状态,0和1做为含权信息各有自己占用“权值线”或“幅度值”,当0位含权线变高表示有信息,显示该位有权值0.于是0位线变高则显示其信息权值为0,该位线变低时显示无信息。不显权值0,而不是传统意义上的零或低。
3:用幅度值和位置权表示信息值
用信息载体的幅度数值表示信息状态和权重值的方法我们叫幅权法,信息任一时刻的幅度数值就叫做幅权值,信息在一定时段的全体样本幅度权值的列表就叫做幅权码。
用信息载体的所在位置权重表示信息状态和数值大小的方法我们叫位权法,信息载体任一位置的权重就叫做位权值,把位权值按规定秩序排列组成的空间信息就叫做位权码。
4:量化逻辑不受逻辑关系的束缚故有丰富的运算关系和输出,可以是取大、取小、异值与、同值与、异值或、同值或、比较、加、减、乘、除,并列等很多输出方式,不同的输出方法确定逻辑电路的不同功能。同一电路的不同功能会给信息的评测判断提供高效多样的判定工具。
5:量化逻辑电路不需要专用的基础电路设计,用传统的逻辑电路即可简单、有效、可靠的实现多值逻辑运算和多进制算数运算,特别是易于模块化的电路架构特别适宜于当今大规模集成电路的实施。
一种量化逻辑电路及其运算方法由量化赋值、逻辑运算、赋意分形,承意编译四步和四部分组成;由一个量化器或转换器组成第一部分,所述的第一部分第一步把模拟、模糊的信息或传统的二值逻辑信息转换或量化并赋值,量化赋值的信息是具有位置权重的位权信息,该位权信息可以直接是量化器或转换器的输出,也可以由一组具有唯一高状态的其余为低状态的线或点组成,一组线或点表示一个数,线的条数或点的个数和所采用的运算进位制相同,二进制用两条线或两个点并行排列表示即a0,a1,三进制用三条线或三个点并行排列表示a0,a1,a2,...五进制用五条线或五个点并行排列表示即a0,a1,a2,a3,a4,........十进制用十条线或十个点并行排列表示即a0,a1,a2,a3,a4,a5,a6,a7,a8,a9,依次类推N进制用N条线表示即a0,a1,a2,a3...an;高状态线或点的可数位置数表示该组线的有效权值,低状态线表示无信息用下拉电阻拉低;所述的第二部分第二步是逻辑运算部分,逻辑运算部分是把具有相同进位制的两组位权码的各权值二值的是a0,a1和b0,b1,三值的是a0,a1,a2和b0,b1,b2.......十值的是a0,a1,a2,a3,a4,a5,a6,a7,a8,a9,和b0,b1,b2,b3,b4,b5,b6,b7,b8,b9,依次类推,分别进行组合并和传统逻辑的逻辑门电路y00,y01,y02....ynn的输入进行连接组合,y00的输入端和位权值a0b0相接,y01的输入端和a0b1相接,y02的输和a0b2相接,依次类推直至ynn和anbn的输入端相接,n+1值是所采用的进位制,构成的”量化逻辑”主逻辑电路,主逻辑电路输出为“标记”a0b0,a0b1,...a1b0,a1b1...anbn。标记信息是一种记号,可以独立输出;所述的第三部分第三步是赋意分形部分,把主逻辑电路的标记输出在节点J处用分形、赋意、隔离的方式对“标记”信息进行解析并赋予所要执行运算规则和确定意义,用无效隔离的方法把不同的输出互相分离;所述的第四部分第四步是承意编译连接部分,承意编译连接是依据第一,第二,第三部分的设计意图把无效隔离后的输出信息连接到对应的输出线或点上,不同的运算有不同的连接,由此获得需要的逻辑、运算输出,输出一般是线或点,也可以是标准的位权输出。
所述的位权线及位权值及其量化赋值方法;异值逻辑运算方法;赋意分形方法;承意编译方法;
把多值运算的“标记”输出进行意义解析并结合运算需求给予全息无损分配和定形、定式、定连接和输出意义的方法构成的“分形赋意算法”。
把两个位权码的相同权值的组合a0,b0或a3,b3.....和传统逻辑电路的与逻辑门电路的输入端连接,构成“同值与逻辑电路”。
把两个位权码的不同权值的组合a0,b3或a3,b8.....和传统逻辑电路的与逻辑门电路的输入端连接,构成“异值与逻辑电路”.
把两个位权码的相同权值的组合a0,b0或a3,b3.....和传统逻辑电路的或逻辑门电路的输入端连接,构成“同值或逻辑电路”。
把两个位权码的不同权值的组合a0,b3或a3,b8....和传统逻辑电路的或逻辑门电路的输入端连接,构成“异值或逻辑电路”.
本发明“量化逻辑电路及其运算方法”和发明申请“量化逻辑电路”。“多值量化器的输出设计及赋值方法”。“多值寄存器”。“多进制运算器赋意分形算法电路”。“多进制运算器标记生成电路”,“多进制算数运算器”。以及专利及申请00105165.2。00105162.8。00105164.4。00102057.9。一起组成多进制计算机特别是十进制计算机关键电路。
附图说明:
图1是量化逻辑的二值同值与电路。
图2是量化逻辑的四值同值与电路。
图3是量化逻辑的二值异值与电路。
图4是量化逻辑的四值异值与电路。
图5是量化逻辑的二值同值或电路。
图6是量化逻辑的四值同值或电路。
图7是量化逻辑的二值异值或电路。
图8是量化逻辑的四值异值或电路。
图9是量化逻辑的十值与、或连接电路。
图10是量化逻辑的赋意定形运算乘法电路。
图11是量化逻辑的赋意定形运算加法电路。
图12是量化逻辑的赋意定形运算取大取小电路。
图13是量化逻辑的赋意定形算法电路。
实施方式:
参照图1,图2,把两个位权码的相同权值的组合(a0,b0或a3,b3.....)和传统逻辑电路的与逻辑门电路的输入端连接,构成“同值与逻辑电路”。
参照图3,图4把两个位权码的不同权值的组合(a0,b3或a3,b8.....)和传统逻辑电路的与逻辑门电路的输入端连接,构成“异值与逻辑电路”。
参照图5,图6,把两个位权码的相同权值的组合(a0,b0或a3,b3.....)和传统逻辑电路的或逻辑门电路的输入端连接,构成“同值或逻辑电路”。
参照图7,图8把两个位权码的不同权值的组合(a0,b3或a3,b8.....)和传统逻辑电路的或逻辑门电路的输入端连接,构成“异值或逻辑电路”。
参照图9,把两个十值位权码的不同权值的组合(a0,b3或a3,b8.....a0b0,a5b5.....)和传统逻辑电路的逻辑门电路的输入端连接,构成“异值与、或逻辑电路”。
参照图10,把多值运算的“标记”输出进行意义解析并结合运算需求给予全息无损分配和定形、定式、定连接的方法构成的“分形赋意乘法”电路。
参照图11,把多值运算的“标记”输出进行意义解析并结合运算需求给予全息无损分配和定形、定式、定连接的方法构成的“分形赋意加法”电路。
参照图12,把多值运算的“标记”输出进行意义解析并结合运算需求给予全息无损分配和定形、定式、定连接的方法构成的“分形赋意取大取小”电路。
参照图13,把多值运算的“标记”输出进行意义解析并结合运算需求给予全息无损分配和定形、定式、定连接的方法构成的“分形赋意算法”多功能输出电路。
Claims (7)
1.量化逻辑电路及其运算方法由量化赋值、逻辑运算、赋意分形,承意编译四步和四部分组成;由一个量化器或转换器组成第一部分,所述的第一部分第一步把模拟、模糊的信息或传统的二值逻辑信息转换或量化并赋值,量化赋值的信息是具有位置权重的位权信息,该位权信息可以直接是量化器或转换器的输出,也可以是专利申请“多值量化器的输出设计及赋值方法”所述的一组具有唯一高状态的其余为低状态的线或点组成;所述的第二部分第二步是逻辑运算部分,逻辑运算部分是把具有相同进位制的两组位权码的各权值二值的是a0,a1和b0,b1,三值的是a0,a1,a2和b0,b1,b2.......十值的是a0,a1,a2,a3,a4,a5,a6,a7,a8,a9,和b0,b1,b2,b3,b4,b5,b6,b7,b8,b9,依次类推,分别进行组合并和传统逻辑的逻辑门电路y00,y01,y02....ynn的输入进行连接组合,y00的输入端和位权值a0b0相接,y01的输入端和a0b1相接,y02的输和a0b2相接,依次类推直至ynn和anbn的输入端相接,n+1值是所采用的进位制,构成的″量化逻辑″主逻辑电路,主逻辑电路输出为“标记”a0b0,a0b1,...a1b0,a1b1...anbn。标记信息是一种记号,可以独立输出;所述的第三部分第三步是赋意分形部分,把主逻辑电路的标记输出在节点J处用分形、赋意、隔离的方式对“标记”信息进行解析并赋予所要执行运算规则和确定意义,用无效隔离的方法把不同的输出互相分离;所述的第四部分第四步是承意编译连接部分,承意编译连接是依据第一,第二,第三部分的设计意图把无效隔离后的输出信息连接到对应的输出线或点上,不同的运算有不同的连接,由此获得需要的逻辑、运算输出,输出一般是线或点,也可以是标准的位权输出。
2.根据权利要求1,所述的位权线及位权值及其量化赋值方法;异值逻辑运算方法;赋意分形方法;承意编译方法。
3.据权利要求1,所述的把多值运算的“标记”输出进行意义解析并结合运算需求给予全息无损分配和定形、定式、定连接和输出意义的方法构成的“分形赋意算法”。
4.根据权利要求1,把两个位权码的相同权值的组合a0,b0或a3,b3.....和传统逻辑电路的与逻辑门电路的输入端连接,构成“同值与逻辑电路”。
5.根据权利要求1,把两个位权码的不同权值的组合a0,b3或a3,b8.....和传统逻辑电路的与逻辑门电路的输入端连接,构成“异值与逻辑电路”。
6.根据权利要求1,把两个位权码的相同权值的组合a0,b0或a3,b3.....和传统逻辑电路的或逻辑门电路的输入端连接,构成“同值或逻辑电路”。
7.根据权利要求1,把两个位权码的不同权值的组合a0,b3或a3,b8....和传统逻辑电路的或逻辑门电路的输入端连接,构成“异值或逻辑电路”。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710023529.9A CN108270431A (zh) | 2017-01-03 | 2017-01-03 | 量化逻辑电路及其运算方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710023529.9A CN108270431A (zh) | 2017-01-03 | 2017-01-03 | 量化逻辑电路及其运算方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108270431A true CN108270431A (zh) | 2018-07-10 |
Family
ID=62771616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710023529.9A Pending CN108270431A (zh) | 2017-01-03 | 2017-01-03 | 量化逻辑电路及其运算方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108270431A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111431523A (zh) * | 2020-04-15 | 2020-07-17 | 联合华芯电子有限公司 | 多进制符号逻辑异或运算的实现电路、装置及方法 |
-
2017
- 2017-01-03 CN CN201710023529.9A patent/CN108270431A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111431523A (zh) * | 2020-04-15 | 2020-07-17 | 联合华芯电子有限公司 | 多进制符号逻辑异或运算的实现电路、装置及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Vinodh et al. | Development of decision support system for sustainability evaluation: a case study | |
Gorbenko et al. | The set of parameterized k-covers problem | |
CN107918639A (zh) | 基于电力大数据主变高峰负荷预测方法及数据仓库系统 | |
CN115374682B (zh) | 一种时空协同的高精度曲面建模方法和系统 | |
CN104574141A (zh) | 一种业务影响度分析方法 | |
CN104732087A (zh) | 基于gis的神经网络元胞自动机传染病传播模拟分析方法 | |
CN104899401A (zh) | 一种飞机研发流程与伴随知识的结合方法 | |
CN107491508A (zh) | 一种基于循环神经网络的数据库查询时间预测方法 | |
Fan et al. | Origin, spatial pattern, and evolution of urban system: Testing a hypothesis of “urban tree” | |
He et al. | Critical transmission sectors in embodied atmospheric mercury emission network in China | |
CN108270431A (zh) | 量化逻辑电路及其运算方法 | |
CN108268241A (zh) | 多进制算数运算器 | |
CN108268239A (zh) | 多进制运算器赋意分形算法电路 | |
Liao et al. | River environmental decision support system development for Suzhou Creek in Shanghai | |
CN115034812B (zh) | 基于大数据的钢铁行业销售量预测方法及装置 | |
CN108628578A (zh) | 量化逻辑之多值自激励量化寄存器 | |
CN108628586A (zh) | 量化逻辑之多值高稳定性幅权寄存器 | |
CN108628580A (zh) | 量化逻辑之多值位权变补器 | |
CN108631770A (zh) | 量化逻辑之多值幅权变补器 | |
CN108628579A (zh) | 量化逻辑之多值互激励量化寄存器 | |
CN108270433A (zh) | 多值量化器的输出设计及赋值方法 | |
CN108628582A (zh) | 量化逻辑之多值幅权位权兼容型量化器、变补器、寄存器 | |
CN108268240A (zh) | 多值寄存器 | |
CN108628585A (zh) | 量化逻辑之多值映射量化器 | |
CN108628583A (zh) | 量化逻辑之多值位权变送器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180710 |
|
RJ01 | Rejection of invention patent application after publication |