CN108631770A - 量化逻辑之多值幅权变补器 - Google Patents

量化逻辑之多值幅权变补器 Download PDF

Info

Publication number
CN108631770A
CN108631770A CN201710204969.4A CN201710204969A CN108631770A CN 108631770 A CN108631770 A CN 108631770A CN 201710204969 A CN201710204969 A CN 201710204969A CN 108631770 A CN108631770 A CN 108631770A
Authority
CN
China
Prior art keywords
quantizer
power
width
tactics
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710204969.4A
Other languages
English (en)
Inventor
胡五生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710204969.4A priority Critical patent/CN108631770A/zh
Publication of CN108631770A publication Critical patent/CN108631770A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

量化逻辑之多值幅权变补器是由一个n值位权量化器和一个n值幅权量化器组成,其特征在于:所述的n值位权量化器具有位权线W0,W1,W2,....Wn‑1,所述的n值幅权量化器具有位权线F0,F1,F2.......Fn‑1,所述的n值位权量化器和n值幅权量化器的0位权线W0和F0直接连接,所述的其它位权线按序号反转连接连接方式是:W1接Fn‑1,W2接Fn‑2,W3接Fn‑3......Wn‑1接F1,所述的n值位权量化器的幅权输入端做为变补器的输入端,所述的n值幅权量化器的幅权输出端做为变补器的输出端。

Description

量化逻辑之多值幅权变补器
技术领域
本发明涉及计算机技术领域,具体是实现多值计算机的基础硬件之一“量化逻辑之多值幅权变补器”
技术背景
迄今为止所有的计算机及其相关的数字系统都是二值的,多值计算尽管有很多优点,但因为没有支持多值运算的的关键硬件,故而发展极为缓慢,可以说多值计算机特别是十进制计算机的实现几乎为零,鉴于这种情况,本人已提出一种简单而有效的多值计算实施电路特别是十值计算的有效方法及用二值硬件实现多值特别是十值的加、减、乘,除的算术运算及其逻辑运算的关键电路,称其为“量化逻辑”及其电路,具体参见专利申请(201710023530.1201710023529.9201710023528.4201710024248.5201710024246.6201710024247.0),量化逻辑本身具有两种信息模式,一种是位权信息模式,一种是幅权信息模式,两种信息模式下的具体电路亦有较大差别,实际工作中则是位权信息和幅权信息互相转换各用所长,有关多值信息的数值运算依赖于位权信息,但是自然信息的表现大多是模拟信息,于是获取标准的位权和幅权信息将是电路走向实质应用的关键,况且幅权信息的多值存储方法也是我们所期望的。
发明内容
“量化逻辑”是用模拟信息量化后产生的标记信息做为算子进行逻辑运算,演绎,判断的逻辑系统
量化逻辑的简单理解
把连续、模糊、混沌信息量化后的标记值做为输入输出进行逻辑运算的方法就叫做量化逻辑,实现其运算的电路就叫做量化逻辑电路,于是量化逻辑电路的输入前置部分大多数是量化器或被量化了的权值线。后置输出部分为量化权值线或量化幅权线。
量化逻辑运用了二值逻辑和多值逻辑乃至模糊逻辑的基本思想,并且用简单有效的具有二值取向电路实现了多值及其模糊逻辑的关键电路,使得在逻辑原件只限于简单两种状态的情况下,同样组成多值及其模糊的逻辑运算电路,特别是量化逻辑的兼容性运算和量化寄存的方法从根本上解决了多值运算、寄存的难题,从而开辟了新一代计算设备的更新坦途。量化逻辑繁华多样的运算方法对人工智能的发展可提供有效的硬件支撑。
量化逻辑电路相对于二值逻辑电路来说,结构比较复杂,但我相信在超大规模集成电路技术的支持下,通过不断地努力可以实现性能超于二值计算设备的机器。
量化逻辑电路有两种电路实现方法,一种是以幅度权值做为输入输出信息进行运算的“幅权型量化逻辑电路”,另一种是用位置权重做为输入输出信息的“位权型量化逻辑电路”,
在实际运用中可以是“幅权型”,也可以是“位权型”,也可以是“混合型”。
位权型量化逻辑的数值表示方法
用一组在空间上并行排列的线或点的位置权重表示数值大小的方法叫做位权表示法,位权表示法具有如下属性:
1,空间并行排列线的数量和采用数值进位制相同,二进制数用两条线表示,三进制用三条线表示,...五进制用五条线表示,....十进制用十条线表示,N进制用N条线表示。
2,线上的电压为高电平有效,低电平或0电平均表示无效。反之亦然。
3,在任何时刻一组线中唯一只有一条线为高电平其余线被锁定为无效状态。
幅权型量化逻辑数值表示方法
1,幅权信息是把幅度信息量化成多个具有等差属性的孤立数值并用该值表示权重的幅度信息,把幅权值按大小排列即组成一个等差数列
2,幅权信息用其量化选择的数列最大项数表示进位制。
3,一般的自然数0,1,2,...是权重表示的最优选择
量化逻辑的基本特征是
1:量化逻辑首先是把逻辑“态”和信息“权”进行分离,逻辑的组合形态保证逻辑关系的完整正确,信息的权值依附在逻辑状态上而又不被逻辑状态约束限制,以充分展示信息丰富多彩的组合表现关系,这种方法实际上人们都在使用但是未能分离,例如:要捡拾某一模拟信息首先要检测有或无信息(逻辑检测),然后才评测度量信息幅权值。显然信息的有无是逻辑判断,而信息的量值则是数值度量,两者的意义是不同的。一旦信息显示“有”逻辑状态,即以完成逻辑运算,而之后的信息幅值的多彩变化不受逻辑状态“有”的限制。
2:采用“有”“无”信息标志进行运算,“有”“无”信息标志不同于二值信息的高、低信息,最明显的差别是二值信息取高低两逻辑符号0和1,0表示低,1表示高,而高低两种状态既是逻辑状态也是二进制数值信息,而量化逻辑用“有”和“无”表示逻辑状态,“有”和二值逻辑的高相对应显示该位有信息,从而表现其进位制数值权值,而“无”则显示该位没有信息,不显权值,在量化逻辑中信息0和1是表示信息权值而不是逻辑状态,0和1做为含权信息各有自己占用“权值线”或“幅度值”,当0位含权线变高表示有信息,显示该位有权值0.于是0位线变高则显示其信息权值为0,该位线变低时显示无信息。不显权值0,而不是传统意义上的零或低。
3:用幅度值和位置权表示信息值
用信息载体的幅度数值表示信息状态和权重值的方法我们叫幅权法,信息任一时刻的幅度数值就叫做幅权值,信息在一定时段的全体样本幅度权值的列表就叫做幅权码。
用信息载体的所在位置权重表示信息状态和数值大小的方法我们叫位权法,信息载体任一位置的权重就叫做位权值,把位权值按规定秩序排列组成的空间信息就叫做位权码。
4:量化逻辑不受逻辑关系的束缚故有丰富的运算关系和输出,可以是取大、取小、异值与、同值与、异值或、同值或、比较、加、减、乘、除,并列等很多输出方式,不同的输出方法确定逻辑电路的不同功能。同一电路的不同功能会给信息的评测判断提供高效多样的判定工具。
5:位权型量化逻辑的运算电路不需要专用的基础电路设计,用传统的逻辑电路即可简单、有效、可靠的实现多值逻辑运算和多进制算数运算,特别是易于模块化的电路架构特别适宜于当今大规模集成电路的实施。
6:幅权型量化逻辑电路需要基础电路的设计,故此产生一系列与二值逻辑完全不同的基础性电路。
本件发明量化逻辑之多值幅权变补器是对幅权信息进行变补运算的多值逻辑器件。
量化逻辑之多值幅权变补器是由一个n值位权量化器和一个n值幅权量化器组成,其特征在于:所述的n值位权量化器具有位权线W0,W1,W2,....Wn-1,所述的n值幅权量化器具有位权线F0,F1,F2.......Fn-1,所述的n值位权量化器和n值幅权量化器的0位权线W0和F0直接连接,所述的其它位权线按序号反转连接连接方式是:W1接Fn-1,W2接Fn-2,W3接Fn-3......Wn-1接F1,所述的n值位权量化器的幅权输入端做为变补器的输入端,所述的n值幅权量化器的幅权输出端做为变补器的输出端。
所述的不同权值的位权量化器和幅权量化器组成三值幅权变补器,四值幅权变补器,五值幅权变补器,六值幅权变补器,七值幅权变补器,八值幅权变补器,九值幅权变补器,十值幅权变补器,N值幅权变补器。
本件申请所涉及的位权量化器是指申请:
(1)“量化逻辑之多值高抗噪位权量化器”
(2)“量化逻辑之多值普适位权量化器”
(3)“量化逻辑之多值调宽型位权量化器”
所述的电路。
本件申请所涉及的幅权量化器是指申请:
(1)“量化逻辑之多值高抗噪幅权量化器”
(2)“量化逻辑之多值普适幅权量化器”
(3)“量化逻辑之多值调宽型幅权量化器”
所述的电路。
附图说明
图1是位权量化器和幅权量化器的符号
图2是幅权变补器的组成方法
图3是三值四值幅权变补器的连接图
图4是五值六值幅权变补器的连接图
图5是七值八值幅权变补器的连接图
图6是九值十值幅权变补器的连接图
图7是幅权变补器示意符号
图8是各申请文件中使用的符号说明图,主要说明符号的意义和出自的具体申请文件以及符号所对应的具体电路。
实施方式
参照图3,用一个三值位权量化器,一个三值幅权量化器连接组成三值幅权变补器;三值位权量化器具有位权线W0,W1,W2,三值幅权量化器具有位权线F0,F1,F2,把三值位权量化器和三值幅权量化器的0位权线W0和F0直接连接,其它位权线按序号反转连接,连接方式是:W1接F2,W2接F1,把三值位权量化器的幅权输入端做为变补器的输入端,把三值幅权量化器的幅权输出端做为变补器的输出端。
参照图3,用一个四值位权量化器,一个四值幅权量化器连接组成四值幅权变补器;四值位权量化器具有位权线W0,W1,W2,W3,,四值幅权量化器具有位权线F0,F1,F2,F3,把,四值位权量化器和四值幅权量化器的0位权线W0和F0直接连接,其它位权线按序号反转连接,连接方式是:W1接F3,W2接F2,W3接F1把三值位权量化器的幅权输入端做为变补器的输入端,把三值幅权量化器的幅权输出端做为变补器的输出端。
参照图4,用一个五值位权量化器,一个五值幅权量化器连接组成五值幅权变补器;五值位权量化器具有位权线W0,W1,W2,W3,W4,,五值幅权量化器具有位权线F0,F1,F2,F3,F4,把,五值位权量化器和五值幅权量化器的0位权线W0和F0直接连接,其它位权线按序号反转连接,连接方式是:W1接F4,W2接F3,W3接F2,W4接F1,把,五值位权量化器的幅权输入端做为变补器的输入端,把五值幅权量化器的幅权输出端做为变补器的输出端。
.................
参照图6,用一个十值位权量化器,一个是值幅权量化器连接组成十值幅权变补器;十值位权量化器具有位权线W0,W1,W2,W4,W5,W6,W7,W8,W9,,十值幅权量化器具有位权线F0,F1,F2,F3,F4,F5,F6,F7,F8,F9,把,十值位权量化器和十值幅权量化器的0位权线W0和F0直接连接,其它位权线按序号反转连接,连接方式是:W1接F9,W2接F8,W3接F7,W4接F6,W5接F5,W6接F4,W7接F3,W8接F2,W9接F1,把十值位权量化器的幅权输入端做为变补器的输入端,把十值幅权量化器的幅权输出端做为变补器的输出端。

Claims (2)

1.量化逻辑之多值幅权变补器是由一个n值位权量化器和一个n值幅权量化器组成,其特征在于:所述的n值位权量化器具有位权线W0,W1,W2,....Wn-1,所述的n值幅权量化器具有位权线F0,F1,F2.......Fn-1,所述的n值位权量化器和n值幅权量化器的0位权线W0和F0直接连接,所述的其它位权线按序号反转连接连接方式是:W1接Fn-1,W2接Fn-2,W3接Fn-3......Wn-1接F1,所述的n值位权量化器的幅权输入端做为变补器的输入端,所述的n值幅权量化器的幅权输出端做为变补器的输出端。
2.根据权利要求1,其特征在于:所述的不同权值的位权量化器和幅权量化器组成三值幅权变补器,四值幅权变补器,五值幅权变补器,六值幅权变补器,七值幅权变补器,八值幅权变补器,九值幅权变补器,十值幅权变补器,N值幅权变补器。
CN201710204969.4A 2017-03-24 2017-03-24 量化逻辑之多值幅权变补器 Pending CN108631770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710204969.4A CN108631770A (zh) 2017-03-24 2017-03-24 量化逻辑之多值幅权变补器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710204969.4A CN108631770A (zh) 2017-03-24 2017-03-24 量化逻辑之多值幅权变补器

Publications (1)

Publication Number Publication Date
CN108631770A true CN108631770A (zh) 2018-10-09

Family

ID=63707973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710204969.4A Pending CN108631770A (zh) 2017-03-24 2017-03-24 量化逻辑之多值幅权变补器

Country Status (1)

Country Link
CN (1) CN108631770A (zh)

Similar Documents

Publication Publication Date Title
Estrella-Balderrama et al. Simultaneous geometric graph embeddings
Stewart Sums of distinct divisors
CN103729557A (zh) 基于psd-bpa的静态n-x批处理方法
CN109446205A (zh) 判断数据状态的装置和方法以及数据更新的装置和方法
CN104657481A (zh) 一种存储、查询数据的方法及装置
CN108268241A (zh) 多进制算数运算器
CN108631770A (zh) 量化逻辑之多值幅权变补器
CN108628580A (zh) 量化逻辑之多值位权变补器
CN108270431A (zh) 量化逻辑电路及其运算方法
CN108628582A (zh) 量化逻辑之多值幅权位权兼容型量化器、变补器、寄存器
CN108628579A (zh) 量化逻辑之多值互激励量化寄存器
CN108628578A (zh) 量化逻辑之多值自激励量化寄存器
CN108628583A (zh) 量化逻辑之多值位权变送器
CN108628586A (zh) 量化逻辑之多值高稳定性幅权寄存器
CN108268239A (zh) 多进制运算器赋意分形算法电路
CN108628585A (zh) 量化逻辑之多值映射量化器
Morgado et al. Multifractal magnetization on hierarchical lattices
CN108628576A (zh) 量化逻辑之多值高抗噪幅权量化器
CN108270433A (zh) 多值量化器的输出设计及赋值方法
CN108628574A (zh) 量化逻辑之多值调宽型幅权量化器
CN108628587A (zh) 量化逻辑之多值普适幅权量化器
CN108628581A (zh) 量化逻辑之多值高抗噪位权量化器
CN109725877A (zh) 量化逻辑之多进制算术运算器赋意分形集成单元电路
CN108268240A (zh) 多值寄存器
CN108628577A (zh) 量化逻辑之多值调宽型位权量化器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination