CN2886922Y - 射频信号收发机芯片中的可编程频率综合器 - Google Patents

Abstract

本实用新型涉及一种用于射频信号收发机芯片中的可编程频率综合器，一压控振荡器产生本地振荡信号，信号频率受控制电压控制；将压控振荡器所产生本地振荡信号分频，产生内部时钟信号，其分频比受控制信号控制；鉴频鉴相器及电荷泵模块，对内部时钟信号与外部输入参考时钟信号频率与相位进行比较，控制电荷泵对压控振荡器调节控制电压；环路滤波器，滤除压控振荡器控制电压信号中高频部分，应用于不同领域，具有结构新颖，易于实现特点，有很好的社会和经济效益。

Description

射频信号收发机芯片中的可编程频率综合器

技术领域

本实用新型涉及一种用于射频信号收发机芯片中的可编程频率综合器，特别适用于全球定位系统接收机中应用的单片集成射频芯片。

背景技术

射频信号接收机芯片的主要作用是将射频输入信号下变频到中频范围，并将其采样为数字信号。下变频的过程中需要芯片提供载频频点上的本地振荡信号，频率综合器的作用就是利用晶振电路输入的精确中频时钟信号，通过电荷泵锁相环电路产生混频过程中所需的高频本地振荡信号。锁相环电路包括分频器(DIV)，鉴频鉴相器(PFD)，电荷泵(CP)，环路滤波器(LPF)，压控振荡器(VCO)等几个主要模块。目前采用的锁相环电路中的分频器的分频比和外部输入参考时钟信号的频率都是固定的，存在无法根据应用领域的改变而改变和具有局限性等缺陷。

发明内容

本实用新型的目的是为了克服射频信号接收机芯片适用于不同领域时，需要重新设计频率综合器的不足，提供一种可在不同的外部输入参考时钟频率下输出所需频率的本地振荡信号的射频信号收发机芯片中的可编程频率综合器。

本实用新型的技术方案是这样解决的：可编程频率综合器包含：

一压控振荡器，其产生本地振荡信号，信号频率受控制电压控制；及

一可编程分频器，其将压控振荡器所产生的本地振荡信号分频，产生一个内部时钟信号，其分频比受控制信号控制；及

一鉴频鉴相器及电荷泵模块，其对内部时钟信号与外部输入参考时钟信号的频率与相位进行比较，从而控制电荷泵对压控振荡器调节控制电压；

一环路滤波器，滤除压控振荡器的控制电压信号中的高频部分；

鉴频鉴相器的输出信号分两路分别进入电荷泵，电荷泵的输出信号进入低通滤波器，低通滤波器的输出信号进入压控振荡器，压控振荡器的输出信号为本地振荡信号，本地振荡信号进入可编程分频器，可编程分频器输出内部时钟信号，外部输入参考时钟信号、内部时钟信号进入鉴频鉴相器。

当锁相环系统锁定时，本地振荡信号的频率f_out由外部输入参考信号频率f_in和分频器的分频比N决定：

                        f_out＝N×f_in

提供一种分频比可控制的可编程分频器，使N可由f_in的不同而改变，应用于频率综合器中使其达到可编程的目的。可编程分频器分为可编程预分频器和可变成后分频器两部分，其中可编程分频器采用bipolar工艺电路实现，对频率较高(1GHz以上)的本地振荡信号进行预分频，产生过渡信号；可变成后分频器采用cmos工艺电路实现，对频率较低(1GHz以下)的过渡信号进行后分频，产生内部时钟信号，供鉴频鉴相器与外部输入参考时钟信号比较频率与相位。

本发明的有益效果是为提供一种可编程的频率综合器，可在不同的外部输入参考时钟频率下输出所需频率的本地振荡信号，从而使得射频芯片可适用于不同参考时钟信号频率，应用于不同领域，具有结构简单，易于实现的特点，有很好的社会和经济效益。

附图说明

图1为本实用新型可编程频率综合器整体结构示意框图；

图2为图1中可编程分频器整体结构示意框图；

图3为图2中的可编程预分频器的电路原理图；

图4为图2的的可编程后分频器的逻辑原理图；

图5为图1的鉴频鉴相器电路原理图；

图6为图1的电荷泵电路原理图；

图7为图1的环路滤波器电路原理图；

图8为图1的压控振荡器电路原理图。

具体实施方式

附图为本发明的实施例

下面结合附图对本发明的发明内容作进一步说明：

参照图1所示，锁相环的原理是使压控振荡器4输出时钟经过可编程分频器5分频后得到的内部时钟信号7与锁相环外部输入参考时钟信号8保持一定的相位关系。内部时钟信号7的相位不一定与锁相环外部输入参考时钟信号8的相位完全相等，但只要二者的相位差恒定，两个信号必然有相同的频率。在锁相环系统中，鉴频鉴相器1的作用是鉴别两个输入信号的相位差，并将此相位差的信息转换为电压脉冲信号，电荷泵2受这个电压脉冲信号的控制对低通滤波器3进行充电或者放电，从而控制低通滤波器3的输出电压即压控振荡器4的控制电压达到调节压控振荡器4输出信号即本地振荡信号6频率的目的。当锁相环系统锁定时，本地振荡信号6的频率f_out由外部输入参考信号8频率f_in和可编程分频器5的分频比N决定：

                         f_out＝N×f_in

本设计新型就是采用bicmos工艺设计了一款分频比可控制的分频器，使N可由f_in的不同而改变，应用于频率综合器中使其达到可编程的目的。即在不同的f_in下，能够输出相同的f_out。

图2所示为分频比可控制的可编程分频器5的结构框图。压控振荡器4输出信号首先进入可编程预分频器9，可编程预分频器9对频率1GHz以上的压控振荡器4输出信号进行预分频，其分频比由3位二进制的预分频比控制信号12控制，分频比范围在1到8之间，输出为频率1GHz以下的过渡信号11。过渡信号11进入可编程后分频器10，可编程后分频器11对过渡信号11进行后分频，其分频比由8位二进制的后分频比控制信号13控制，分频比范围在1到256之间，输出为内部时钟信号7。

图3所示为可编程预分频器的电路原理图。图中INPUT为压控振荡器输出信号输入端，OUTPUT为过渡信号输出端，Vcon为预分频比控制信号12一输入端，A、B、C分别为3个控制信号位，其中A、B、C控制信号位的一端依次分别连接在三极管Q1、Q2、Q3的基极上，三极管Q1的集电极分别与三极管Q2、Q3的集电极并联，三极管Q1、Q2、Q3的发射极与三极管Q4、Q5的发射极并联，三极管Q1、Q2、Q3、Q4的集电极并联在电阻R1的一端，电阻R1的另一端分两路，其一路与电源VCC相连，另一路依次分别与电阻R2、R3、R4、R5的一端相连，三极管Q4的基极与三极管Q9的基极相连，三极管Q6、Q7、Q8的集电极并联在三极管Q9的集电极上，三极管Q6、Q7、Q8的发射极并联在三极管Q9的发射极上，三极管Q6、Q7、Q8的基极分别连接在控制信号位A、B、C上，三极管Q6、Q7、Q8的集电极分别连接在Q5的基极和Q9的集电极上，电阻R2、R3、R4、R5的另一端分别连接在三极管Q5、Q9、Q12、Q13的集电极上，三极管Q5的集电极分别与三极管Q10的集电极、Q12的基极相连接，其中三极管Q10、Q11的基极交叉连接在集电极上，两发射极串联接入三极管Q19的集电极上，三极管Q12、Q13两发射极串联接入三极管Q20的集电极上，三极管Q14、Q15两发射极串联接入三极管Q21的集电极上，三极管Q20、Q21两发射极串联接入三极管Q22的集电极上，三极管Q14、Q15的基极交叉连接在集电极上，电阻R4与三极管Q12之节点连接在过渡信号输出端OUTPUT上，预分频比控制信号12输入端Vcon分两路分别连接在反向器inv1的输入端和三极管Q16、Q21的基极上，反向器inv1的输出端与三极管Q19、Q20的基极相连，三极管Q16、Q19两发射极串联接入三极管Q17的集电极上，三极管Q17、Q18、Q22基极串联连接，其发射极依次串联连接有电阻R6、R7、R8，各电阻另一端接地，三极管Q17基极与电阻R6之间并联连接电压源V1，三极管Q17、Q18、Q22的集电极分别与三极管Q16、Q9、Q21的发射极并联连接。

图4所示为可编程后分频器的电路原理图，图中INPUT为过渡信号输入端，OUTPUT为内部时钟信号7输出端，D0、D1、D2、D3、D4、D5、D6、D7为后分频比控制信号13的8个信号位的输入端，其中后分频比控制信号13的输入端D0、D1接入D触发器Dff7 1、2脚，D触发器Dff7的5脚与D触发器Dff8的2脚连接，D触发器Dff8的3脚输出端分两路分别与反向器inv2输入端和D触发器Dff9的1脚连接，反向器inv2输出端分别与D触发器Dff1、D触发器Dff2、D触发器Dff3、D触发器Dff4、D触发器Dff5、D触发器Dff6的3脚并联连接，D触发器Dff1的5脚与D触发器Dff2、D触发器Dff3、D触发器Dff4、D触发器Dff5、D触发器Dff6的5脚并联连接，D触发器Dff1的4脚与D触发器Dff2、D触发器Dff3、D触发器Dff4、D触发器Dff5、D触发器Dff6的4脚依次与后分频比控制信号的6个信号位的输入端D2、D3、D4、D5、D6、D7并联连接，D触发器Dff2、D触发器Dff3、D触发器Dff5、D触发器Dff6的6脚均悬空，D触发器Dff1的1脚与6脚连接后再接入或非门nor3的2脚，D触发器Dff1的2脚分别与或门or4、or5、与非门nand9的2脚连接，或门or4、or5、与非门nand9、或非门nor3的3脚接入D触发器Dff2的2脚，或门or4的4脚并联接入或非门nor3的4脚、与非门nand5的3脚、D触发器Dff3的2脚，或门or5、与非门nand9的1脚分别接入与非门nand13的2、3脚，与非门nand13的1脚接入D触发器Dff2的脚，与非门nand13的2又与与非门nand5的2脚连接，与非门nand5的1脚与与非门nand1的2脚连接，与非门nand1的1脚与D触发器Dff3的1脚连接，与非门nand1的3脚分别与或门or4的1脚、与非门nand6、或门or3、与非门nand7、或非门nor4、与非门nand8、或非门nor1的2脚并联连接，与非门nand2的2脚与与非门nand6的1脚连接，与非门nand2的1脚与D触发器Dff4的1脚连接，与非门nand2的3脚与或门or3的1脚连接，或门or3的3脚与D触发器Dff4的2脚连接，D触发器Dff4的6脚与反向器inv3输入端连接、其输出端分两路分别与与非门nand10、或门or6、与非门nand11、或非门nor2的2脚连接，与非门nand7的1脚与与非门nand3的2脚连接，与非门nand3的1脚与或门or1的2脚连接，或门or1的1脚D触发器Dff5的1脚连接，与非门nand3的3脚与与非门nand10的1脚连接，与非门nand7的3脚分别与与非门nand10、或门or6、或非门nor2的3脚、与非门nand11的2脚连接，或门or1的3脚与或非门nor4的1脚连接，或非门nor4的3脚与或门or6的1脚连接，与非门nand8的1脚与与非门nand4的2脚连接，与非门nand4的3脚与与非门nand11的1脚连接，与非门nand4的4脚与与非门nand12的1脚连接，与非门nand4的1脚与或门or2的2脚连接，或门or2的1脚与D触发器Dff6的1脚连接，或门or2的3脚与或非门nor1的1脚连接，或非门nor1的3脚与反向器inv4输出端连接，反向器inv4输入端分两路与或非门nor2的1脚、与门and1的3脚连接，与门and1的1脚与D触发器Dff9的2脚连接，D触发器Dff9的4脚与缓冲器buf1的输入端连接，其输出端与内部时钟信号输出端连接，D触发器Dff9的5脚与反向器inv5的输入端连接。

图5为图1的鉴频鉴相器(PFD)的电路原理图，图中CLK_ext为外部输入参考信号8输入端，CLK_int内部时钟信号7输入端，UP为电荷泵2充电信号输出端，DOWN为电荷泵2放电信号输出端，D触发器Dff10的1、2、8脚分别与D触发器Dff11的1、2、8脚、与非门nand14的3脚相连，D触发器Dff10的3脚与反向器inv6的输入端连接，反向器inv6的输出端与电荷泵充电信号输出端UP连接，D触发器Dff10的4脚与或非门nor4的2脚连接，或非门nor4的1脚与非门nand14的2脚相连，与非门nand14的1脚分两路与D触发器Dff10、D触发器Dff11的5脚连接，或非门nor4的3脚与D触发器Dff11的4脚连接，D触发器Dff10的7脚与外部输入参考信号输入端CLK_ext连接，D触发器Dff11的7脚与内部时钟信号输入端CLK_int连接，D触发器Dff10、D触发器Dff11的6脚接地，D触发器Dff11的3脚接入电荷泵2放电信号输出端DOWN。

图6为图1的电荷泵(CP)的电路原理图，图中UP为电荷泵2充电信号输入端，DOWN为电荷泵2放电信号输入端，OUTPUT为电荷泵2电压输出端，电荷泵2充电信号输入端与场效应管M1一端连接，场效应管M1另两端分别接入电源Vcc和场效应管M2的一端，场效应管M2的另两端分别接入电压源V2和场效应管M3的一端，场效应管M3的另两端分别接入电压源V3和场效应管M4的一端，场效应管M4的另两端分别接入电荷泵2放电信号输入端DOWN和接地，电压源V2、电压源V3的另一端接地。

图7为图1的环路滤波器3的电路原理图，图中INPUT为电荷泵2电压输入端，OUTPUT为本地振荡信号6频率控制信号输出端，电荷泵2电压输入端INPUT与本地振荡信号6频率控制信号输出端OUTPUT串联连接，其中两个节点上分别串并连有电阻R9、电容C1、电容C2，电容C1、电容C2的另一端接地。

图8为图1的压控振荡器4的电路原理图，其中Vtune为本地振荡信号6频率控制信号输入端，OUTPUT为本地振荡信号6输出端，电源Vcc一端分两路，其中一路依次分别与电流源i1、电阻R10一端连接，电阻R10另一端分两路，其中一路接入电阻R13、R14的一端，另一端与电阻R12一端连接，电阻R12另一端分两路，其中一路接地，另一端分别与电阻R17、R18、R19、R20、R21、R22、R23、R24、R25、R26、电容C7、C8、C9、C10的一端连接，电容C7、C8的另一端分别与电阻R13、R14、R15、R16的一端连接，电容C3、C4、C5、C6、Ct1、Ct2、Ct3、Ct4串接后并联接入电感L1、电容C11、电阻R16的一端和三极管Q35基极、三极管Q24基极、三极管Q23集电极上，三极管Q23的发射极分别接入三极管Q33、Q34集电极上，三极管Q33、Q34的发射极分别接入电阻R17、R18的另一端，三极管Q33、Q34的基极串接并分别接入三极管Q24、Q25的发射极、Q26的基极和电阻R19的另一端，电源Vcc另一端依次分别连接电感L1、L2、电流源i2、i3的一端和三极管Q25、Q35、Q36、Q37、Q31的集电极，电感L2的另一端依次并联连接在电容C4、C6、三极管Q36的基极、Q24的集电极，三极管Q27、Q29的两集电极相连，三极管Q35、Q36的发射极分别与三极管Q28、Q29的集电极相连接，三极管Q35的发射极与Q28、Q30的集电极相连接，三极管Q27、Q28、Q29、Q30、Q30、Q31、Q32的发射极分别与电阻R21、R22、R23、R24、R25、R26的另一端连接，三极管Q27、Q28、Q29、Q30、Q30、Q31、Q32的基极相互串联连接，三极管Q35、Q36的发射极分别还与本地振荡信号输出端OUTPUT的正负极连接，电流源i3的另一端分别连接在三极管Q31的基极、三极管Q32的集电极、电容C10的另一端上。

本发明产品应用于全球定位系统接收机射频芯片HXM001RF中，采用0.35微米锗硅工艺设计生产，并测试成功。

Claims (3)

1、一种射频信号收发机芯片中的可编程频率综合器，其特征在于包含：

一压控振荡器(4)，其产生本地振荡信号(6)，信号频率受控制电压控制；及

一可编程分频器(5)，其将压控振荡器所产生的本地振荡信号(6)分频，产生一个内部时钟信号(7)，其分频比受控制信号控制；及

一鉴频鉴相器(1)及电荷泵(2)模块，其对内部时钟信号(7)与外部输入参考时钟信号(8)的频率与相位进行比较，从而控制电荷泵(2)对压控振荡器(4)调节的控制电压进行调节；

一环路滤波器(3)，其作用是滤除压控振荡器(4)的控制电压信号中的高频部分；

鉴频鉴相器(1)的输出信号分两路分别进入电荷泵(2)，电荷泵(2)的输出信号进入低通滤波器(3)，低通滤波器(3)的输出信号进入压控振荡器(4)，压控振荡器(4)的输出信号为本地振荡信号(6)，本地振荡信号(6)进入可编程分频器(5)，可编程分频器(5)输出内部时钟信号(6)，外部输入参考时钟信号(8)、内部时钟信号(7)进入鉴频鉴相器(1)。

2、根据权利要求1所述的射频信号收发机芯片中的可编程频率综合器，其特征在于所说的可编程分频器(5)、可编程预分频器(9)接收预分频比控制信号(12)对本地振荡信号(6)进行预分频，并输出过渡信号(11)，过渡信号(11)进入可编程后分频器(10)，可编程后分频器(10)接收后分频比控制信号(13)并输出内部时钟信号(7)。

3、根据权利要求1所述的射频信号收发机芯片中的可编程频率综合器，电荷泵(2)模块，其特征在于所说的电荷泵(2)模块受电压脉冲信号的控制对低通滤波器(3)进行充电或者放电。

Images