CN2711900Y - 针格阵列电气封装体及其载板 - Google Patents
针格阵列电气封装体及其载板 Download PDFInfo
- Publication number
- CN2711900Y CN2711900Y CN 200420067035 CN200420067035U CN2711900Y CN 2711900 Y CN2711900 Y CN 2711900Y CN 200420067035 CN200420067035 CN 200420067035 CN 200420067035 U CN200420067035 U CN 200420067035U CN 2711900 Y CN2711900 Y CN 2711900Y
- Authority
- CN
- China
- Prior art keywords
- stitch
- lattice array
- electric
- substrate
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型是关于一种针格阵列电气封装体及其载板。该针格阵列电气封装载板，至少包含一基板、多个针脚接合垫、多个焊料层、多个针脚及一固定层，其中这些针脚接合垫是配置于基板的一表面，而这些针脚的一端是经由这些焊料层之一而连接至对应的针脚接合垫。固定层是配置于基板的表面，以覆盖这些焊料层以及这些针脚的局部侧面。当这些焊料层在高工作温度下熔化时，此固定层可将这些针脚分别固着于这些针脚接合垫。本实用新型的针格阵列电气封装体，可以维持其制作良率，从而更加适于实用。本实用新型的针格阵列电气封装体载板，适用于作为一针格阵列电气封装体，可以维持针格阵列电气封装体的制作良率。
Description
技术领域
本实用新型涉及一种线路载板，特别是涉及一种适用于作为一针格阵列(Pin Grid Array，PGA)电气封装体及其载板。
背景技术
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在电路布设(circuit layout)方面，线路载板(circuitcarrier)是经常使用的元件，此线路载板例如是印刷电路板(PCB)或芯片载板(chip carrier，其中芯片即晶片，以下均称为芯片)等。常见的线路载板主要是由多层图案化线路层及多层介电层交替叠合所构成，其中介电层配置于任二相邻的图案化线路层之间，而这些图案化线路层可藉由贯穿这些介电层的多个镀通孔(Plated Through Hole，PTH)或多个导电孔(via)而彼此电性连接。由于线路载板具有布线细密、组装紧凑以及性能良好等优点，因此线路载板已广泛地应用于各种封装型态的电气封装体(electricalpackage)，例如球格阵列(Ball Grid Array，BGA)或针格阵列(PGA)的电气封装体。
请参阅图1所示，是现有习知的一种覆晶(Flip Chip，FC)/针格阵列(PGA)的电气封装体，采用表面焊接形式的针脚(SMT Pinning)示意图。该覆晶/针格阵列(FC/PGA)的电气封装体包括一线路载板100及一芯片180。线路载板100包含一基板110、多个针脚接合垫120(图中仅绘示其一)、一防焊层140、多个针脚150(图中仅绘示其一)及多个焊料层160(图中仅绘示其一)。这些针脚接合垫120是配置于基板110的表面112。防焊层140是配置于基板110的表面112，并具有多个防焊开口140a(图中仅绘示其一)，其分别暴露出这些针脚接合垫120(图中仅绘示其一)。这些针脚150的一端是分别经由这些焊料层160而连接这些针脚接合垫120。此外，芯片180是藉由多个凸块(bump)170而电性及机械性连接至基板110的表面114，而一底胶(underfill)190则填入于芯片180与基板110之间。
表面黏着技术(Surface Mount Technology，SMT)经常使用焊料来连接两电子元件。在焊料的材质的选择上，由于锡/铅合金具有良好的焊接特性，使得目前最常见的焊料的材质均采用锡/铅合金。然而，就目前全球环境保护的考量而言，许多国家已经倾向立法来禁止含铅焊料(即锡/铅合金)的使用，因而逐渐发展出无铅焊料(lead free solder)。值得注意是，目前发展出的无铅焊料的回焊温度仍高于含铅焊料(即锡/铅合金)的回焊温度，这将会冲击到应用表面黏着技术的电子元件的可靠度。
请继续参阅图1所示，当这些凸块170的材质采用无铅焊料，并且这些将针脚150固着于针脚接合垫120的焊料层160亦采用无铅焊料时，为了熔融这些凸块170或其底部的预焊料(pre-solder)，回焊温度通常会设定在大约摄氏260度左右，然而，此回焊温度亦将高于这些焊料层160的熔点。因此，当回焊这些凸块170(或其底部的预焊料)时，这些焊料层160便会被同时熔化而无法将这些针脚150分别固着于这些针脚接合垫120，在失去了这些焊料层160的固定作用之下，造成这些针脚150容易产生偏移或偏斜，进而导致电气封装体的制作良率降低。
由此可见，上述现有的电气封装体及其载板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决电气封装体及其载板存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有电气封装体及其载板存在的缺陷，本设计人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理运用，积极加以研究创新，以期创设一种新型结构的针格阵列电气封装体及其载板，能够改进一般现有的电气封装体及其载板，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本实用新型。
发明内容
本实用新型的目的在于，克服现有的电气封装体存在的缺陷，而提供一种新型结构的针格阵列电气封装体，所要解决的技术问题是使其可以维持其制作良率，从而更加适于实用。
本实用新型的另一目的在于，克服现有的电气封装载板存在的缺陷，提供一种新型结构的针格阵列电气封装体载板，所要解决的技术问题是使其适用于作为一针格阵列电气封装体，，以维持针格阵列电气封装体的制作良率，从而更加适于实用。
本实用新型的目的及解决其技术问题是采用以下的技术方案来实现的。依据本实用新型提出的一种针格阵列(Pin Grid Array，PGA)电气封装体，其至少包括：一针格阵列电气封装载板，至少包括：一基板，具有一第一表面与一第二表面；至少一针脚接合垫，配置于该基板的该第一表面；至少一防焊层，配置于该基板的该第一表面，以暴露出至少局部的该针脚接合垫；至少一焊料层，配置于该针脚接合垫上；至少一针脚，其一端是经由该焊料层而连接至该针脚接合垫；及至少一固定层，配置于该防焊层上，并覆盖该焊料层以及该针脚的局部的侧面；以及至少一电子元件，配置于该基板的该第一表面或第二表面，且该电子元件是电性连接至该针格阵列电气封装载板。
本实用新型的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的针格阵列电气封装体，其中所述的针格阵列电气封装载板更包括至少一电极接合垫，配置于该基板的该第一表面，其中该防焊层暴露出至少局部的该电极接合垫，且该电子元件是连接至该电极接合垫上。
前述的针格阵列电气封装体，其中所述的针格阵列电气封装载板更包括一图案化阻障层，配置于该防焊层上，而该图案化阻障层暴露出该基板的该第一表面的一第一区域及一第二区域，其中该针脚接合垫是位于该第一区域内，且该电极接合垫是不位于该第一区域内，但位于该第二区域内，而该固定层是位于该基板的该第一表面的该第一区域内。
前述的针格阵列电气封装体，其中所述的固定层的材质包括环氧树脂(epoxy resin)。
前述的针格阵列电气封装体，其中所述的电子元件电性连接至该针格阵列电气封装载板的方式包括一覆晶(Flip Chip)接合及一打线接合(WireBonding)的其中之一。
本实用新型的目的及解决其技术问题还采用以下技术方案来实现。依据本实用新型提出的一种针格阵列电气封装载板，适用于一针格阵列(PinGrid Array，PGA)电气封装体，该针格阵列电气封装载板至少包括：一基板，具有一表面；至少一针脚接合垫，配置于该基板的该表面；至少一防焊层，配置于该基板的该表面，以暴露出至少局部的该针脚接合垫；至少一焊料层，配置于该针脚接合垫上；至少一针脚，其一端是经由该焊料层而连接至该针脚接合垫；以及一固定层，配置于该防焊层上，并覆盖该焊料层以及该针脚的局部的侧面。
本实用新型的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的针格阵列电气封装载板，更包括至少一电极接合垫，配置于该基板的该表面，其中该防焊层暴露出至少局部的该电极接合垫。
前述的针格阵列电气封装载板，更包括一图案化阻障层，配置于该防焊层上，而该图案化阻障层暴露出该基板的该表面的一第一区域及一第二区域，其中该针脚接合垫是位于该第一区域内，且该电极接合垫是不位于该第一区域内，但位于该第二区域内，而该固定层是位于该基板的该表面的该第一区域内。
前述的针格阵列电气封装载板，其中所述的固定层的材质包括环氧树脂(epoxy resin)。
前述的针格阵列电气封装载板，其中所述的焊料层的材质包括含铅焊料与无铅焊料的其中之一。
本实用新型与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本实用新型的主要技术内容如下：
本实用新型提出一种针格阵列电气封装体，至少包含一针格阵列电气封装载板与一电子元件，其中此针格阵列电气封装载板至少包含一基板、多个针脚接合垫、一防焊层、多个焊料层、多个针脚以及一固定层，其中这些针脚接合垫是配置于基板的一表面。防焊层是配置于基板的此表面，以暴露出至少局部的这些针脚接合垫。这些焊料层是配置于这些针脚接合垫上，而这些针脚的一端是分别经由这些焊料层而连接至这些针脚接合垫。此固定层是配置于防焊层上，并覆盖这些焊料层以及这些针脚的局部的侧面。另外，电子元件是配置于基板的此表面或另一表面，且此电子元件是电性连接至此针格阵列电气封装载板。
为达本实用新型的上述目的，本实用新型另提出一种针格阵列电气封装载板，适用于一针格阵列电气封装体，此针格阵列电气封装载板至少包含一基板、多个针脚接合垫、一防焊层、多个焊料层、多个针脚及一固定层，其中这些针脚接合垫是配置于基板的一表面。防焊层是配置于基板的此表面，以暴露出至少局部的这些针脚接合垫。这些焊料层是配置于这些针脚接合垫上，而这些针脚的一端是分别经由这些焊料层而连接至这些针脚接合垫。固定层是配置于防焊层上，并覆盖这些焊料层以及这些针脚的局部的侧面。
借由上述技术方案，本实用新型至少具有下列优点：就本实用新型的针格阵列电气封装体及其载板而言，由于额外地将一固定层形成于基板的表面，并覆盖这些焊料层及这些针脚的局部侧面，所以当针格阵列电气封装载板的加工温度(例如回焊温度)或工作温度高于这些焊料层的熔点时，这些焊料层虽会熔化而无法将这些针脚分别固着至这些针脚接合垫。然而，由于额外形成的固定层可将这些针脚分别固着至这些针脚接合垫，所以此固定层可以避免这些针脚产生偏移或偏斜，进而可以维持采用此线路基板的针格阵列电气封装体的制作良率。
综上所述，本实用新型特殊的针格阵列电气封装体，可以维持其制作良率，从而更加适于实用。本实用新型的针格阵列电气封装体载板，适用于作为一针格阵列电气封装体，可以维持针格阵列电气封装体的制作良率。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大改进，在技术上有较大进步，并产生了好用及实用的效果，且较现有的电气封装体及其载板具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并为了让本实用新型的上述和其他目的、特征和优点能更明显易懂，以下特举出多个较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的一种覆晶/针格阵列(FC/PGA)的电气封装体，采用表面焊接形式的针脚(SMT Pinning)示意图。
图2A～2C是本实用新型较佳实施例的一种针格阵列电气封装载板的制程示意图。
图3是本实用新型较佳实施例的一种针格阵列电气封装载板，其应用于一种针格阵列电气封装体的剖面示意图。
100：线路载板 110：基板
112：表面 120：针脚接合垫
140：防焊层 140a、140b：防焊开口
150：针脚 160：焊料层
170：凸块 180：电子元件
190：底胶 200：载板
201：电气封装体 210：基板
212、214：表面 212a、212b：区域
220：针脚接合垫 230：电极接合垫
240：防焊层 240a、240b：防焊开口
250：针脚 260：焊料层
270：图案化阻障层 280：固定层
290：电子元件 292：凸块
294：底胶
具体实施方式
为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本实用新型提出的针格阵列电气封装体及其载板其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图2A～图2C所示，是本实用新型较佳实施例的一种针格阵列电气封装载板的制程示意图。请参阅图2A所示，首先，提供一针格阵列电气封装载板200，此针格阵列电气封装载板200是可用于一针格阵列(PGA)电气封装体。此载板200包含一基板210、多个针脚接合垫220(图中仅绘示其一)、多个电极接合垫2 30(图中仅绘示其一)、一防焊层240、多个针脚250(图中仅绘示其一)及多个预焊块260。这些针脚接合垫220及这些电极接合垫230是位于基板210的表面212，并可由基板210的最外层的一图案化线路层(图中未示)所构成。防焊层240是覆盖在基板210的表面212，而防焊层240具有多个防焊开口240a、240b，其分别暴露出这些针脚接合垫220与这些电极接合垫230。这些焊料层260是分别配置于这些针脚接合垫220上，以覆盖这些针脚接合垫220以及这些针脚250的局部侧面，以将这些针脚250分别固着至这些针脚接合垫220。
请再参阅图2B所示，之后，形成一图案化阻障层(Dam)270于防焊层240上，其中此图案化阻障层270可避免后续形成的固定层280(如图2C所示)覆盖到这些电极接合垫230。图案化阻障层270例如为一围绕着这些针脚接合垫220的凸肋，使得图案化阻障层270将基板210的表面212划分成两区域212a、212b，其中这些针脚接合垫220是位于区域212a内，而这些电极接合垫230是不位于区域212b内，但位于区域212a内。值得注意是，图案化阻障层270亦可直接在图2A时提供载板200时一并提供，因而毋须图2B所示的形成图案化阻障层270的步骤。
请再参阅图2C所示，然后，将一固定层280形成于基板210的表面212的区域212a上，以覆盖这些焊料层260及这些针脚250的局部的侧面，当固定层280需要固化时，可固化(cure)此固定层280，以完成针格阵列电气封装载板200的制作。固定层280的材质例如为环氧树脂等，而固定层280的形成方法例如为涂布(coating)或注填(dispensing)等。
当该针格阵列电气封装载板应用于一针格阵列的电气封装体的制程时，此载板将与至少一电子元件连接。图3绘示是本实用新型较佳实施例的一种针格阵列电气封装载板，其应用于一种针格阵列电气封装体的剖面示意图。请参阅图3所示，在提供图2C的针格阵列电气封装载板200以后，将一电子元件290(例如一芯片)配置于基板210的表面214，举例而言，电子元件290例如是藉由覆晶(Flip Chip)接合方式或打线接合(WireBonding)的方式而电性连接至基板210，其中覆晶(Flip Chip)接合方式例如藉由多个凸块292而将电子元件290连接至基板210。此电子元件290例如为一集成电路(IC)芯片或一被动元件等，其中，被动元件例如为电容元件、电感元件或电阻元件等。接着，将一底胶(underfill)294填入于电子元件290与基板210之间，以完成一电气封装体201的制作。
值得注意的是，为了将这些凸块292焊接至基板210上的多个接点(图中未示)，可熔化这些凸块292的本身或熔化这些凸块292的底部的预焊料(pre-solder)，以使这些凸块292能分别连接至基板210上的这些接点。当这些凸块292或这些凸块292的底部的预焊料是由无铅焊料(例如锡/锑合金或锡/银/铜合金等)所构成时，由于无铅焊料所需回焊温度通常在摄氏260度左右，所以当回焊温度高于这些焊料层260的熔点时，这些焊料层260将会熔化而无法将这些针脚220固着至这些针脚接合垫250，此时固定层280将可取代这些焊料层260的固着功能，而暂时地将这些针脚250固着至这些针脚接合垫220，直到这些焊料层260恢复固态。因此，在这些焊料层260处于熔融状态之下，固定层280将可暂时避免这些针脚250相对于这些针脚接合垫220的位置而产生偏移或偏斜，进而可以维持针格阵列电气封装体201的制作良率。
任何熟知本实用新型的技艺者皆可知悉，若是本实用新型较佳实施例的针格阵列电气封装载板并未设计用来与至少一被动元件连接时，则本实用新型亦可不用到电极接合垫，因此，图案化阻障层亦无存在的必要性。此外，在本实用新型较佳实施例的针格阵列电气封装载板的制程中，未必要在制程的过程中才利用图案化阻障层来限制其分布范围，亦可预先将此固定层精确地形成于基板的表面，而省略图案化阻障层的形成。
综上所述，由于本实用新型额外地将一固定层形成于基板的表面，并覆盖这些焊料层及这些针脚的局部侧面，所以当封装载板的加工温度(例如回焊温度)或工作温度高于这些焊料层的熔点时，这些焊料层虽然会熔化而无法将这些针脚分别固着至这些针脚接合垫。然而，额外形成的固定层可将这些针脚分别固着至这些针脚接合垫，可以避免这些针脚产生偏移或偏斜，进而可以维持采用此线路基板的针格阵列电气封装体的制作良率。此外，在针格阵列电气封装体制作完成后，一旦电气封装体处于高热环境，使得用来将这些针脚分别固着至这些针脚接合垫的这些焊料层呈现熔融状态，固定层仍可将这些针脚分别固着至这些针脚接合垫。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上的实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。
Claims (10)
1、一种针格阵列(Pin Grid Array，PGA)电气封装体，其特征在于其至少包括：
一针格阵列电气封装载板，其至少包括：
一基板，具有一第一表面与一第二表面；
至少一针脚接合垫，配置于该基板的该第一表面；
至少一防焊层，配置于该基板的该第一表面，以暴露出至少局部的该针脚接合垫；
至少一焊料层，配置于该针脚接合垫上；
至少一针脚，其一端是经由该焊料层而连接至该针脚接合垫；及
至少一固定层，配置于该防焊层上，并覆盖该焊料层以及该针脚的局部的侧面；以及
至少一电子元件，配置于该基板的该第一表面或第二表面，且该电子元件是电性连接至该针格阵列电气封装载板。
2、根据权利要求1所述的针格阵列电气封装体，其特征在于其中所述的针格阵列电气封装载板更包括至少一电极接合垫，配置于该基板的该第一表面，其中该防焊层暴露出至少局部的该电极接合垫，且该电子元件是连接至该电极接合垫上。
3、根据权利要求2所述的针格阵列电气封装体，其特征在于其中所述的针格阵列电气封装载板更包括一图案化阻障层，配置于该防焊层上，而该图案化阻障层暴露出该基板的该第一表面的一第一区域及一第二区域，其中该针脚接合垫是位于该第一区域内，且该电极接合垫是不位于该第一区域内，但位于该第二区域内，而该固定层是位于该基板的该第一表面的该第一区域内。
4、根据权利要求1所述的针格阵列电气封装体，其特征在于其中所述的固定层的材质包括环氧树脂(epoxy resin)。
5、根据权利要求1所述的针格阵列电气封装体，其特征在于其中所述的电子元件电性连接至该针格阵列电气封装载板的方式包括一覆晶(FlipChip)接合及一打线接合(Wire Bonding)的其中之一。
6、一种针格阵列电气封装载板，适用于一针格阵列(Pin Grid Array，PGA)电气封装体，特征在于该针格阵列电气封装载板至少包括：
一基板，具有一表面；
至少一针脚接合垫，配置于该基板的该表面；
至少一防焊层，配置于该基板的该表面，以暴露出至少局部的该针脚接合垫；
至少一焊料层，配置于该针脚接合垫上；
至少一针脚，其一端是经由该焊料层而连接至该针脚接合垫；以及
一固定层，配置于该防焊层上，并覆盖该焊料层以及该针脚的局部的侧面。
7、根据权利要求6所述的针格阵列电气封装载板，其特征在于其更包括至少一电极接合垫，配置于该基板的该表面，其中该防焊层暴露出至少局部的该电极接合垫。
8、根据权利要求7所述的针格阵列电气封装载板，其特征在于其更包括一图案化阻障层，配置于该防焊层上，而该图案化阻障层暴露出该基板的该表面的一第一区域及一第二区域，其中该针脚接合垫是位于该第一区域内，且该电极接合垫是不位于该第一区域内，但位于该第二区域内，而该固定层是位于该基板的该表面的该第一区域内。
9、根据权利要求6所述的针格阵列电气封装载板，其特征在于其中所述的固定层的材质包括环氧树脂(epoxy resin)。
10、根据权利要求6所述的针格阵列电气封装载板，其特征在于其中所述的焊料层的材质包括含铅焊料与无铅焊料的其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420067035 CN2711900Y (zh) | 2004-06-09 | 2004-06-09 | 针格阵列电气封装体及其载板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200420067035 CN2711900Y (zh) | 2004-06-09 | 2004-06-09 | 针格阵列电气封装体及其载板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2711900Y true CN2711900Y (zh) | 2005-07-20 |
Family
ID=36193001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200420067035 Expired - Lifetime CN2711900Y (zh) | 2004-06-09 | 2004-06-09 | 针格阵列电气封装体及其载板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN2711900Y (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289770A (zh) * | 2020-10-29 | 2021-01-29 | 西安中车永电电气有限公司 | Dbc基板的阻焊结构、dbc基板及其电子器件 |
-
2004
- 2004-06-09 CN CN 200420067035 patent/CN2711900Y/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112289770A (zh) * | 2020-10-29 | 2021-01-29 | 西安中车永电电气有限公司 | Dbc基板的阻焊结构、dbc基板及其电子器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5601751B2 (ja) | 半導体装置 | |
| US20110244636A1 (en) | Manufacturing method of semiconductor chip-embedded wiring substrate | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| JP4401411B2 (ja) | 半導体チップを備えた実装体およびその製造方法 | |
| JP2006261641A (ja) | 半導体パッケージ・アセンブリ | |
| US20090090543A1 (en) | Circuit board, semiconductor device, and method of manufacturing semiconductor device | |
| CN103219299A (zh) | 集成电路封装组件及其形成方法 | |
| US20070023910A1 (en) | Dual BGA alloy structure for improved board-level reliability performance | |
| CN1362733A (zh) | 半导体装置及其制造方法、电路板以及电子设备 | |
| JP4263725B2 (ja) | プリップチップ方法 | |
| CN101208790B (zh) | 无铅半导体封装件 | |
| US7126211B2 (en) | Circuit carrier | |
| CN1956158A (zh) | 焊料凸块的制造方法、中间结构 | |
| KR100857365B1 (ko) | 반도체 장치의 범프 구조물 | |
| JP4986523B2 (ja) | 半導体装置およびその製造方法 | |
| CN110718524B (zh) | 电子组件及电子设备 | |
| CN2711900Y (zh) | 针格阵列电气封装体及其载板 | |
| CN1851912A (zh) | 芯片封装体 | |
| CN2849967Y (zh) | 凸块接合结构 | |
| KR102222146B1 (ko) | 저비용 전도성 금속 구조체를 이용한 반도체 패키지 | |
| CN110610916B (zh) | 封装结构 | |
| US20070117265A1 (en) | Semiconductor Device with Improved Stud Bump | |
| CN102412241B (zh) | 半导体芯片封装件及其制造方法 | |
| CN102034786A (zh) | 印刷电路板、凸点阵列封装件及其制造方法 | |
| US20040217380A1 (en) | Semiconductor device, electronic device, electronic apparatus, method for manufacturing a semiconductor device, and method for manufacturing an electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CX01 | Expiry of patent term |
Expiration termination date: 20140609 Granted publication date: 20050720 |