CN2708505Y - 内连线错误的改善图案 - Google Patents

内连线错误的改善图案 Download PDF

Info

Publication number
CN2708505Y
CN2708505Y CNU2004200592434U CN200420059243U CN2708505Y CN 2708505 Y CN2708505 Y CN 2708505Y CN U2004200592434 U CNU2004200592434 U CN U2004200592434U CN 200420059243 U CN200420059243 U CN 200420059243U CN 2708505 Y CN2708505 Y CN 2708505Y
Authority
CN
China
Prior art keywords
intermediary
connector
intraconnections
line stretcher
mistake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2004200592434U
Other languages
English (en)
Inventor
姚志翔
万文恺
黄泰钧
夏劲秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN2708505Y publication Critical patent/CN2708505Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种内连线错误的改善图案。此内连线错误的改善图案应用于金属层/介电层/金属层的结构，在其中一金属层的其他区域加上辅助图案，利用这些辅助物所造成的热应力梯度来集中金属层中的空缺，从而克服了现有技术的缺陷，可有效防止用以连接两金属层的中介插塞底部产生孔洞。

Description

内连线错误的改善图案
技术领域
本实用新型涉及一种半导体集成电路，且尤其是指一种内连线错误的改善图案。
背景技术
集成电路将所需的各种电子元件与线路，一起缩小制作于微小的芯片上。当集成电路的集成度增加，使得芯片无法提供足够的面积来制作所需的内连线(interconnects)时，多层金属层的设计便逐渐成为许多集成电路所必须采用的方式。
各层金属层间，再利用金属内连线结构，例如中介插塞(via plug)，来达到彼此串连的目的，以成为一个完整的回路。为了不让各层金属层间除了有插塞外的结构相互接触而发生短路，可利用介电材料所构成的内金属介电层(inter-layer dielectric；IMD)来加以隔离。
在传统的半导体制程中，铝(Al)是最普遍采用的导体材料，因为铝的导电性极佳、便宜，且易于沉积与蚀刻，所以半导体厂传统上都采用铝来做为元件的导线。随着集成电路的积集度不断地增加，金属导线之间的电容效应相对变大，相对的RC时间延迟(Resistance-Capacitance time delay)的现象也会加剧，电流在金属线之间传导的速度会因此而变慢。
目前影响速度的因素中以金属导线本身的阻值以及导线连线间的寄生电容(parasitic capacitance)大小最具决定性的关键。其中，改善导线连线间的寄生电容可以采用低介电常数的材料(一般在3.5以下)做为多层金属连线间的绝缘层，至于减少导线阻值的影响则可以选用低阻值的金属材料。在所有金属之中，铜由于具有高熔点、低电阻系数(约为1.7μΩ-cm)及较高抗电迁移(electromigration)的能力，因此逐渐地取代铝成为金属导线材料。
早期IC制程不愿采用铜作为金属连接线是因为铜金属的扩散系数很高，与硅或二氧化硅接触后会很快扩散到基材，产生深层能阶的问题。此外铜金属本身具有易产生氧化，低制程温度下易与其它材料反应，以及缺乏有效的干式蚀刻技术等问题，这些问题限制铜金属在IC制程上的发展。但是随着材料与制程技术的进步，各种扩散障碍层不断被研究，金属镶嵌(damascene)制程以及铜化学机械研磨(chemical mechanical polishing；CMP)技术的成功，使这些问题得以解决。
传统在制作铜金属镶嵌结构时，一般利用非等向性干蚀刻在介电层中蚀刻出镶嵌开口，暴露出下一层的铜导线层，然后利用化学电镀(ECP)或是化学气相沉积(CVD)的技术，在介电层上形成一层铜金属层，并且填满镶嵌开口，之后再使用CMP去除介电层上多余的铜金属部分，剩下在镶嵌开口内的部分，形成所需的内连线结构。
图1A绘示公知两金属层间的中介插塞结构的立体示意图。在图1A中，此中介插塞结构100为一金属层/介电层/金属层的结构，金属层104以一延伸线104a透过中介插塞108与金属层106相连。为了更清楚地解释，图1B绘示图1A的部分侧视图。如图1B中所示，两金属层104与106的其余的部分以介电层102(图1A中未画出)相隔。
然而，以图1B来说，当金属层104形成时，其晶粒(grain)的边缘不免会存在非常小的空缺(vacancy)，这些空缺会因应力(stress)的变化而被驱使，通过延伸线104a而集中于中介插塞底部(via plug bottom)112，形成一应力引起的孔洞(stress-induced void；SIV)。这种应力引起的孔洞位于中介插塞底部112，会造成中介插塞108的断路，进而导致整个集成电路产生错误。
通常，应力引起的孔洞，其形成机制被解释为：金属中所遗留的空缺会被热应力梯度(thermal stress gradient)所驱动并集中在特定区域而造成孔洞。热应力梯度不同区域因热膨胀系数不同而产生的应力梯度变化。集成电路在制程时温度的变化、其材料间的不匹配，或在操作时温度的变化通常都会使其在不同区域产生一热应力梯度。
举例来说，当金属层中存在不同宽度的线(如金属层104以及其延伸线104a)时，就会因为两者的面积大小的不同而随着金属层温度的变化产生热应力梯度。如图1B所示，此应力引起的孔洞便特别容易形成于中介插塞底部112，造成中介插塞108的断路。
发明内容
本实用新型要解决的技术问题是：提供一种内连线错误的改善图案，用以改善公知内连线因为中介插塞底部的空缺而短路的问题。
为此，本实用新型提出一种内连线错误的改善图案，该内连线错误的改善图案至少包含：
一第一金属层；
一第二金属层；
一介电层，位于该第一金属层与该第二金属层之间；
一第一中介插塞，位于该介电层之中，该第一中介插塞的一端与该第一金属层连接，且该第一中介插塞的另一端与该第二金属层连接；以及
至少一辅助图案，连接于该第一金属层，用以分散该第一金属层的空缺，以防止该第一金属层的空缺聚集于该第一中介插塞的底部而形成孔洞。
如上所述的内连线错误的改善图案，该辅助图案为一第一延伸线。
如上所述的内连线错误的改善图案，当该第一中介插塞连接于该第一金属层的一第二延伸线时，该第一延伸线与该第二延伸线位于该第一金属层的同侧。
如上所述的内连线错误的改善图案，该辅助图案为一第二中介插塞位于该介电层中，且该第二中介插塞的一端与该第一金属层连接。
如上所述的内连线错误的改善图案，当该第一中介插塞连接于该第一金属层的一延伸线时，该第二中介插塞的该端连接至该第一金属层除该延伸线以外的区域，以避免中断该延伸线。
如上所述的内连线错误的改善图案，该第一中介插塞、该第一金属层、该第二金属层以及该辅助图案的材质均为铜。
如上所述的内连线错误的改善图案，该介电层的材质为低介电材料。
本实用新型还提出另一种内连线错误的改善图案，该内连线错误的改善图案至少包含：
一第一金属层，具有一延伸线；
一第二金属层；
一介电层，位于该第一金属层与该第二金属层之间；以及
一中介插塞，位于该介电层之中，该中介插塞的一端与该延伸线连接，且该中介插塞的另一端与该第二金属层连接；
其中该延伸线在该中介插塞与该第一金属层之间具有至少一转角，用以避免该第一金属层中的空缺聚集于该中介插塞的底部而形成孔洞。
如上所述的内连线错误的改善图案，该转角的角度为九十度。
如上所述的内连线错误的改善图案，该转角的角度不为九十度。
如上所述的内连线错误的改善图案，该转角具有高应力区域。
如上所述的内连线错误的改善图案，该中介插塞、该第一金属层、该第二金属层、该延伸线的材质为铜。
如上所述的内连线错误的改善图案，该介电层的材质为低介电材料。
本实用新型的特点和优点如下：
本实用新型的内连线错误的改善图案，为应用于金属层/介电层/金属层的结构，在其中一金属层的其他区域加上辅助图案，例如2D的伪延伸线，或3D的伪中介插塞，利用这些辅助物所造成的热应力梯度来集中金属层中的空缺，以防止用以连接两金属层的中介插塞底部产生孔洞。
而当一金属层与另一金属层的延伸线之间利用一中介插塞来连接时，本实用新型在此延伸线中加入至少一个转角来改善此内连线结构。此转角的位置位于上述的另一金属层与中介插塞之间。此位于延伸线中的转角为一高应力区域，因此可有效地避免金属层中的空缺移动至延伸线中，进而防止中介插塞底部产生孔洞。
依照本实用新型一具体实施例，其中两金属层、中介插塞、伪延伸线以及伪中介插塞的材质均为金属铜，而介电层的材质则为低介电材料。
本实用新型的伪延伸线以及伪中介插塞，其数目越多，对于分散空缺以防止中介插塞底部产生孔洞的效果越好。除此之外，伪延伸线以及伪中介插塞的位置若越靠近延伸线，则其能够分散移动至延伸线空缺的机率越大，因此防止中介插塞底部产生孔洞的效果也越好。
此外，伪中介插塞的位置不能位于延伸线以及金属层的连接处或延伸线之上，否则其所集中的空缺会形成孔洞，使得延伸线以及金属层的连接处或延伸线中断，反而造成金属层与金属层的断路。
依照本实用新型的另一具体实施例，金属层的延伸线中被加入一转角。此转角位于金属层与中介插塞之间，且此转角的角度为90度。此外，亦可利用一个以上的转角来在延伸线中提供高应力区域。在延伸线中加入多个转角可更提高本实用新型的防止中介插塞底部产生孔洞的能力。
由上述可知，本实用新型的伪延伸线以及伪中介插塞，不但可以减少具有会使空缺移动至中介插塞底部的局部应力梯度的面积尺寸，而且也可以局部地收集空缺，使空缺移动的目的地变多，以分散空缺的分布情形。
再者，本实用新型的转角在与中介插塞连接的延伸线中提供一高应力区域，不但增加了应力迁移的容忍度(stress migration incubation)，而且减少内连线因应力引起的孔洞而产生错误的机率，其与应力迁移相关的内连线的可靠度也随之增加。
附图说明
图1A绘示公知两金属层间的中介插塞结构的立体示意图。
图1B绘示图1A的部分侧视图。
图2绘示依照本实用新型一具体实施例的立体示意图。
图3绘示依照本实用新型另一具体实施例的立体示意图。
图4A绘示依照本实用新型另一具体实施例的立体示意图。
图4B绘示依照本实用新型另一具体实施例的立体示意图。
附图标号说明：
100、中介插塞结构    102、介电层        104、金属层
104a、延伸线         106、金属层        108、中介插塞
112、中介插塞底部    212、伪中介插塞    214、伪延伸线
402a、402b、转角     404a、404b、延伸线
具体实施方式
为了改善公知内连线因为中介插塞底部的空缺而短路的问题，本实用新型提出一种内连线错误的改善图案。
为让本实用新型的上述技术方案、特征和优点能更明显易懂，下文特举一具体实施例，并配合附图，作详细说明如下：
本实用新型应用于金属层/介电层/金属层的结构，在其中一金属层的其他区域加上辅助物，例如2D的伪延伸线(dummy line extension)，或3D的伪中介插塞(dummy via plug)，利用这些辅助图案所造成的热应力梯度来集中金属层中的空缺，以防止用以连接两金属层的中介插塞底部产生孔洞。
而当一金属层与另一金属层的延伸线之间利用一中介插塞连接时，本实用新型则在此延伸线中加入至少一个转角(turning corner)来改善此内连线结构。此转角的位置位于上述的另一金属层与中介插塞之间。延伸线中的转角为一高应力区域，因此可有效地避免金属层中的空缺移动至延伸线中，进而防止中介插塞底部产生孔洞。
依照本实用新型的一具体实施例，其中两金属层、中介插塞、伪延伸线以及伪中介插塞的材质均为金属铜，而介电层的材质则为低介电材料。然而，由其他金属材质以及可用以隔绝本实用新型的两金属层的其他介电层材质所组成的上述结构亦可运用本实用新型的内连线错误的改善方法与图案，并不受本实用新型的具体实施例所限制。
图2绘示依照本实用新型一具体实施例的立体示意图，为了表示方便，图中并未如图1B画出位于金属层104与金属层106之间的介电层102。如图2所示，本实用新型在金属层104加入伪延伸线214，利用伪延伸线214分散金属层104中的空缺，以防止空缺被集中于中介插塞底部112而产生孔洞，造成中介插塞108的断路。
本实用新型的伪延伸线214，其数目越多，对于分散空缺以防止中介插塞底部112产生孔洞的效果越好。除此之外，伪延伸线214的位置若越靠近延伸线104a，则其能够分散移动至延伸线104a空缺的机率越大，因此防止中介插塞底部112产生孔洞的效果也越好。
图3绘示依照本实用新型另一具体实施例的立体示意图，为了表示方便，图中并未如图1B画出位于金属层104与金属层106之间的介电层102。本实用新型在介电层102加入伪中介插塞212，此伪中介插塞212的一端与金属层104连接，如图3所示，利用伪中介插塞212分散金属层104中的空缺，以防止空缺被集中于中介插塞底部112而产生孔洞，造成中介插塞108的断路。
同样的，本实用新型的伪中介插塞212，其数目越多，对于分散空缺以防止中介插塞底部112产生孔洞的效果越好。除此之外，伪中介插塞212的位置若越靠近延伸线104a，则其能够分散移动至延伸线104a空缺的机率越大，因此防止中介插塞底部112产生孔洞的效果也越好。
然而，值得注意的是，伪中介插塞212的位置不能位于延伸线104a以及金属层104的连接处或延伸线104a之上，否则其所集中的空缺会形成孔洞，使得延伸线104a以及金属层104的连接处或延伸线104a中断，反而造成金属层104与金属层106的断路。
图4A绘示本实用新型的另一具体实施例的示意图。为了表示方便，图中并未如图1B画出位于金属层104与金属层106之间的介电层102。在此实施例中，金属层104的延伸线404a被加入一个转角402a。此转角402a位于金属层104与中介插塞108之间。由于转角402a的热应力高于金属层104，因此当金属层104中的空缺企图进入延伸线404a时，反而会因为转角402a的高热应力的阻挡而被推回金属层104中。此转角402a避免金属层104中的空缺移动至延伸线404a中，因此可防止中介插塞底部112产生孔洞而中断中介插塞108的连接。
在此具体实施例中，此转角402a的角度为90度，然而，其他具有不同角度且为高应力区域的转角亦可应用于本实用新型之中，并不限于此实施例所提供的90度转角。此外，本实用新型亦可利用一个以上的转角来在延伸线中提供高应力区域，如图4B所示的转角402a以及402b。在延伸线404b中加入多个转角可更提高本实用新型的防止中介插塞底部112产生孔洞的能力。
一方面来说，伪延伸线不但可以减少具有会使空缺移动至中介插塞底部的局部应力梯度的面积尺寸，而且也可以使空缺移动的目的地变多，以分散空缺的分布情形。
在另一方面，伪中介插塞亦可以减少有效空缺扩散面积，此有效空缺扩散面积即上述的具有局部应力梯度的面积尺寸，而且更可以局部地收集空缺，使空缺移动的目的地变多，亦分散空缺的分布情形。
再者，本实用新型的转角在与中介插塞连接的延伸线中提供一高应力区域，不但增加了应力迁移的容忍度(stress migration incubation)，而且减少内连线因应力引起的孔洞而产生错误的机率，其与应力迁移相关的内连线的可靠度也随之增加。
综合以上两实施例可知，连接两金属层的中介插塞，可利用本实用新型的伪延伸线以及伪中介插塞来防止其底部因热应力梯度而产生孔洞，避免此中介插塞的断路。
虽然本实用新型已以具体实施例揭示，但其并非用以限定本实用新型，任何本领域的技术人员，在不脱离本实用新型的构思和范围的前提下所作出的等同组件的置换，或依本实用新型专利保护范围所作的等同变化与修饰，皆应仍属本专利涵盖之范畴。

Claims (13)

1.一种内连线错误的改善图案，其特征在于：该内连线错误的改善图案至少包含：
一第一金属层；
一第二金属层；
一介电层，位于该第一金属层与该第二金属层之间；
一第一中介插塞，位于该介电层之中，该第一中介插塞的一端与该第一金属层连接，且该第一中介插塞的另一端与该第二金属层连接；以及
至少一辅助图案，连接于该第一金属层，用以分散该第一金属层的空缺，以防止该第一金属层的空缺聚集于该第一中介插塞的底部而形成孔洞。
2.如权利要求1所述的内连线错误的改善图案，其特征在于：该辅助图案为一第一延伸线。
3.如权利要求2所述的内连线错误的改善图案，其特征在于：当该第一中介插塞连接于该第一金属层的一第二延伸线时，该第一延伸线与该第二延伸线位于该第一金属层的同侧。
4.如权利要求1所述的内连线错误的改善图案，其特征在于：该辅助图案为一第二中介插塞位于该介电层中，且该第二中介插塞的一端与该第一金属层连接。
5.如权利要求4所述的内连线错误的改善图案，其特征在于：当该第一中介插塞连接于该第一金属层的一延伸线时，该第二中介插塞的该端连接至该第一金属层除该延伸线以外的区域，以避免中断该延伸线。
6.如权利要求1所述的内连线错误的改善图案，其特征在于：该第一中介插塞、该第一金属层、该第二金属层以及该辅助图案的材质均为铜。
7.如权利要求1所述的内连线错误的改善图案，其特征在于：该介电层的材质为低介电材料。
8.一种内连线错误的改善图案，其特征在于：该内连线错误的改善图案至少包含：
一第一金属层，具有一延伸线；
一第二金属层；
一介电层，位于该第一金属层与该第二金属层之间；以及
一中介插塞，位于该介电层之中，该中介插塞的一端与该延伸线连接，且该中介插塞的另一端与该第二金属层连接；
其中该延伸线在该中介插塞与该第一金属层之间具有至少一转角，用以避免该第一金属层中的空缺聚集于该中介插塞的底部而形成孔洞。
9.如权利要求8所述的内连线错误的改善图案，其特征在于：该转角的角度为九十度。
10.如权利要求8所述的内连线错误的改善图案，其特征在于：该转角的角度大于或小于九十度。
11.如权利要求8所述的内连线错误的改善图案，其特征在于：该转角具有高应力区域。
12.如权利要求8所述的内连线错误的改善图案，其特征在于：该中介插塞、该第一金属层、该第二金属层、该延伸线的材质为铜。
13.如权利要求8所述的内连线错误的改善图案，其特征在于：该介电层的材质为低介电材料。
CNU2004200592434U 2003-05-30 2004-05-28 内连线错误的改善图案 Expired - Lifetime CN2708505Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/448,656 US6831365B1 (en) 2003-05-30 2003-05-30 Method and pattern for reducing interconnect failures
US10/448,656 2003-05-30

Publications (1)

Publication Number Publication Date
CN2708505Y true CN2708505Y (zh) 2005-07-06

Family

ID=33451547

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2003101005396A Expired - Lifetime CN1317757C (zh) 2003-05-30 2003-10-16 内连线错误的改善图案
CNU2004200592434U Expired - Lifetime CN2708505Y (zh) 2003-05-30 2004-05-28 内连线错误的改善图案

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2003101005396A Expired - Lifetime CN1317757C (zh) 2003-05-30 2003-10-16 内连线错误的改善图案

Country Status (3)

Country Link
US (1) US6831365B1 (zh)
CN (2) CN1317757C (zh)
TW (1) TWI225682B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187395A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体互连结构及形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068497B2 (ja) * 2003-04-24 2008-03-26 株式会社東芝 半導体装置およびその製造方法
US7301239B2 (en) * 2004-07-26 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wiring structure to minimize stress induced void formation
US7397260B2 (en) * 2005-11-04 2008-07-08 International Business Machines Corporation Structure and method for monitoring stress-induced degradation of conductive interconnects
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
JP5050413B2 (ja) * 2006-06-09 2012-10-17 富士通株式会社 設計支援プログラム、該プログラムを記録した記録媒体、設計支援方法、および設計支援装置
US9780031B2 (en) 2014-09-04 2017-10-03 Globalfoudries Inc. Wiring structures
US20160163634A1 (en) * 2014-10-03 2016-06-09 Edward Seymour Power reduced computing
US11309247B2 (en) * 2019-10-31 2022-04-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, and associated method and system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506450A (en) * 1995-05-04 1996-04-09 Motorola, Inc. Semiconductor device with improved electromigration resistance and method for making the same
JP3500308B2 (ja) * 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
JP4228418B2 (ja) * 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
DE19936862C1 (de) * 1999-08-05 2001-01-25 Siemens Ag Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
JP2001118845A (ja) * 1999-10-20 2001-04-27 Nec Corp ダマシン配線の形成方法及び半導体装置
US6307268B1 (en) * 1999-12-30 2001-10-23 Winbond Electronics Corp Suppression of interconnect stress migration by refractory metal plug
US6489684B1 (en) * 2001-05-14 2002-12-03 Taiwan Semiconductor Manufacturing Company Reduction of electromigration in dual damascene connector
US6650010B2 (en) * 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187395A (zh) * 2011-12-29 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体互连结构及形成方法
CN103187395B (zh) * 2011-12-29 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体互连结构及形成方法

Also Published As

Publication number Publication date
US20040238959A1 (en) 2004-12-02
CN1574280A (zh) 2005-02-02
TW200426983A (en) 2004-12-01
US6831365B1 (en) 2004-12-14
TWI225682B (en) 2004-12-21
CN1317757C (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
US11081372B2 (en) Package system for integrated circuits
JP2659714B2 (ja) 半導体集積回路装置
CN1129180C (zh) 半导体器件及其制造方法
CN1237613C (zh) 半导体器件及其制造方法
CN115101517A (zh) 用于堆叠集成电路的混合接合技术
CN1604316A (zh) 利用多层布线防止低介电常数膜剥离的半导体器件
CN1358331A (zh) 内插器及其制造方法
CN1779960A (zh) 半导体装置及其制造方法
CN1929124A (zh) 半导体器件及其制造方法
CN1658372A (zh) 半导体装置及其制造方法
CN1893020A (zh) 半导体器件及其制造方法
CN101064296A (zh) 半导体装置及其制造方法
CN101355044A (zh) 系统级封装及其制造方法
CN2708505Y (zh) 内连线错误的改善图案
CN1551353A (zh) 包括金属互连和金属电阻器的半导体器件及其制造方法
CN1428875A (zh) 热电模块
CN101114632B (zh) 用于提高横向载流能力的半导体器件及方法
CN1477706A (zh) 具有多级互连的半导体集成电路器件
CN2731711Y (zh) 铜金属镶嵌结构
CN1862818A (zh) 半导体器件及其制造方法
CN1266767C (zh) 半导体器件和半导体器件的制造方法
CN1716620A (zh) 半导体芯片及其制造方法以及半导体器件
CN1266278A (zh) 一种半导体器件的生产方法
US6211569B1 (en) Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same
CN1635625A (zh) 用铜制造高电容量电容器的方法及其结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140528

Granted publication date: 20050706