CN2532661Y - 供封装件固接于印刷电路板的弹性介质体 - Google Patents

供封装件固接于印刷电路板的弹性介质体 Download PDF

Info

Publication number
CN2532661Y
CN2532661Y CN 02207631 CN02207631U CN2532661Y CN 2532661 Y CN2532661 Y CN 2532661Y CN 02207631 CN02207631 CN 02207631 CN 02207631 U CN02207631 U CN 02207631U CN 2532661 Y CN2532661 Y CN 2532661Y
Authority
CN
China
Prior art keywords
packaging part
fluid body
elastic fluid
elastic
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 02207631
Other languages
English (en)
Inventor
钱家锜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 02207631 priority Critical patent/CN2532661Y/zh
Application granted granted Critical
Publication of CN2532661Y publication Critical patent/CN2532661Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本实用新型涉及一种供封装件固接于印刷电路板的弹性介质体，弹性介质体包括弹性本体、多个导线、铜箔、数个防焊绝缘层及数个镍/金焊垫。其中，弹性本体具有两表面，而导线是配置于弹性本体内，各导线之间是等距平行且与弹性本体的一表面形成倾斜角度。另外，铜箔是配置于弹性本体的两表面，而两表面的各铜箔之间配置有防焊绝缘层。铜箔是与对应的导线电性连接，且镍/金焊垫是一对一地配置于铜箔上。

Description

供封装件固接于印刷电路板的弹性介质体
技术领域
本实用新型涉及一种供封装件固接于印刷电路板的弹性介质体，特别是涉及一种可防止锡球于温度循环后断裂的弹性介质体。
背景技术
集成电路(Integrated Circuit，IC)进行封装(Packaging)而形成封装件(packaged IC)，而IC进行封装的目的，就是利用各类封装材料从外部保护IC，以便使IC固定连接于印刷电路板(Printed Circuit Board，PCB)上，并达到信号传递及散热的功能。因此，为了配合IC及PCB的接合方式，于是产生了各种形式封装件，其形式已从接脚插入型(Pin ThroughHole，简称PTH)封装大幅度地往表面粘着型(Surface Mount Technology，简称SMT)封装转进发展，以满足现代各类电子产品的封装件的需求及提高电子零件的组装效率。
所谓的PTH型封装，即是IC外面的引脚必须延长且利用插件的方式，才能将IC利用所延长的引脚插入于PCB中并焊接于PCB上，PTH型封装可以是双排脚封装(Dual Inline Package，DIP)；所谓的SMT型封装，即是在高温时将IC利用锡球或其他金属焊接于PCB表面，不须要像PTH型封装一样利用延长的引脚来插件。由于在同样封装件的面积下，SMT型封装可得到较PTH型封装多的引脚数，以让封装件达到轻薄短小的目的，减少生产成本及提高封装合格率。所以，使得SMT型封装成为目前极具发展潜力的封装形式，而SMT型封装可以是网格状阵列(Grid Array，GA)封装，且GA封装也包括有引脚网格状阵列(Pin Grid Array，PGA)封装、球格状阵列(Ball Grid Array，BGA)封装及平格状阵列(Land Grid Array，LGA)封装。
请参考图1A，其为LGA封装件的剖面图。在图1A中，封装件102包括IC104、基板106、胶体(Molding Compound)108、金线110a及110b，而IC 104的IC底面104b是利用银胶(Silver Epoxy)112粘接在基板106的基板顶面106a上，且金线110a及110b分别使得IC104的含输入/输出(Input/Output，I/O)接点的IC顶面104a与基座106电性连接，即金线110a及110b连接至防焊层(Solder Resistant Layer)118a的开口处(其上电镀镍/金(Ni/Au)，即打线金手指，Bonding Fingers)。其中，基板106又包括导通孔(Via)114、镍/金焊垫(Pad)116、防焊层118a及118b，防焊层118a及118b分别位于基座顶面106a及基座底面106b。而镍/金焊垫116配置于防焊层118b的凹下处，用于加强电性连接效果，且防焊层118a及118b内也分别具有走线设计，用于电性连接导通孔114内的走线、镍/金焊垫116、金线110a及110b。此外，导通孔114垂直位于防焊层118a及防焊层118b之间，其内走线的设计可用于电性连接镍/金焊垫116与金线110a及110b，扮演传送电信号的桥梁。而胶体108是位于基座106上并包覆着IC 104、金线110a及110b，用于将IC 104、金线110a及110b与外界隔绝，避免IC 104、金线110a及110b被破坏，同时也可防止外面湿气进入IC 104内而产生腐蚀，如此可避免不必要的破坏。
镍/金焊垫116有规律地排列在防焊层118b的凹下处，即形成所谓的LGA封装件102。倘若再将镍/金焊垫116进行植锡球，即在防焊层118b下形成凸起的锡球120。所谓的BGA封装件122，如图1B所示。其中，图1B绘示植锡球于图1A的镍/金焊垫116的BGA封装件的外观侧视图，其内部构造与图1A相同，在此不再附图赘述。此外，倘若封装件122的基板106及胶体108的材质为塑胶(Plastics)时，则形成所谓的塑胶球格阵列(PlasticBall Grid Array，PBGA)封装件；倘若封装件122的基板106及胶体108的材质为陶瓷(Ceramics)时，则形成所谓的陶瓷球格阵列(Ceramic BallGrid Array，CBGA)封装件。
请参照图2，其为CBGA封装件与PCB的分解侧视图。在图2中，封装件202包括陶瓷基板204及陶瓷盖206，而陶瓷盖206是配置粘着于陶瓷基板204的基板顶面204a的开口上，用于保持封装件202的良好的密封(Hermetic Seal)，锡球208配置于陶瓷基板204的基板底面204b下并沿图2的箭头220的方向与PCB 210的焊垫212进行高温焊接。其中，陶瓷基板204的热膨胀系数(Coefficient of Thermal Expansion，CTE)约为8ppm/℃，而PCB 210的CTE约为18ppm/℃。由于PCB 210的CTE大于陶瓷基板204的CTE，在高温焊接时，使得PCB 210的热膨胀效果大于陶瓷基板204的热膨胀效果。因此降温后对锡球208产生两股大小不同的热剪应力(ThermalStress)，导致锡球208易发生断裂(Cracking)的现象，无法让封装件202可靠地固接于PCB 210上。
请参照图3，其为PBGA封装件与低CTE的PCB的分解侧视图。在图3中，封装件302包括塑胶基板304及胶体306，而胶体306是配置粘着于塑胶基极304的基板顶面304a上，是用于保持IC与塑胶基板304的良好的电性连接。且锡球308是配置于塑胶基板304的基板底面304b下，是沿图3的箭头320的方向与PCB 310的焊垫312进行高温焊接。其中，塑胶基板304的CTE约为18ppm/℃，而低CTE的PCB 310的CTE约为5-10ppm/℃，由于塑胶基板304的CTE大于PCB 310的CTE，在高温焊接时，使得塑胶基板304的热膨胀效果大于PCB 310的热膨胀效果。因此降温后对锡球308产生两股大小不同的热剪应力，导致锡球308易发生断裂的现象，无法让封装件302可靠地固接于PCB 310上。
在Liang-Choo Hsia，Mastic Beach，N.Y.；Thomas P.McAndrew，Macungie，Pa.；Fred E.Stuebner及La Grangeville，N.Y.的美国专利案号No.4932883中，提及有关IC利用弹性连接体(ElastomericConnector)配置于测试基板上，以测试IC性能，如图4所示，其为IC、弹性连接体及测试基板的组合侧视图。在图4中，弹性连接体402包括弹性本体406、金属导体408及金属垫410，弹性本体402是配置于测试基板404的基板顶面404a上，而金属导体408是配置于弹性本体402内且垂直配置于基板顶面404a，金属导体408是与测试基板404的走线电性连接，金属垫410是与金属导体408垂直连接且配置于弹性本体402上。其中，由于夹板416a及416b利用螺丝418a及418b以可装卸分解的方式嵌住IC 412、弹性连接体402及测试基板404，金属导体408未直接受到纵向压力而未变型，金属垫410受到纵向压力而勉强稍为往下垂。而在金属垫410下的弹性本体406承受夹板416a及416b的纵向夹力变形，产生纵向的弹力成支撑力，使得IC 412的I/O锡球414与金属垫410能够紧密地电性连接。
I/O锡球414是与金属垫410接触；并非焊接在一起，所以，当IC 412、弹性连接体402及测试基板404面临温度改变而热胀冷缩时，I/O锡球414仍然可与金属垫410继续保持电性连接的情况，不受IC 412、弹性连接体402及测试基板404的热膨胀系数差异的影响，避免I/O锡球414因热剪应力而产生断裂的现象。
需要注意的是，金属垫414是一对一地与金属导体408电性连接，使得金属导体408及金属垫414于弹性连接体402内分布的数量受到局限。且让弹性连接体402更无法与具较多或较少I/O锡球414的另一IC电性连接，丧失测试更多种大小不同IC的机会。另外，虽然弹性本体406偏提供弹力，而实际上能承受纵向夹力的部分只有金属垫414下的弹性本体406的狭小区域，金属导体408及金属垫414是不具弹性，故其受力摆动的幅度又有最大限度。倘若纵向夹力过大或受到外力重击时，金属导体408及金属垫414因承受不住而产生毁损的情况，甚至连带撕裂弹性本体406。
此外，由于弹性本体406的顶面才配置有金属垫410，而底面404a无另一金属垫连接，使用方式及范围受到局限。十分不方便。甚至，弹性连接体402外更无绝缘层可用于绝缘相邻的金属垫414，避免发生电性短路现象，且用于隔绝外界湿气，以保护金属导体408及金属垫414。
实用新型内容
本实用新型的目的就是在提供一种供封装件固接于印刷电路板的弹性介质体，其弹性本体及导线的设计，更能保护封装件能够承受外力且不被外力所破坏。且当温度改变时，弹性介质体也可产生相对应的变形，避免封装件及PCB的热涨冷缩作用影响其两者间的固接效果，防止锡球产生断裂情况。其中，封装件更可利用弹性介质体以锡球焊接或导电高分子凸粒碰触的方式与PCB电性连接，其组合方式可依封装件及PCB的性质而加以选择，十分方便。
根据本实用新型的目的，提出一种弹性介质体，用于供封装件固接于印刷电路板，弹性介质体包括弹性本体、多个导线、多个上铜箔及多个下铜箔、多个上防焊绝缘层及多个下防焊绝缘层、多个上镍/金焊垫及多个下镍/金焊垫，弹性本体是具有上表面及下表面。导线是位于弹性本体内，而各导线之间是等距平行，且导线是与下表面形成倾斜角度。其中，上铜箔及下铜箔是分别配置于上表面及下表面，而各上铜箔之间是具有一间隔，且下铜箔之间是具有此间隔，且上铜箔是利用对应的导线电性连接于下铜箔。此外，上防焊绝缘层是与上铜箔交错排列于上表面，而下防焊绝缘层是与下铜箔交错排列于下表面，且上镍/金焊垫及下镍/金焊垫是一对一地分别配置于上铜箔的外表面及下铜箔的外表面。
为让本实用新型的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A为LGA封装件的剖面图；
图1B为植锡球于图1A的镍/金焊垫的BGA封装件的外观侧视图；
图2为CBGA封装件与PCB的分解侧视图；
图3为PBGA封装件与低CTE的PCB的分解侧视图；
图4为IC、弹性连接体及测试基板的组合侧视图；
图5A为本实用新型的实施例一的供封装件固接于印刷电路板的弹性介质体的剖面图；
图5B为图5A的弹性介质体的俯视缩小图；
图5C为实施例一的具中空方阵排列方式的镍/金焊垫的弹性介质体的俯视缩小图；
图6A-图6E为图5A的弹性介质体的流程图；
图7为实施例一的第一应用例的CBGA封装件、弹性介质体及PCB的组合侧视图；
图8为实施例一的第二应用例的PBGA封装件、弹性介质体及低CTE的PCB的组合侧视图；
图9为实施例一的第三应用例的LGA封装件、弹性介质体及PCB的组合侧视图；
图10为实施例一的第四应用例的LGA封装件是利用弹性介质体及其两侧的导电高分子凸粒与PCB电性连接的组合侧视图；
图11为实施例一的第五应用例的CGA封装件、弹性介质体及PCB的组合侧视图；
图12A为本实用新型的实施例二的供封装件固接于印刷电路板的弹性介质体的剖面图；
图12B为图12A的弹性介质体的俯视缩小图；
图12C为实施例二的具中空方阵排列方式的镍/金焊垫的弹性介质体的俯视缩小图；
图13A-图13F为图12A的弹性介质体的流程图。
具体实施方式
本实用新型是设计一弹性介质体(Elastomer Interposer)，是用于供封装件(Package)固接于印刷电路板(printed Circuit Board，PCB)，尤其是格状阵列(Grid Array，GA)封装件。而封装件的热膨胀系数(Coefficient of Thermal Expansion，CTE)是与PCB的CTE不同，且弹性介质体是接受不同的封装件及PCB的热胀冷缩程度时，弹性介质体产生相对应的形变，避免封装件与PCB的组合结构因不同的热剪应力而产生断裂的情况。其中，弹性介质体的两表面也可作锡球(Solder Ball)及导电高分子凸粒(Conductive Polymer Bump)的搭配设计，以让各种不同封装件能够与相对应的PCB结合，相当方便。
另外，GA封装件包括有针脚格状阵列(Pin Grid Array，PGA)封装件、柱脚格状阵列(Column Grid Array，CGA)封装件、球格阵列(BallGrid Array，BGA)封装件及平格阵列(Land Grid Array，LGA)封装件。而BGA封装件区分有陶瓷球格阵列(Ceramic Ball Grid Array，CBGA)封装件及塑胶球格阵列(Plastic Ball Grid Array，PBGA)封装件，且CGA封装件可包括有陶瓷针脚格状阵列(Ceramic Pin Grid Array，CPGA)封装件及陶瓷柱脚格状阵列状(Ceramic Column Grid Array，CCGA)封装件。至于本实用新型的弹性介质体将以实施例一及实施例二附图说明如下。
实施例一
请参照图5A，其为本实用新型的实施例一的供封装、件固接于印刷电路板的弹性介质体的剖面图。在图5A中，弹性介质体502包括弹性本体(Elastolner)504、防焊绝缘层(Solder Resistant and InsulatingLayer)506a及506b、多个导线(Conductive Wires)508、多个导电片及多个焊垫(Pads)，而导电片可以分别是铜箔510a及510b，其外表面上焊垫可以分别是镍/金(Ni/Au)焊垫512a及512b，用于加强电性连接效果，且弹性本体504是提供弹性介质体502的弹性。其中，弹性本体504又具有互为平行的顶面505a及底面505b，防焊绝缘层506a及镍/金焊垫512a是交错间隔地配置于顶面505a，而防焊绝缘层506b及镍/金焊垫512b是交错间隔地配置于底面505b，且铜箔510a是配置于镍/金焊垫512a的内表面且与镍/金焊垫512a电性连接。
此外，铜箔510b是配置于镍/金焊垫512b的内表面且与镍/金焊垫512b电性连接，使得顶面505a及底面505b的结构相同，而防焊绝缘层506a是用于绝缘相邻的镍/金焊垫512a及相邻的铜箔510a之间。且防焊绝缘层506b是用于绝缘相邻的镍/金焊垫512b及相邻的铜箔510b之间，使得防焊绝缘层506a及506b可以保护弹性介质体502内的构造。其中，防焊绝缘层506a及506b的材质是选自于任何有机油墨及防水性物质所组成的族群中任一种，甚至，防焊绝缘层506a及506b是可于温度为250℃状况下进行30秒的高温耐烧(High Temperature Endurance)，以涂抹(Coating)于弹性本体504上。
需要注意的是，铜箔510a及镍/金焊垫512a的交界面与顶面505a是概略同一水平面，而铜箔510b及镍/金焊垫512b的交界面与底面505b是概略同另一水平面。各导线508之间是等间隔相距而互相平行，且导线508是皆与底面505b形成一倾斜角度θ，使得导线508倾斜地整齐排列于弹性本体504内。铜箔510a是利用对应的导线508与铜箔510b电性连接，通常1个铜箔510a是利用3-6个导线508与1个铜箔510b电性连接。另外，弹性本体504的材质是选自于硅橡胶化合物(silicone Rubber Conlpound)、聚胺基甲酸乙酯化合物(Polyurethane Compound)、聚乙烯化合物(Polyethyl eneCompound)、合成橡胶(Synthetic Rubber)、硅氧烷树脂(Polysiloxaneresin Compound)、丙烯酸化合物(Acrylic Compound)、聚烯烃化合物(Polyolefins Compound)所组成的族群中任一者。
请参照图5B，其为图5A的弹性介质体的俯视缩小图。在图5B中，镍/金焊垫512a于防焊层506a的开口上形成方阵，同理，镍/金焊垫512b于防焊层506b的开口上也会形成如图5B所示的方阵。当然，本实用新型也可设计弹性介质体532的表面中央不配置镍/金焊垫536，如图5C所示，使得镍/金焊垫536排列为中空的方阵。
请参照第6A-图6E，其为图5A的弹性介质体的流程图。首先，请先参考图6A，提供一具有多个导线508的弹性本体604，并让弹性本体604进行表面蚀刻(Surface Etching)，使得导线508的两端裸露出弹性本体604的顶面505a及底面505b外。其中，各导线508之间是以等间隔相距而互相平行，导线508是皆与底面505b形成一倾斜角度θ并整齐排列于弹性本体504内。此外，本实用新型是可进行弹性本体604的表面清洁(Surface Clean)工作，以去除蚀刻后残留于弹性本体604上的物质。
接着，请参考图6B，将弹性本体604进行化学电镀(Chemical Plating)，以分别形成铜箔层612a及612b于顶面505a及底面505b，甚至，铜箔层612a及612b互相连结成一体于弹性本体604外，以包覆弹性本体604，且铜箔层612a及612b是皆与导线508电性连接。
然后，请参照图6C，对铜箔层612a及612b进行微影，于铜箔层612a及612b上分别定义铜箔区域618a及618b。而将光阻剂620a曝光、显影形成于铜箔区域618a，及光阻剂620b曝光、显影形成于铜箔区域618b，且将已曝光、显影的光阻剂620a及620b的弹性本体604进行蚀刻的动作。
接着，请参照图6D，将弹性本体604外的光阻剂620a及620b去除，使得各铜箔510a彼此之间以等间隔相距且配置于顶面505a，及各铜箔510b彼此之间以等间隔相距且配置于底面505b。铜箔510a及510b是皆与部分的导线508电性连接，通常1个钢箔510a是利用3-6个导线与1个铜箔510b电性连接。另外，于铜箔510a的区间定义防焊绝缘区域622a，及铜箔510b的区间定义防焊绝缘区域622b，使得防焊绝缘层506a是形成于防焊绝缘区域622a，及防焊绝缘层506b是形成于防焊绝缘区域622b。需要注意的是，铜箔510a是与防焊绝缘层506a交错排列地配置于顶面505a，而铜箔510b是与防焊绝缘层506b交错排列地配置于底面505b。
然后，请参照图6E，进行电镀以分别形成镍/金焊垫512a及512b于铜箔510a的外表面及铜箔510b的外表面，也形成一连续未切割的弹性介质体602。且使得镍/金焊垫512a是电性连接于铜箔510a，镍/金焊垫512b是电性连接于铜箔510b。其中，将弹性介质体602进行切单(Singulation)后，即可形成如图5A所示的弹性介质体502。
需要注意的是，弹性介质体502的具弹性的弹性本体504及倾斜排列的导线508的设计，使得弹性介质体502能够支撑其上的封装件。而一旦封装件不幸遭受外力压迫时，弹性介质体502可以作为封装件面对外力时的缓冲角色，以作相对应的变形，避免外力破坏封装件的结构。至于实施例一的弹性介质体的应用范围将以第一应用例、第二应用例、第三应用例、第四应用例及第五应用例分别附图说明如下。
第一应用例
请参照图7，其为实施例一的第一应用例的CBGGA封装件、弹性介质体及PCB的组合侧视图。在图7中，封装件652包括陶瓷基板654及陶瓷盖656，而陶瓷盖656是配置粘着于陶瓷基板654的基板顶面654a上，是用于保持IC与陶瓷基板654的良好的密封(Hermetic Seal)。且锡球658是配置于陶瓷基板654的基板底面654b下，锡球658是高温焊接于弹性介质体502的镍/金焊垫512a上，使得封装件652是与弹性介质体502电性连接。其中，弹性介质体502的镍/金焊垫512b是植锡球660，而锡球660是焊接于PCB 662的焊垫664上，且弹性介质体502是与PCB 662电性连接。
其中，陶瓷基板654的CTE约为8ppm/℃，而PCB 662的CTE约为18ppm/℃，且PCB 662的热胀冷缩程度较大于陶瓷基板654的热胀冷缩程度。当封装件654及弹性介质体502于PCB 662上进行高温焊接后，锡球658及660受到陶瓷基板654及PCB 662的热膨胀所引发的不同热剪应力的压迫。导致弹性介质体502也同时受到两股大小不同的热剪应力压迫，让弹性介质体502由方形外观变形为梯形外观，降低锡球658及660的应力，以让封装件654仍然可以焊接固定于PCB 662上。如此作法可以避免锡球658及660发生断裂(Cracking)的现象，而影响封装件654与PCB 662的组合。
第二应用例
请参照图8，其为实施例一的第二应用例的PSGA封装件、弹性介质体及低CTE的PCB的组合侧视图。在图8中，封装件702包括塑胶基板704及胶体706，而胶体706是配置粘着于塑胶基板704的基板顶面704a上，锡球708是配置于塑胶基板704的基板底面704b下。且锡球708是高温焊接于弹性介质体502的镍/金焊垫512a上，使得封装件702是与弹性介质体502电性连接。其中，弹性介质体502的镍/金焊垫512b是植锡球710，而锡球710是焊接于PCB 712的焊垫714上，且弹性介质体502是与PCB 712电性连接。
其中，塑胶基板704的CTE约为18ppm/℃，而低CTE的PCB 712的CTE约为5-10ppm/℃，且PCB 712的热胀冷缩程度较小于塑胶基板704的热膨冷缩程度。当封装件704于PCB 712上进行高温焊接时，锡球708及714受到塑胶基板704及PCB 712的热膨胀所引发的不同热剪应力的压迫，导致弹性介质体502也同时受到两股大小不同的热剪应力压迫。让弹性介质体502由方形外观变形为梯形外观，降低锡球708及710的应力，以让封装件704仍然可以焊接因定于PCB 712上。如此作法可以避免锡球708及710发生断裂，而影响封装件704与PCB 712的组合。
其他GA封装件，例如CPGA封装件及CCGA封装件，也可以锡球焊接的方式利用弹性介质体502与PCB 712固接。
第三应用例
请参照图9，其为实施例一的第三应用例的LGA封装件、弹性介质体及PCB的组合侧视图。在图9中，封装件802包括基板804及胶体806，而胶体806是配置粘着于基板804的基板顶面804a上，且基板底面804b是具有多个镍/金焊垫808。其中，于弹性介质体502的镍/金焊垫512b下是形成锡球811，而锡球811是焊接于PCB 812的焊垫814上，且弹性介质体502是与PCB812电性连接。另外，于弹性介质体502的镍/金焊垫512a上是形成导电高分子凸粒810，用于与封装件802的镍/金焊垫808碰触且电性连接，更可利用额外的卡勾或螺丝上下嵌住封装件802、弹性介质体502及PCB 812，以增进封装件802、弹性介质体502及PCB 812之间的接触效果。此种作法可将封装件802配置于具LGA形式的电性插槽(E1ectrical Socket)，以让封装件802直接电性连接于电性插槽；也可将封装件802置放于测试槽(Test Socket)上，以作封装件802的性能测试。由于封装件802并非与弹性介质体502焊接在一起，使得封装件802以可活动的方式电性连接于弹性介质体502及PCB 812，组装十分方便。
第四应用例
请参照图10，其为实施例一的第四应用例的LGA封装件是利用弹性介质体及其两侧的导电高分子凸粒与PCB电性连接的组合侧视图。在图10中，不同图8的处在于弹性介质体502的镍/金焊垫512b下形成导电高分子凸粒910，是用于与PCB 812的焊垫814碰触且电性连接，不必像图8的弹性介质体502利用锡球811焊于PCB 812上，使得弹性介质体502以可活动的方式电性连接于PCB 812，组装十分方便。更可利用额外的卡勾或螺丝上下嵌住封装件802、弹性介质体502及PCB 812，以增进封装件802、弹性介质体502及PCB 812的间的接触效果。此种作法可将封装件802配置于具LGA形式的电性插槽，以让封装件802直接电性连接于电性插槽；也可将封装件802置放于测试槽上，以作封装件802的性能测试。
第五应用例
请参照图11，其为实施例一的第五应用例的CGA封装件、弹性介质体及PCB的组合侧视图。在图11中，封装件930包括基板932及胶体934，而胶体934是配置粘着于基板932的基板顶面932a上，导电柱936是配置于基板932的基板底面932b下。且导电柱936是高温焊接于弹性介质体502的镍/金焊垫512a上，使得封装件932是与弹性介质体502电性连接。其中，弹性介质体502的镍/金焊垫512b是形成导电高分子凸粒938，是与PCB 812的焊垫814碰触且电性连接，使得弹性介质体502是与PCB 812电性连接。甚至，更可利用额外的卡勾或螺丝上下嵌住封装件930、弹性介质体502及PCB812，以增进弹性介质体502与PCB 812之间的接触效果。CGA封装件930也可以导电柱936接触镍/金焊垫512a的方式利用弹性介质体502与PCB 812电性连接。
所以，本实用新型的弹性介质体502可供GA封装件以锡球焊接的方式，或以导电高分子凸粒碰触的方式，或以导电柱碰触或焊接的方式与弹性介质体502及PCB电性连接，使得封装件与PCB的组装方式更趋向多元化，十分方便。
实施例二
请参照图12A，其为本实用新型的实施例二的供封装件固接于印刷电路板的弹性介质体的剖面图。在图12A中，弹性介质体942包括弹性本体944、防焊绝缘层946a及946b、导线948、导电片及焊垫，而导电片及焊垫可以分别是铜箔950a及950b、镍/金焊垫952a及952b，且弹性本体944提供弹性介质体942的弹性。其中，弹性本体944又具有互为平行的顶面945a及底面945b，防焊绝缘层946a及镍/金焊垫952a是交错间隔地配置于顶面945a上，而防焊绝缘层946b及镍/金焊垫952b是交错间隔地配置于底面945b下，铜箔950a是配置于镍/金焊垫952a内表面且与镍/金焊垫952a电性连接。此外，铜箔950b是配置于镍/金焊垫952b内表面且与镍/金焊垫952b电性连接，使得顶面945a及底面9456的结构相同，而防焊绝缘层946a是用于绝缘相邻的镍/金焊垫952a及相邻的铜箔950a之间。且防焊绝缘层946b是用于绝缘相邻的镍/金焊垫952b及相邻的铜箔950b之间，使得防焊绝缘层952a及950b可以保护弹性介质体942内的构造。
其中，防焊绝缘层946a及946b的材质是选自于任何有机油墨及防水性物质所组成的族群中任一种，甚至，防焊绝缘层946a及946b是可于温度为250℃状况下进行30秒的高温耐烧，以重抹于弹性本体944上。
需要注意的是，本实施例的弹性介质体942与实施例一的弹性介质体502不同处在于，本实施例的铜箔950a及镍/金焊垫952a的交界面是的略等高于防焊绝缘层946a及顶面945a，而铜箔950b及镍/金焊垫952b的交界面保约略等高于防焊绝缘层946b及底面945b。各导线948之间是以等间隔相距而互相平行，且导线948是与底面945b形成一倾斜角度β，使得导线948倾斜地整齐排列于弹性本体944内。铜箔950a是利用对应的导线948与铜箔950b电性连接，通常1个铜箔950a是利用3-6个导线948与1个铜箔950b电性连接。另外，弹性本体944的材质保可以选自于硅橡胶化合物、聚胺基甲酸乙酯化合物、聚乙烯化合物、合成橡胶、硅氧烷树脂、丙烯酸化合物、聚烯烃化合物所组成的族群中任一者。
请参照图12B，其为图12A的弹性介质体的俯视缩小图。在图12B中，镍/金焊垫952a于防焊层946a的开口上形成方阵，同理，镍/金焊垫952b于防焊层946b的开口上也会形成如图1 2B所示的方阵。当然，本实用新型也可设计弹性介质体943的表面中央不配置镍/金焊垫947，如图12C所示，使得镍/金焊垫947排列为中空的方阵。
请参照图13A-图13F，其为图12A的弹性介质体的流程图。首先，请先参照图13A，提供一具有多个导线948的弹性本体974，且于弹性本体974的顶面945a及底面945b分别定义防焊绝缘区域976a及976b。其中，光阻剂978a配置法防焊绝缘区域976a，而光阻剂978b配置于防焊绝缘区域976b，并进行曝光、显影及蚀刻。
接着，请参照图13B，进行化学蚀刻，用于稍微去除未被光阻剂978a及978b包覆的弹性本体974的顶面945a及底面945b，例如所去除的弹性本体974的厚度约为50(μm)，使得部分的导线948稍微裸露出两端于弹性本体974外。之后，本实用新型可进行表面处理(Surface Clean)或前处理(Pre-Treatment)，用于去除弹性本体974及导线948外的有机物质或氧化层。
然后，请参照图13C，将弹性本体974进行电镀，于弹性本体974的外缘形成铜箔层980a及980b，而铜箔层980a披覆着光阻剂978a及顶面945a。铜箔层980b披覆着光阻剂978b及底面945b，铜箔层980a及980b是皆与导线948电性连接。
接着，请参照图13D，去除光阻剂978a及978b，连带去除分别覆盖于光阻剂978a外的铜箔层980a及光阻剂978b外的980b，以形成铜箔952a及952b于顶面945a及底面945b。其中，各铜箔950a之间是等距地电性连接于对应的导线948，且各铜箔950b之间是等距地电性连接于对应的导线948，通常1个铜箔950a是利用3个导线948与1个铜箔950b电性连接。
然后，请参照图13E，于铜箔950a之间定义绝缘防焊区域976a，且于铜箔950b之间定义绝缘防焊区域976b，以分别形成绝缘防焊层946a及946b。铜箔950a是与防焊绝缘层946a交错排列地配置于顶面945a，且铜箔950b是与防焊绝缘层946b交错排列地配置于底面945b。其中，本实用新型利用镂空版印刷(Stencil Printing)或其他方式于乾燥过程中将液态油墨重抹于弹性本体974上，以分别形成防焊绝缘层946a及946b。
接着，请参照图13F，进行电镀，以分别形成镍/金焊垫952a及952b于铜箔950a及950b，也形成一连续来切割分段的弹性介质体982，且使得镍/金焊垫952a是电性连接于铜、箔950a，镍/金焊垫952b是电性连接法铜箔950b。其中，将弹性介质体982进行切单(Singulation)，以形成如图12A所示的弹性介质体942。
需要注意的是，弹性介质体942的具弹性的弹性本体944及倾斜排列的导线948的设计，使得弹性介质体942能够支撑其上的封装件，而一旦封装件不幸遭受外力压迫时，弹性介质体942可以作为封装件面对外力时的缓冲角色，以作相对应的变形，避免外力破坏封装件的结构。其中，在实际应用范围上，本实施例的弹性介质体942也可如实施例一的弹性介质体502一样可供GA封装件以锡球焊接的方式，或以导电高分子凸粒碰触的方式，或以导电柱碰触或焊接的方式与弹性介质体942及PCB电性连接，其组合方式如同图7-图11所示一样趋向多元化，可依封装件及PCB的性质选择组合方式，十分方便。所以在此不再附图赞述。
由实施例一及实施例二可知，本实用新型的弹性介质体可帮助封装件更容易与PCB电性连接，而其弹性支撑的弹性本体及倾斜导线的设计，更能保护封装件能够承受外力且不被外力所破坏。另外，当温度改变时，也能产生相对应的变形，避免封装件及PCB的不同热涨冷缩作用影响其两者间的固接效果，防止锡球产生断裂情况。此外，由于上铜箔是利用多个导线与下铜箔电性连接，使得弹性介质体能够与走线设计繁多的封装件电性连接，充分让封装件能够与PCB电性连接且发挥其功效。此外，封装件更可利用弹性介质体以锡球焊接或导电高分子凸粒碰触的方式与PCB电性连接，其组合方式可依封装件及PCB的性质而加以选择，且电性插槽及测试槽皆可循本实用新型的技术而加以设计其与封装件的组合方式，进一步用于测试庄的性能，十分方便。
本实用新型上述实施例所公开的供封装件固接于印刷电路板的弹性介质体，其弹性本体及导线的设计，更能保护封装件能够承受外力且不被外力所破坏。且当温度改变时，弹性介质体也可产生相对应的变形，避免封装件及PCB的热涨冷缩作用影响其两者间的固接效果，防止锡球产生断裂情况。其中，封装件更可利用弹性介质体以锡球焊接或导电高分子凸粒碰触的方式与PCB电性连接，其组合方式可依封装件及PCB的性质而加以选择，十分方便。
综上所述，虽然本实用新型已以一较佳实施例公开如上，然其并非用于限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰，因此本实用新型的保护范围以权利要求为准。

Claims (22)

1.一种弹性介质体(Elastomer Interposer)，用于供一封装件(Packaged IC)固接于一印刷电路板(Printed Circuit Board，PCB)，其特征在于，该弹性介质体包括：
一弹性本体，是具有一第一表面及一第二表面；
多个导线，是位于该弹性本体内，而各这些导线之间是等距平行，且这些导线是与该第二表面形成一倾斜角度；
多个第一铜箔，是配置于该第一表面，面各这些第一铜箔之间是具有一同隔，且这些第一铜箔俗与对应的这些导线电性连接；
多个第二铜箔，是配置于该第二表面，而各这些第二铜箔之间是具有该间隔，且这些第二铜箔是与对应的这些导线电性连接；
多个第一防焊绝缘层，是与这些第一铜箔交错排列于该第一表面；
多个第二防焊绝缘层，是与这些第二铜箔交错排列于该第二表面；
多个第一镍/金焊垫，是一对一地配置于这些第一铜箔的外表面；以及
多个第二镍/金焊垫，是一对一地配置于这些第二铜箔的外表面。
2.如权利要求1所述的弹性介质体，其特征在于，还包括：
多个第一导电高分子凸粒，是配置于这些第一镍/金焊垫的表面。
3.如权利要求2所述的弹性介质体，其特征在于，是利用这些第一导电高分子凸粒碰触该PCB，使得该弹性介质体电性连接于该PCB。
4.如权利要求3所述的弹性介质体，其特征在于，所述的封装件是一球格阵列(Bail Grid Array，BGA)封装件，而该BGA封装件是利用多个第一锡球焊接于这些第二镍/金焊垫的表面、使得该BGA封装件电性连接于该弹性介质体。
5.如权利要求3所述的弹性介质体，其特征在于，所述的封装件是一柱脚格状阵列(Column Grid Array，CGA)封装件，而该CGA封装件是利用多个第一导电柱焊接于这些第二镍/金焊垫的表面，使得该CGA封装件电性连接于该弹性介质体。
6.如权利要求2所述的弹性介质体，其特征在于，所述的封装件是一第一平格阵列(Land Grid Array，LGA)封装件，而该第一LGA封装件是碰触这些第一导电高分子凸粒，且该LGA封装件是电性连接于该弹性介质体。
7.如权利要求6所述的弹性介质体，其特征在于，所述的第二镍/金焊垫是利用多个第三锡球焊接于该PCB，该弹性介质体电性连接于该PCB。
8.如权利要求2所述的弹性介质体，其特征在于，还包括：
多个第二导电高分子凸粒，是配置于这些第二镍/字焊垫的表面。
9.如权利要求8所述的弹性介质体，其特征在于，所述的封装件是一第二平格阵列(Land Grid Array，LGA)封装件、而该第二LGA封装件是碰触这些第一导电高分子凸粒，且该LGA封装件是电性连接于该弹性介质体。
10.如权利要求8所述的弹性介质体，其特征在于，是利用这些第二导电高分子凸粒碰触该PCB，使得该弹性介质体电性连接于该PCB。
11.如权利要求1所述的弹性介质体，其特征在于，又包括：
多个第四锡球，配置于这些第一镍/金焊垫的表面。
12.如权利要求11所述的弹性介质体，其特征在于，是利用这些第四锡球焊接于该PCB上，该弹性介质体电性连接于该PCB。
13.如权利要求12所述的弹性介质体，其特征在于，所述的封装件是一陶瓷球格阵列(Ceramic Ball Grid Array，CBGA)封装件，而该CBGA封装件是利用多个第五锡球焊接于这些第二镍/金焊垫的表面，使得该CBGA封装件电性连接于该弹性介质体。
14.如权利要求13所述的弹性介质体，其特征在于，所述的CBGA封装件的热膨胀系数(Coefficient of Thermal Expansion，CTE)约为8ppm/℃，而该PCB的CTE约为18ppm/℃。
15.如权利要求12所述的弹性介质体，其特征在于，所述的封装件是一塑胶球格阵列(Plastic Ball Grid Array，PBGA)封装件，而该PBGA封装件是利用多个第六锡球焊接于这些第二镍/金焊垫的表面，该PBGA封装件电性连接于该弹性介质体。
16.如权利要求15所述的弹性介质体，其特征在于，所述的PBGA封装件的CTE约为18ppm/℃，而该PCB的CTE约为5-10ppm/℃。
17.如权利要求1所述的弹性介质体，其特征在于，所述的弹性本体的材质是选自于硅橡胶化合物(Silicone Rubber Compound)、聚胺基甲酸乙酯化合物(Polyurethane Compound)、聚乙烯化合物(PolyethyleneCompound)、合成橡胶(Synthetic Rubber)、硅氧烷树脂(Polysiloxaneresin Compound)、丙烯酸化合物(Acrylic Compound)及聚烯烃化合物(Polyolefins Compound)所组成族群中的任一者。
18.一种弹性介质体，该弹性介质体用于供一封装件固接于一PCB上，其特征在于，包括：
一弹性本体，该弹性本体内具有一第一表面、一第二表面及多个导线，其各这些导线之间是等距平行，且这些导线与该第二表面形成一倾斜角度；
这些导线的两端裸露出该第一表面及该第二表面；
一铜箔层包覆该弹性本体；
多个第一铜箔及多个第二铜箔于该第一表面及该第二表面，其中，这些第一铜箔之间具有一间隔，且这些第二铜箔之间也具有该间隔，这些第一铜箔利用对应的这些导线与这些第二铜箔电性连接；
多个第一防焊绝缘层及多个该第二防焊绝缘层于该第一表面及该第二表面，而这些第一防焊绝缘层是与这些第一铜箔交错排列，且这些第二防焊绝缘层是与这些第二铜箔交错排列；以及
多个第一镍/金焊垫及多个第二镍/金焊垫于这些第一铜箔的外表面及这些第二铜箔的外表面。
19.如权利要求11所述的弹性介质体，其特征在于所述的封装件是一塑胶球格阵列(Plastic Ball Grid Array，PBGA)封装件，而该PBGA封装件是利用多个第六锡球焊接于这些第二镍/金焊垫的表面，该PBGA封装件电性连接于该弹性介质体。
20.如权利要求19所述的弹性介质体，其特征在于所述的PBGA封装件的CTE约为18ppm/℃，而该PCB的CTE约为5-10ppm/℃。
21.如权利要求18所述的弹性介质体，其特征在于所述的弹、性本体的材质是选自于硅橡胶化合物(Silicone Rubber Compound)、聚胺基甲酸乙酯化合物(Polyurethane Compound)、聚乙烯化合物(PolyethyleneCompound)、合成橡胶(Synthetic Rubber)、硅氧烷树脂(Polysiloxaneresin Compound)、丙烯酸化合物(Acrylic Compound)及聚烯烃化合物(Polyolefins Compound)所组成族群中的任一者。
22.一种弹性介质体，其特征在于，包括：
一弹性本体，该弹性本体内具有一第一表面、一第二表面及多个导线，其各这些导线之间是等距平行，且这些导线与该第二表面形成一倾斜角度；
多个第一光阻层及多个第二光阻层于该第一表面及该第二表面，其中，这些第一光阻层于曝光、显影后之间是具有一区间，且这些第二光阻层于曝光、显影后之间也具有该区间；
这些导线的两端裸露出该区间；
一铜箔层包覆该弹性本体；
多个第一铜箔及多个第二铜箔于该第一表面及该第二表面，其中，这些第一铜箔之间是具有一间隔，且这些第二铜箔之间也具有该间隔，这些第一铜箔是利用对应的这些导线与这些第二铜箔电性连接；
多个第一防焊绝缘层及多个该第二防焊绝缘层于该第一表面及该第二表面，而这些第一防焊绝缘层是与这些第一铜箔交错排列，且这些第二防焊绝缘层是与这些第二铜箔交错排列；以及
多个第一镍/金焊垫及多个第二镍/金焊垫于这些第一铜箔的外表面及这些第二铜箔的外表面。
CN 02207631 2002-03-12 2002-03-12 供封装件固接于印刷电路板的弹性介质体 Expired - Lifetime CN2532661Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02207631 CN2532661Y (zh) 2002-03-12 2002-03-12 供封装件固接于印刷电路板的弹性介质体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02207631 CN2532661Y (zh) 2002-03-12 2002-03-12 供封装件固接于印刷电路板的弹性介质体

Publications (1)

Publication Number Publication Date
CN2532661Y true CN2532661Y (zh) 2003-01-22

Family

ID=33688557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02207631 Expired - Lifetime CN2532661Y (zh) 2002-03-12 2002-03-12 供封装件固接于印刷电路板的弹性介质体

Country Status (1)

Country Link
CN (1) CN2532661Y (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100338624C (zh) * 2003-03-11 2007-09-19 威刚科技股份有限公司 利用空间错位解决线路干扰的记忆卡基板
US7615706B2 (en) 2006-08-21 2009-11-10 Tpo Displays Corp. Layout of a printed circuit board
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
CN102327955A (zh) * 2011-06-23 2012-01-25 苏州旭创精密模具有限公司 一种提高弹簧片弹性的冲压方法
CN103426845A (zh) * 2013-07-30 2013-12-04 陕西华经微电子股份有限公司 双面独立多引脚带自锁电路端子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100338624C (zh) * 2003-03-11 2007-09-19 威刚科技股份有限公司 利用空间错位解决线路干扰的记忆卡基板
US7615706B2 (en) 2006-08-21 2009-11-10 Tpo Displays Corp. Layout of a printed circuit board
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
CN102327955A (zh) * 2011-06-23 2012-01-25 苏州旭创精密模具有限公司 一种提高弹簧片弹性的冲压方法
CN103426845A (zh) * 2013-07-30 2013-12-04 陕西华经微电子股份有限公司 双面独立多引脚带自锁电路端子
CN103426845B (zh) * 2013-07-30 2016-01-13 陕西华经微电子股份有限公司 双面独立多引脚带自锁电路端子

Similar Documents

Publication Publication Date Title
US6841882B2 (en) Elastomer interposer for grid array packages and method of manufacturing the same
CN100466242C (zh) 电子回路装置
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
US5810607A (en) Interconnector with contact pads having enhanced durability
US6814584B2 (en) Elastomeric electrical connector
CN1199927A (zh) 封装集成电路元件及其制造方法
CN1099710C (zh) 半导体器件
KR19990007268A (ko) 반도체 장치
CN1638072A (zh) 应力衰减型电子元器件、布线板及其安装体
KR100317756B1 (ko) 플립칩디바이스의볼접촉부
CN2532661Y (zh) 供封装件固接于印刷电路板的弹性介质体
KR101096330B1 (ko) 반도체 장치용 패키지
CN101044592A (zh) 封装装置及其形成方法
KR102497583B1 (ko) 유연한 연결부를 갖는 반도체 장치 및 그 제조방법
US11094561B2 (en) Semiconductor package structure
CN1956179A (zh) 芯片封装结构及凸块制程
CN1521841A (zh) 半导体器件
CN1222087C (zh) 弹性电气接插件
US20060189120A1 (en) Method of making reinforced semiconductor package
CN1992239A (zh) 球栅阵列封装结构
CN2598137Y (zh) 芯片封装结构
CN101615607A (zh) 芯片封装结构
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
CN2826691Y (zh) 无凸块式芯片封装体
CN101625986A (zh) 芯片封装结构制程

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20120312

Granted publication date: 20030122