CN220382101U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220382101U
CN220382101U CN202190000779.0U CN202190000779U CN220382101U CN 220382101 U CN220382101 U CN 220382101U CN 202190000779 U CN202190000779 U CN 202190000779U CN 220382101 U CN220382101 U CN 220382101U
Authority
CN
China
Prior art keywords
layer
electrode
opening
organic
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000779.0U
Other languages
English (en)
Inventor
车锺焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220382101U publication Critical patent/CN220382101U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。该显示装置包括：第一导电层，布置在基底上，包括电连接到第一晶体管的导电图案；第一有机平坦化层，布置在第一导电层上；有机层，布置在第一有机平坦化层上，有机层包括具有第一高度的第一堤和具有低于第一高度的第二高度的第二有机平坦化层；第一电极和第二电极，第二电极与第一电极间隔开，第一电极和第二电极布置在有机层上；及发光元件，布置在第一电极和第二电极上，第一有机平坦化层包括用于暴露导电图案的第一开口部分，第二有机平坦化层包括用于暴露导电图案的第二开口部分，第一有机平坦化层的限定第一开口部分的侧壁和第二有机平坦化层的限定第二开口部分的侧壁彼此不对准。该显示装置可具有改善的可靠性。

Description

显示装置
技术领域
公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置正在变得更加重要。因此，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
实用新型内容
技术问题
本公开的实施例的方面提供了一种具有改善的可靠性的显示装置。
应当注意的是，本公开的方面不限于上述方面，并且本领域技术人员将从以下描述中清楚地理解本公开的其他未提及的方面。
技术方案
根据公开的实施例，一种显示装置包括：基底；第一导电层，在基底上，并且包括电连接到第一晶体管的导电图案；第一有机平坦化层，在第一导电层上；有机层，在第一有机平坦化层上，有机层包括具有第一高度的第一堤和具有低于第一高度的第二高度的第二有机平坦化层；第一电极，在有机层上；第二电极，在有机层上，并且与第一电极间隔开；以及发光元件，设置在第一电极和第二电极上。第一有机平坦化层具有第一开口，导电图案通过第一开口暴露，第二有机平坦化层具有第二开口，导电图案通过第二开口暴露，并且第一有机平坦化层的限定第一开口的侧壁和第二有机平坦化层的限定第二开口的侧壁彼此不并排对准。
第二开口可以在基底的厚度方向上与第一开口的至少一部分叠置。
第二开口的直径或宽度可以小于第一开口的直径或宽度。
第二有机平坦化层可以覆盖第一有机平坦化层的限定第一开口的侧壁和第一有机平坦化层的上表面。
第二有机平坦化层的限定第二开口的侧壁的倾斜角可以大于第一有机平坦化层的限定第一开口的侧壁的倾斜角。
第一电极可以通过第二开口电连接到导电图案。
第二开口的直径或宽度可以大于第一开口的直径或宽度。
第二有机平坦化层的限定第二开口的侧壁可以在第一有机平坦化层的上表面上。
第一电极可以通过第一开口和第二开口电连接到导电图案。
第二开口可以暴露第一有机平坦化层的上表面的一部分和第一开口。
第二开口的直径或宽度可以等于第一开口的直径或宽度。
当从顶部观看时，第二开口可以在一方向上偏离第一开口。
第一有机平坦化层的限定第一开口的侧壁的倾斜角可以不同于第二有机平坦化层的限定第二开口的侧壁的倾斜角。
第一电极可以通过暴露导电图案的电极接触开口电连接到导电图案。
电极接触开口可以由第一开口或第二开口形成。
有机层可以直接在第一有机平坦化层的上表面上。
显示装置还可以包括钝化层，钝化层在第一有机平坦化层上并且具有暴露导电图案的第三开口。有机层可以在钝化层上。
钝化层的限定第三开口的侧壁可以与第一有机平坦化层的限定第一开口的侧壁并排对准。
显示装置还可以包括：第二导电层，在基底上，并且包括第一电容器电极；缓冲层，在第二导电层上；第三导电层，在缓冲层上，并且包括在基底的厚度方向上与第一电容器电极叠置的第二电容器电极；以及层间绝缘膜，在第三导电层上。第一导电层可以在层间绝缘膜上，并且第一导电层还可以包括在基底的厚度方向上与第一电容器电极和第二电容器电极叠置的第三电容器电极。
第一有机平坦化层和第二有机平坦化层可以置于第一电极与第三电容器电极之间。
其他实施例的细节包括在详细描述和附图中。
有益效果
根据本公开的实施例的显示装置可以包括包含第一有机平坦化层、第二有机平坦化层和第一堤的有机层，以补偿在多个导电层彼此叠置的区域中可能发生的表面水平差异。第二有机平坦化层可以具有第一高度，第一堤可以具有高于第一高度的第二高度，并且第二有机平坦化层和第一堤可以经由单个掩模工艺形成。因此，因为第一堤和第二有机平坦化层通过单个掩模工艺形成，并且还设置第二有机平坦化层作为置于第一电极和第二电极与第三导电层之间的有机膜，所以可以补充第一电极和第二电极与第三导电层之间的有机膜的厚度，否则由于在形成穿透钝化层的接触开口(或接触孔)的工艺期间第一有机平坦化层的厚度减小，第一电极和第二电极与第三导电层之间的有机膜的厚度会减小。以这种方式，可以防止或基本上防止第一电极和第二电极与第三导电层之间的短路或结合。因此，可以改善显示装置的可靠性。
根据实施例的效果不受上面例示的内容的限制，并且更多各种效果包括在本公开中。
附图说明
图1是根据本公开的实施例的显示装置的平面图。
图2是示出根据本公开的实施例的显示装置中包括的线的示意性布局图。
图3是根据本公开的实施例的显示装置的像素的等效电路图。
图4是示出根据本公开的实施例的显示装置中的像素的示意性平面图。
图5是沿着图4的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的剖视图。
图6是示出形成图5中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图7是沿着图4的线Q4-Q4'截取的剖视图。
图8是根据本公开的实施例的发光元件的视图。
图9是示出图5的区域A的示例的放大剖视图。
图10是示出根据另一实施例的图5的区域A的放大剖视图。
图11至图22是示出图5中所示的显示装置的制造方法的工艺步骤的剖视图。
图23是根据本公开的另一实施例的显示装置的剖视图。
图24是根据本公开的另一实施例的显示装置的剖视图。
图25是示出形成图24中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图26是根据本公开的另一实施例的显示装置的剖视图。
图27是示出形成图26中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图28是根据本公开的另一实施例的显示装置的剖视图。
图29是示出形成图28中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图30是示出根据另一实施例的形成第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图31是示出根据另一实施例的形成第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
具体实施方式
现在，将在下文中参照附图更充分地描述本公开，在附图中示出了公开的优选实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，它可以直接在另一层或基底上，或者也可以存在中间层。贯穿说明书，相同的附图标记表示相同的组件。
还将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。
在下文中，将参照附图描述实施例。
图1是根据本公开的实施例的显示装置的平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以是提供(或包括)显示屏的任何电子装置。例如，显示装置10可以是电视机、膝上型计算机、监视器、电子广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示装置、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数码相机、摄像机等。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在以下描述中，显示装置10被描述为无机发光二极管显示面板作为示例，但是本公开不限于此。可以采用任何其他合适的显示面板，只要可以同样地应用本公开的技术构思即可。
在附图中限定了第一方向DR1、第二方向DR2和第三方向DR3。将参照附图描述根据本公开的实施例的显示装置10。第一方向DR1可以在平面中垂直于第二方向DR2。第三方向DR3可以垂直于其中第一方向DR1和第二方向DR2所在的平面。第三方向DR3可以垂直于第一方向DR1和第二方向DR2中的每个。在根据本公开的实施例的显示装置10的以下描述中，第三方向DR3是指显示装置10的厚度方向(例如，显示侧或显示方向)。
当从顶部观看时，显示装置10可以具有矩形形状，所述矩形形状具有在第一方向DR1上的较长边和在第二方向DR2上的较短边。尽管显示装置10的较长边和较短边相交的拐角可以形成直角，但这仅仅是说明性的。显示装置10可以具有圆润的拐角。显示装置10的形状不限于所示的形状，并且可以以各种合适的方式进行修改。例如，显示装置10可以具有其他形状，诸如正方形、具有圆润的拐角(顶点)的矩形、其他多边形和圆形。
显示表面可以位于显示装置10的在第三方向DR3(例如，厚度方向)上的一侧上。在以下的描述中，除非另外具体地说明，否则显示装置10的上侧是指显示图像的在第三方向DR3上的一侧，显示装置10的上表面是指面对在第三方向DR3上的所述一侧的表面。另外，下侧是指在第三方向DR3上的相对(相反)侧，并且同样地，下表面是指面对在第三方向DR3上的相对侧的表面。如在这里使用的，术语“左侧”、“右侧”、“上侧”和“下侧”是指当从顶部观看显示装置10时的相对位置。例如，右侧是指在第一方向DR1上的一侧，左侧是指在第一方向DR1上的相对(相反)侧，上侧是指在第二方向DR2上的一侧，下侧是指在第二方向DR2上的相对(相反)侧。
显示装置10可以具有显示区域DPA和非显示区域NDA。在显示区域DPA中可以显示图像。在非显示区域NDA中不显示图像。
显示区域DPA的形状可以遵循显示装置10的形状。例如，当从顶部观看时，显示区域DPA可以具有大体上类似于显示装置10的形状的矩形形状。显示区域DPA可以大体上占据显示装置10的中心的大部分。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。当从顶部观看时，像素PX中的每个的形状可以是矩形或正方形。在实施例中，像素PX中的每个可以包括多个发光元件，所述多个发光元件包括无机颗粒(或由无机颗粒制成)。
非显示区域NDA可以设置在显示区域DPA的周围。非显示区域NDA可以整个地或部分地围绕显示区域DPA。非显示区域NDA可以形成显示装置10的边框。
图2是示出根据本公开的实施例的显示装置中包括的线的示意性布局图。
参照图2，显示装置10可以包括多条线。多条线可以包括在稍后将描述的电路元件层CCL(见例如图5)中。多条线可以包括扫描线SCL、感测线SSL、数据线DTL、初始化电压线VIL、第一电压线VDL、第二电压线VSL等。其他线也可以进一步设置在显示装置10中。
如在这里使用的，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者可以存在中间元件。另外，这样的元件可以被理解为单个集成(一体)元件，因此，元件的一个部分连接到另一个部分。此外，当元件被称为“连接”到另一元件时，该元件可以与所述另一元件直接接触并且还电连接到所述另一元件。
扫描线SCL和感测线SSL可以在第一方向DR1上延伸。扫描线SCL和感测线SSL可以连接到扫描驱动器SDR。扫描驱动器SDR可以包括驱动电路。扫描驱动器SDR可以设置在非显示区域NDA中。根据本公开的实施例，扫描驱动器SDR可以设置在与显示装置10的第一较短边(例如，图1中的左侧)相邻设置的非显示区域NDA中，但是本公开不限于此。扫描驱动器SDR也可以设置在与显示装置10的第二较短边(例如，图1中的右侧)相邻设置的非显示区域NDA中。扫描驱动器SDR可以连接到信号连接线CWL，并且信号连接线CWL的至少一端可以在非显示区域NDA中形成布线垫(pad，也被称为“焊盘”、“焊垫”)WPD_CW(下文中被称为信号连接垫)以连接到外部装置。
数据线DTL和初始化电压线VIL可以在与第一方向DR1交叉的第二方向DR2上延伸。初始化电压线VIL还可以包括在第一方向DR1上分支的部分以及在第二方向DR2上延伸的部分。
第一电压线VDL和第二电压线VSL可以在第二方向DR2上延伸。第一电压线VDL和第二电压线VSL还可以包括在第一方向DR1上延伸的部分。第一电压线VDL和第二电压线VSL的在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分可以是设置在不同层中(或上)的导电层。第一电压线VDL和第二电压线VSL可以具有但不限于网状结构。
数据线DTL、初始化电压线VIL、第一电压线VDL和第二电压线VSL可以电连接到一个或更多个布线垫WPD。布线垫WPD可以设置在非显示区域NDA中包括的垫区域PDA中。垫区域PDA可以设置在与显示装置10的第一较长边(例如，图1中的上侧)相邻的非显示区域NDA中，并且设置在与显示装置10的第二较长边(例如，图1中的下侧)相邻的非显示区域NDA中。
根据本公开的实施例，数据线DTL的布线垫WPD_DT(下文中被称为数据垫)可以设置在位于下侧的垫区域PDA中，而初始化电压线VIL的布线垫WPD_VINT(下文中被称为初始化电压垫)、第一电压线VDL的布线垫WPD_VDD(下文中被称为第一电压垫)和第二电压线VSL的布线垫WPD_VSS(下文中被称为第二电压垫)可以设置在位于上侧的垫区域PDA中。作为另一示例，数据垫WPD_DT、初始化电压垫WPD_VINT以及第一电压垫WPD_VDD和第二电压垫WPD_VSS可以全部设置在相同的区域中(例如，在显示区域DPA的上侧的非显示区域NDA中)。外部装置可以安装在布线垫WPD上。外部装置可以通过各向异性导电膜、超声波结合等安装在布线垫WPD上。
显示装置10的像素PX中的每个包括像素驱动电路。上述线可以穿过像素PX中的每个或其外围，以将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以进行适当地改变。根据本公开的实施例，显示装置10的像素PX中的每个可以具有3T1C结构，也就是说，像素驱动电路包括三个晶体管和一个电容器。在以下描述中，像素驱动电路将被描述为具有3T1C作为示例。然而，将理解的是，本公开不限于此。可以采用诸如2T1C结构、7T1C结构和6T1C结构的各种修改的像素结构。
图3是根据本公开的实施例的显示装置的像素的等效电路图。
参照图3，根据实施例的显示装置10的像素PX中的每个可以包括发光元件EL、多个晶体管T1、T2和T3以及电容器CST。多个晶体管T1、T2和T3可以包括第一晶体管T1、第二晶体管T2和第三晶体管T3。
发光元件EL与通过第一晶体管T1供应的电流成比例地发射光。发光元件EL包括第一电极、第二电极和设置在第一电极与第二电极之间的至少一个发光部。发光部可以通过从第一电极和第二电极传输的电信号发射在具体波长范围内的光。
发光元件EL的一端可以连接到第一晶体管T1的源电极，并且发光元件EL的另一端可以连接到第二电压线VSL，从第二电压线VSL施加低于第一电压线VDL的高电平电压(下文中被称为第一电源电压)的低电平电压(下文中被称为第二电源电压)。
第一晶体管T1根据栅电极与源电极之间的电压差调整从第一电压线VDL(从第一电压线VDL供应第一电源电压)流到发光元件EL的电流。例如，第一晶体管T1可以是用于驱动发光元件EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的第二源/漏电极，第一晶体管T1的源电极可以连接到发光元件EL的第一电极，并且第一晶体管T1的漏电极可以连接到从其施加第一电源电压的第一电压线VDL。
第二晶体管T2通过扫描线SCL的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到扫描线SCL，第二晶体管T2的第二源/漏电极可以连接到第一晶体管T1的栅电极，并且第二晶体管T2的第一源/漏电极可以连接到数据线DTL。
第三晶体管T3可以通过感测线SSL的感测信号导通，以将初始化电压线VIL连接到第一晶体管T1的源电极。第三晶体管T3的栅电极可以连接到感测线SSL，第三晶体管T3的第一源/漏电极可以连接到初始化电压线VIL，并且第三晶体管T3的第二源/漏电极可以连接到第一晶体管T1的源电极。
根据本公开的实施例，第二晶体管T2和第三晶体管T3中的每个的第一源/漏电极可以为源电极，而第二晶体管T2和第三晶体管T3中的每个的第二源/漏电极可以为漏电极。然而，将理解的是，本公开不限于此。第二晶体管T2和第三晶体管T3中的每个的第一源/漏电极可以为漏电极，而第二晶体管T2和第三晶体管T3中的每个的第二源/漏电极可以为源电极。
电容器CST形成在第一晶体管T1的栅电极与源电极之间。电容器CST存储第一晶体管T1的栅极电压与源极电压之间的电压差。
第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个可以形成为薄膜晶体管。尽管在图3中所示的示例中第一晶体管T1、第二晶体管T2和第三晶体管T3中的每个被实现为n型MOSFET(金属氧化物半导体场效应晶体管)，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3可以被实现为p型MOSFET，或者第一晶体管T1、第二晶体管T2和第三晶体管T3中的一些可以被实现为n型MOSFET，而其他晶体管可以被实现为p型MOSFET。
图4是示出根据本公开的实施例的显示装置中的像素的示意性平面图。
参照图4，显示装置10的每个像素PX可以包括发射区域EMA和非发射区域。从发光二极管ED发射的光可以在发射区域EMA处出射。从发光二极管ED发射的光没有到达非发射区域，因此没有光从非发射区域出射。
发射区域EMA可以包括设置有发光二极管ED的区域和与其相邻的区域。另外，发射区域EMA还可以包括其中从发光二极管ED发射的光被其他元件反射或折射以出射的区域。
每个像素PX还可以包括设置在非发射区域中的辅助区域SA。在辅助区域SA中可以不设置发光二极管ED。辅助区域SA可以在一个像素PX内设置在发射区域EMA的上侧(例如，在第二方向DR2上的一侧)。辅助区域SA可以设置在沿着第二方向DR2邻近的像素PX的发射区域EMA之间。
辅助区域SA可以包括分离区域ROP。在辅助区域SA的分离区域ROP中，包括在像素PX中的第一电极210和第二电极220可以分别与在第二方向DR2上与该像素PX相邻的另一像素PX中包括的第一电极210和第二电极220分离。因此，设置在像素PX中的每个中的第一电极210和第二电极220的部分可以设置在辅助区域SA中。
图5是沿着图4的线Q1-Q1'、线Q2-Q2'和线Q3-Q3'截取的剖视图。图6是示出形成图5中所示的第一电极接触开口(例如，第一电极接触孔)CT1的第一开口(例如，第一孔)和第二开口(例如，第二孔)周围的外围区域的布局的平面图。图7是沿着图4的线Q4-Q4'截取的剖视图。
图5示出了沿着图4的线Q2-Q2'截取的发射区域EMA的一部分的剖面以及沿着图4的线Q1-Q1'和Q3-Q3'截取的非发射区域的一部分的剖面。图5示出了三个晶体管之中的第一晶体管T1和第三晶体管T3的剖面和电容器CST的剖面作为设置在发射区域EMA中的电路元件层CCL的剖面，以及第一电极210和第二电极220连接到其下方的第三导电层140的区域的剖面作为非发射区域的剖面。
参照图3和图5，如上所述，一个像素包括多个晶体管T1、T2和T3以及电容器CST。
晶体管T1、T2和T3中的每个包括绝缘膜、形成电极的导电层和形成沟道的多个半导体图案。电容器CST包括形成电极的导电层和设置在导电层之间的绝缘膜。例如，电容器CST包括第一电容器电极CSE1、第二电容器电极CSE2、第三电容器电极CSE3和设置在它们之间的绝缘膜。上述导电材料、导电层、半导体图案和绝缘膜设置在基底SUB上。
根据实施例的显示装置10包括基底SUB、设置在基底SUB上的电路元件层CCL和设置在电路元件层CCL上的发光元件层。
电路元件层CCL包括设置在基底SUB上的半导体层120、多个导电层110、130和140、缓冲层161以及多个绝缘膜(例如，绝缘层)162、163、164和165。多个导电层110、130和140可以包括第一导电层110、第二导电层130和第三导电层140。多个绝缘层可以包括栅极绝缘体162、层间绝缘膜163、钝化层164和第一有机平坦化层165。
电路元件层CCL的层可以以第一导电层110、缓冲层161、半导体层120、栅极绝缘体162、第二导电层130、层间绝缘膜163、第三导电层140、钝化层164和第一有机平坦化层165的顺序在基底SUB的厚度方向上(例如，在第三方向DR3上)设置在基底SUB上。上述层中的每个可以包括单个膜或多个膜的堆叠(或者可以由单个膜或多个膜的堆叠制成)。其他层可以另外设置在这些层之间。
第一导电层110设置在基底SUB上。第一导电层110可以包括第一电压线VDL、光阻挡层BML、第一电容器电极CSE1、数据线DTL和初始化电压线VIL。第二电压线VSL也可以作为第一导电层110形成。在这样的实施例中，第三导电层140的第二电压线VSL可以用连接到作为第一导电层110形成的第二电压线VSL的导电图案代替。
第一电压线VDL可以设置为使得第一电压线VDL在第三方向DR3上与第一晶体管T1的第一有源层ACT1的至少一部分叠置。第一电压线VDL可以在基底SUB的厚度方向上与第一晶体管T1的第一电极SD1的至少一部分叠置。供应到第一晶体管T1的高电平电压(例如，第一电源电压)可以被施加到第一电压线VDL。
光阻挡层BML保护第一晶体管T1的第一有源层ACT1。光阻挡层BML可以至少设置在第一晶体管T1的第一有源层ACT1的沟道区下方并且至少覆盖所述沟道区，此外，可以整个地覆盖第一晶体管T1的第一有源层ACT1。然而，将理解的是，本公开不限于此。在一些实施例中，可以省略光阻挡层BML。
第一电容器电极CSE1可以在厚度方向上与第二导电层130的第二电容器电极CSE2和第三导电层140的第三电容器电极CSE3叠置，这将在后面进行描述。尽管不限于此，但是光阻挡层BML和第一电容器电极CSE1可以一体地形成为单个第一导电层图案111。
初始化电压线VIL可以设置为使得其在第三方向DR3上与第三晶体管T3的第二有源层ACT2的至少一部分叠置。初始化电压线VIL可以在基底SUB的厚度方向上与第三晶体管T3的第二电极SD4的至少一部分叠置。
第一导电层110可以包括阻挡光的材料。第一导电层110可以包括阻挡光的透射的不透明金属材料。第一导电层110可以包括钛(Ti)、铜(Cu)等。第一导电层110可以包括单个膜或多个膜(或者可以由单个膜或多个膜制成)。
缓冲层161可以设置在第一导电层110上。缓冲层161可以设置为覆盖其上设置有第一导电层110的基底SUB的整个表面。缓冲层161可以包括彼此交替堆叠的多个无机层(或者可以由彼此交替堆叠的多个无机层形成)。例如，缓冲层161可以包括其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层彼此交替堆叠的多个层(或者可以由其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层彼此交替堆叠的多个层制成)。缓冲层161保护多个晶体管T1、T2和T3免受透过基底SUB的湿气的影响，其中，基底SUB易受湿气渗透。
半导体层120可以设置在缓冲层161上。半导体层120可以包括第一有源层ACT1和第二有源层ACT2。第一有源层ACT1可以是第一晶体管T1的有源层，第二有源层ACT2可以是第三晶体管T3的有源层。半导体层120还可以包括第二晶体管T2的有源层(例如，第三有源层)。
第一有源层ACT1的一部分可以与第一电压线VDL叠置，而第一有源层ACT1的另一部分可以与光阻挡层BML叠置。另外，第二有源层ACT2的一部分可以与第一电容器电极CSE1叠置，而第二有源层ACT2的另一部分可以与初始化电压线VIL叠置。
半导体层120可以包括多晶硅、单晶硅、氧化物半导体等。根据本公开的实施例，当半导体层包括多晶硅时，可以通过使非晶硅结晶来形成多晶硅。当半导体层包括多晶硅时，第一晶体管T1的第一有源层ACT1和第三晶体管T3的第二有源层ACT2可以包括掺杂有杂质的掺杂区和在掺杂区之间的沟道区。在另一实施例中，半导体层可以包括氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
栅极绝缘体162可以设置在半导体层120上。栅极绝缘体162可以用作针对晶体管T1、T2和T3中的每个的栅极绝缘膜。栅极绝缘体162可以包括其中包括例如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘材料的无机层彼此交替堆叠的多个层(或者可以由其中包括例如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘材料的无机层彼此交替堆叠的多个层制成)。
第二导电层130可以设置在栅极绝缘体162上。第二导电层130可以包括第一栅电极GE1、第二栅电极GE2和第二电容器电极CSE2。第一栅电极GE1可以是第一晶体管T1的栅电极GE1，第二栅电极GE2可以是第三晶体管T3的栅电极GE2。第二导电层130还可以包括第二晶体管T2的栅电极。第二导电层130可以包括低电阻材料(或可以由低电阻材料制成)。第二导电层130可以包括但不限于诸如铜(Cu)、钛(Ti)、钼(Mo)、铝(Al)和银(Ag)的材料。
第一栅电极GE1可以在作为基底SUB的厚度方向的第三方向DR3上与第一晶体管T1的第一有源层ACT1的沟道区叠置。第二栅电极GE2可以在作为基底SUB的厚度方向的第三方向DR3上与第三晶体管T3的第二有源层ACT2的沟道区叠置。
第二电容器电极CSE2可以在作为基底SUB的厚度方向的第三方向DR3上与设置在第二电容器电极CSE2下方的第一电容器电极CSE1叠置。例如，第二电容器电极CSE2可以在第三方向DR3上与第一导电层110的第一电容器电极CSE1和第三导电层140的第三电容器电极CSE3叠置。
尽管在附图中第一晶体管T1的第一栅电极GE1和第二电容器电极CSE2彼此间隔开，但是第一晶体管T1的第一栅电极GE1和第二电容器电极CSE2可以一体地形成为单个第二导电层图案。
层间绝缘膜163可以设置在第二导电层130上。层间绝缘膜163可以设置为覆盖第二导电层130，并且可以用作第二导电层130与设置在其上的其他层之间的绝缘膜。层间绝缘膜163可以包括其中包括例如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘材料的无机层彼此交替堆叠的多个层(或者可以由其中包括例如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机绝缘材料的无机层彼此交替堆叠的多个层制成)。
第三导电层140可以设置在层间绝缘膜163上。第三导电层140可以包括第一晶体管T1的第一电极SD1(例如，漏电极)、第一晶体管T1的第二电极SD2(例如，源电极)、第三晶体管T3的第一电极SD3(例如，第一源/漏电极)、第三晶体管T3的第二电极SD4(例如，第二源/漏电极)、第三电容器电极CSE3、第二电压线VSL和导电图案CDP。第三导电层140还可以包括第二晶体管T2的第一电极和第二晶体管T2的第二电极。
第一晶体管T1的第一电极SD1和第二电极SD2可以分别通过穿透层间绝缘膜163和栅极绝缘体162的第二接触开口(例如，第二接触孔)CNT2电连接到第一晶体管T1的第一有源层ACT1的两个端部区域。另外，第一晶体管T1的第一电极SD1可以通过穿过层间绝缘膜163、栅极绝缘体162和缓冲层161的第一接触开口(例如，第一接触孔)CNT1电连接到第一导电层110的第一电压线VDL。第一晶体管T1的第二电极SD2可以通过穿过层间绝缘膜163、栅极绝缘体162和缓冲层161的第一接触开口CNT1电连接到第一导电层110的光阻挡层BML。因为第一晶体管T1的第二电极SD2电连接到设置在其下方的光阻挡层BML，所以第三导电层140的与第一晶体管T1的第二电极SD2一体地形成的第三电容器电极CSE3可以电连接到与第一导电层110的光阻挡层BML一体地形成的第一电容器电极CSE1。
第三晶体管T3的第一电极SD3和第二电极SD4可以分别通过穿透层间绝缘膜163和栅极绝缘体162的第二接触开口CNT2电连接到第三晶体管T3的第二有源层ACT2的两个端部区域。另外，第三晶体管T3的第二电极SD4可以通过穿过层间绝缘膜163、栅极绝缘体162和缓冲层161的第一接触开口CNT1电连接到第一导电层110的初始化电压线VIL。
第三电容器电极CSE3可以在作为厚度方向的第三方向DR3上与第一电容器电极CSE1和第二电容器电极CSE2叠置。例如，第三电容器电极CSE3可以在第三方向DR3上与第一导电层110的第一电容器电极CSE1和第二导电层130的第二电容器电极CSE2叠置。
第二电容器电极CSE2可以设置在第一电容器电极CSE1与第三电容器电极CSE3之间，使得第二电容器电极CSE2在第三方向DR3上与第一电容器电极CSE1和第三电容器电极CSE3叠置。第二电容器电极CSE2可以设置为使得其与第一电容器电极CSE1叠置且栅极绝缘体162和缓冲层161置于第二电容器电极CSE2与第一电容器电极CSE1之间，并且与第三电容器电极CSE3叠置且层间绝缘膜163置于第二电容器电极CSE2与第三电容器电极CSE3之间，以形成电容器CST。置于第二电容器电极CSE2与第一电容器电极CSE1之间的栅极绝缘体162和缓冲层161以及置于第二电容器电极CSE2与第三电容器电极CSE3之间的层间绝缘膜163可以是电容器CST的电介质。在形成有电容器CST的区域中，第一导电层110、第二导电层130和第三导电层140可以设置为在第三方向DR3上彼此叠置。
尽管不限于此，但是第一晶体管T1的第二电极SD2、第三电容器电极CSE3和第三晶体管T3的第一电极SD3可以一体地形成为第三导电层图案141。
导电图案CDP可以电连接到第一晶体管T1。导电图案CDP可以在另一部分区域中电连接到第一晶体管T1的第二电极SD2。另外，导电图案CDP可以通过穿过钝化层164、第一有机平坦化层165和第二有机平坦化层410的第一电极接触开口CT1电连接到第一电极210。第一晶体管T1可以通过导电图案CDP将从第一电压线VDL施加的第一电源电压传输到第一电极210。
导电图案CDP可以通过穿过钝化层164(稍后将描述)的第三开口(例如，第三孔)HA3和穿透第一有机平坦化层165(稍后将描述)的第一开口(例如，第一孔)HA1在第三方向DR3上暴露。另外，导电图案CDP可以通过穿透有机层400的第二有机平坦化层410(稍后将描述)的第二开口(例如，第二孔)HA2在第三方向DR3上暴露。第二开口HA2可以设置为在第三方向DR3上与第一开口HA1和第三开口HA3的至少一部分叠置。上述第一电极接触开口CT1可以形成为由第一开口HA1和第三开口HA3形成的开口(例如，通孔)或者形成为第二开口HA2。
低于供应给第一电压线VDL的高电平电压的低电平电压(例如，第二电源电压)可以被施加到第二电压线VSL。第二电压线VSL可以通过穿过钝化层164、第一有机平坦化层165和第二有机平坦化层410(稍后将描述)的第二电极接触开口(例如，第二接触孔)CT2电连接到第二电极220。施加到第二电压线VSL的第二电源电压可以被供应到第二电极220。用于在制造显示装置10的工艺期间使发光二极管ED对准的对准信号可以被施加到第二电压线VSL。
第二电压线VSL可以通过由穿过钝化层164(稍后将描述)的第三开口HA3和穿透第一有机平坦化层165(稍后将描述)的第一开口HA1形成的通孔在第三方向DR3上暴露。另外，第二电压线VSL可以通过穿透有机层400的第二有机平坦化层410(稍后将描述)的第二开口HA2在第三方向DR3上暴露。第二开口HA2可以设置为在第三方向DR3上与由第一开口HA1和第三开口HA3形成的通孔的至少一部分叠置。上述第二电极接触开口CT2可以由通孔形成，该通孔由第一开口HA1和第三开口HA3或第二开口HA2形成。
钝化层164可以设置在第三导电层140上。钝化层164覆盖并保护第三导电层140。钝化层164可以包括包含诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)的无机绝缘材料的无机层(或者可以由包含诸如氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)的无机绝缘材料的无机层制成)，或者可以由这样的材料的堆叠形成。
钝化层164可以根据设置在其下方的图案的形状或存在而具有表面水平差异。例如，当由无机材料制成时，钝化层164可以具有与其下方的水平差异一致的表面形状。例如，第一导电层110、第二导电层130和第三导电层140在第三方向DR3上彼此叠置处的钝化层164的部分表面的厚度可以不同于未设置第一导电层110、第二导电层130和第三导电层140处的钝化层164的部分表面的厚度。钝化层164的不同部分的这种厚度可以基于从同一平坦参考表面(其下方没有设置任何结构)(例如，从缓冲层161的上表面)测量的厚度来彼此比较。
第一有机平坦化层165可以设置在钝化层164上。第一有机平坦化层165可以设置在钝化层164上，以在由设置在其下方的多个层产生的水平差异之上提供平坦表面。另外，第一有机平坦化层165可以与稍后将描述的有机层400的第二有机平坦化层410一起设置在第三导电层140与电极层210和220之间，并且可以防止或基本上防止第三导电层140中包括的多个层与电极层210和220之间的结合。
第一有机平坦化层165可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。第一有机平坦化层165还可以包括但不限于光敏材料。根据本公开的实施例，第一有机平坦化层165可以包括聚酰亚胺(PI)。
第一有机平坦化层165可以具有大体上平坦的表面，而不管设置在其下方的图案的形状或存在。根据设置在其下方的多个导电层110、130和140的图案的形状或存在，第一有机平坦化层165可以针对不同区域具有不同的厚度。例如，第一导电层110、第二导电层130和第三导电层140以及多个绝缘膜161、162、163和164全部在第三方向DR3上彼此叠置处的第一有机平坦化层165的部分的第一厚度d1可以不同于未设置多个导电层处的第一有机平坦化层165的部分的第二厚度d2。因为第一有机平坦化层165具有平坦表面，所以第一有机平坦化层165的第一厚度d1可以小于第一有机平坦化层165的第二厚度d2。在这里，第一有机平坦化层165的厚度可以被测量为从钝化层164的上表面(或表面)到第一有机平坦化层165的上表面(或表面)的距离。
第一有机平坦化层165可以包括穿透第一有机平坦化层165的多个第一开口HA1，并且钝化层164可以包括穿透钝化层164的多个第三开口HA3。第一开口HA1和第三开口HA3可以形成在第一电极接触开口CT1和第二电极接触开口CT2(稍后将描述)将要形成的位置处，使得第三导电层140的导电图案CDP和第二电压线VSL可以被暴露。钝化层164的形成第三开口HA3的侧壁164SS和第一有机平坦化层165的形成第一开口HA1的侧壁165SS可以彼此并排对准。如在这里使用的，第一构件(或开口)的侧壁与第二构件(或开口)的侧壁并排对准的表述可以表示第一构件的侧壁和第二构件的侧壁位于同一平面上。另外，第一构件的侧壁与第二构件的侧壁并排对准的表述可以表示第一构件的侧壁和第二构件的侧壁对准而没有任何突起，并且第一构件的侧壁的倾斜角等于第二构件的侧壁的倾斜角。因此，其中第一构件的侧壁和第二构件的侧壁彼此不并排对准(或“不彼此并排对准”)的结构可以是指其中第一构件的侧壁和第二构件的侧壁位于不同平面上的结构，其中第一构件的侧壁从第二构件的侧壁突出或向着第二构件的侧壁的内侧更多地设置的结构，或者其中第一构件的侧壁既不从第二构件的侧壁突出也不向着第二构件的侧壁的内侧更多地对准，但是第一构件的侧壁的倾斜角不同于第二构件的侧壁的倾斜角的结构。
发光元件层可以设置在电路元件层CCL上。根据实施例的发光元件层包括有机层400(其包括第二有机平坦化层410和第一堤420)、第二堤600、包括第一电极210和第二电极220的电极层、多个发光二极管ED、第一接触电极710、第二接触电极720以及多个绝缘层510、520、530和540。
有机层400可以设置在第一有机平坦化层165上。有机层400可以覆盖第一有机平坦化层165的上表面，并且可以直接设置在第一有机平坦化层165上。
有机层400可以包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。有机层400还可以包括但不限于光敏材料。在一些实施例中，有机层400可以包括与第一有机平坦化层165相同的材料。例如，有机层400可以包括聚酰亚胺(PI)。然而，将理解的是，本公开不限于此。在一些其他实施例中，有机层400可以包括与第一有机平坦化层165不同的材料。
有机层400可以包括水平差异。有机层400可以包括跨不同区域具有不同高度的结构。有机层400可以包括具有第一高度的第一区域410和具有高于第一高度的第二高度的第二区域420。可以从诸如基底SUB的一个表面的参考表面测量有机层400的高度。在区域中的每个内，有机层400可以具有大体上平坦的表面，而不管设置在其下方的图案的形状或存在。有机层400可以在区域之间的边界处具有水平差异。在下文中，有机层400的第一区域410将被称为第二有机平坦化层410，并且有机层400的第二区域420将被称为第一堤420。
第二有机平坦化层410可以设置在第一有机平坦化层165的上表面上。第二有机平坦化层410可以覆盖第一有机平坦化层165的上表面，并且第二开口HA2可以在与由第一开口HA1和第三开口HA3形成的通孔对应的位置处穿过第二有机平坦化层410。第二有机平坦化层410中的第二开口HA2可以与由第一开口HA1和第三开口HA3形成的通孔一起形成第一电极接触开口CT1和第二电极接触开口CT2中的每个。然而，将理解的是，本公开不限于此。第一电极接触开口CT1和第二电极接触开口CT2中的每个可以仅由第二开口HA2形成。
第二有机平坦化层410可以与第一有机平坦化层165一起防止或基本上防止第三导电层140与第一电极210之间以及第三导电层140与第二电极220之间的结合的发生。因此，第二有机平坦化层410可以形成为具有足够的厚度，以防止或基本上防止第一电极210和第二电极220与设置在其下方的多个导电层之间的结合的发生。
第一电极210和第二电极220与设置在其下方的钝化层164的上表面之间的最小距离d5可以等于第一有机平坦化层165的第一厚度d1和第二有机平坦化层410的厚度d3的总和。因为第一有机平坦化层165和第二有机平坦化层410设置在第一电极210和第二电极220与第三导电层140之间，所以与其中仅设置有第一有机平坦化层165的结构相比，第一电极210和第二电极220与设置在其下面的钝化层164之间的厚度增加。因此，可以防止或进一步减轻多个导电层之间的短路，以防止或进一步减轻第一电极210和第二电极220与第三导电层140之间的结合。
第一堤420可以设置在发射区域EMA中，并且可以具有在基底SUB的厚度方向上(例如，在第三方向DR3上)从第二有机平坦化层410突出的形状。第一堤420的至少一部分可以从第二有机平坦化层410的上表面向上(例如，朝向第三方向DR3的一侧)突出。第一堤420的突出部分可以具有倾斜的侧表面。
第一堤420可以包括第一子堤421和第二子堤422。第一子堤421和第二子堤422可以在第一方向DR1上彼此间隔开。多个发光二极管ED可以设置在第一子堤421与第二子堤422之间的空间中。
因为第一堤420包括倾斜的侧表面，所以从发光二极管ED发射并朝向第一堤420的侧表面行进的光可以被朝向上侧(例如，显示侧)引导。例如，第一堤420可以提供设置发光二极管ED的空间，并且还可以提供反射分隔壁，所述反射分隔壁将从发光二极管ED发射的光的行进方向朝向显示侧改变。尽管在附图中第一堤420的侧表面具有倾斜的线性形状，但是本公开不限于此。例如，第一堤420的侧壁(或外表面)可以具有弯曲的半圆形状或半椭圆形状。
如上所述，跨不同区域具有不同高度的有机层400可以包括有机材料，所述有机材料包含光敏材料。在这样的实施例中，有机层400的第二有机平坦化层410和第一堤420可以经由单个工艺集成和形成。有机层400可以使用半色调掩模或狭缝掩模形成。当图案化的有机层400经由单个掩模工艺一体地形成时，第二有机平坦化层410的形成第二开口HA2(穿透第二有机平坦化层410)的侧壁410SS和第一堤420的侧壁可以具有基本上相似的倾斜角。根据本公开的实施例，第二有机平坦化层410的形成第二开口HA2的侧壁410SS的第二倾斜角θ2可以等于第一堤420的侧壁的第三倾斜角θ3。然而，将理解的是，本公开不限于此。
在下文中，将参照图5和图6详细描述第一电极接触开口CT1和第二电极接触开口CT2的结构以及第一堤420的结构。
如上所述，第一电极接触开口CT1和第二电极接触开口CT2中的每个可以形成为由穿透钝化层164的第三开口HA3和穿透第一有机平坦化层165的第一开口HA1形成的通孔，或者形成为穿透第二有机平坦化层410的第二开口HA2。根据本公开的实施例，第一电极接触开口CT1和第二电极接触开口CT2中的每个可以包括第一开口HA1、第二开口HA2和第三开口HA3。
第一开口HA1可以由第一有机平坦化层165的侧壁165SS形成(或由第一有机平坦化层165的侧壁165SS限定)，并且第三开口HA3可以由钝化层164的侧壁164SS形成(或由钝化层164的侧壁164SS限定)。钝化层164的形成第三开口HA3的侧壁164SS和第一有机平坦化层165的形成第一开口HA1的侧壁165SS可以如上所述彼此并排对准。
第二开口HA2可以在第三方向DR3上与第一开口HA1和第三开口HA3至少部分地叠置。第二开口HA2可以由第二有机平坦化层410的侧壁410SS形成(或由第二有机平坦化层410的侧壁410SS限定)。根据本公开的实施例，第二有机平坦化层410的形成第二开口HA2的侧壁410SS可以与第一有机平坦化层165的侧壁165SS并排对准。
第一开口HA1和第二开口HA2可以经由不同的工艺形成。此外，第一开口HA1和第三开口HA3可以经由同一工艺形成。因此，第一有机平坦化层165的形成第一开口HA1的侧壁165SS的第一倾斜角θ1可以等于钝化层164的形成第三开口HA3的侧壁164SS的第一倾斜角θ1。另外，第一有机平坦化层165的形成第一开口HA1的侧壁165SS的第一倾斜角θ1可以不同于第二有机平坦化层410的形成第二开口HA2的侧壁410SS的第二倾斜角θ2。
第一倾斜角θ1可以小于第二倾斜角θ2。然而，将理解的是，本公开不限于此。第一倾斜角θ1可以等于第二倾斜角θ2。例如，第一倾斜角θ1、第二倾斜角θ2和第三倾斜角θ3均可以在小于约60°的范围内，并且在一些实施例中，可以在约45°或更小的范围内。
当从顶部观看时，第一开口HA1和第二开口HA2可以在第三方向DR3上彼此叠置。第一开口HA1的直径(或宽度)w1可以等于在第一有机平坦化层165的上表面(或第二有机平坦化层410的下表面)上测量的第二开口HA2的直径w2。因为第一开口HA1和第二开口HA2在第三方向DR3上彼此完全地对准，所以第一电极接触开口CT1和第二电极接触开口CT2中的每个可以由第一开口HA1和第二开口HA2形成。
在下文中，将详细描述设置在发光元件层的有机层400上的多个层。
参照图4、图5和图7，电极层210和220可以设置在有机层400上。电极层210和220可以包括第一电极210和第二电极220。第一电极210可以设置在第一子堤421上，第二电极220可以设置在第二子堤422上。
当从顶部观看时，第一电极210和第二电极220中的每个可以具有在第二方向DR2上延伸的形状。第一电极210和第二电极220可以在第一方向DR1上彼此间隔开。第一电极210和第二电极220可以分别具有与第一子堤421和第二子堤422的形状基本上相似的形状，但是可以具有大的(或更大的)面积。
当从顶部观看时，第一电极210可以在第二方向DR2上延伸，使得第一电极210与第二堤600的在第一方向DR1上延伸的部分叠置。第一电极210可以通过穿透有机层400、第一有机平坦化层165和钝化层164的第一电极接触开口CT1接触第三导电层140的导电图案CDP。第一电极210可以通过导电图案CDP电连接到第一晶体管T1。第一电极210可以设置在第一有机平坦化层165和钝化层164的侧壁165SS和侧壁164SS上以及第二有机平坦化层410的侧壁410SS上。
当从顶部观看时，第二电极220可以在第二方向DR2上延伸，使得第二电极220与第二堤600的在第一方向DR1上延伸的部分叠置。第二电极220可以通过穿透有机层400、第一有机平坦化层165和钝化层164的第二电极接触开口CT2接触第二电压线VSL。第二电极220可以设置在第一有机平坦化层165和钝化层164的侧壁165SS和侧壁164SS上以及第二有机平坦化层410的侧壁410SS上。
尽管在附图中第一电极接触开口CT1和第二电极接触开口CT2形成在使得第一电极接触开口CT1和第二电极接触开口CT2与第二堤600叠置的位置处，但是本公开不限于此。例如，第一电极接触开口CT1和第二电极接触开口CT2可以不与第二堤600叠置，而是可以设置在被第二堤600围绕的发射区域EMA中(例如，第二堤600可以在发射区域EMA的外围周围延伸)。
第一电极210和第二电极220可以在像素PX的辅助区域SA的分离区域ROP处分别与在第二方向DR2上相邻于像素PX的另一像素PX的第一电极210和第二电极220分离。具有这种形状的第一电极210和第二电极220可以经由在制造显示装置10的工艺期间在设置发光二极管ED的工艺之后在辅助区域SA的分离区域ROP处断开第一电极210和第二电极220的工艺来形成。然而，将理解的是，本公开不限于此。在一些实施例中，第一电极210和第二电极220可以延伸到在第二方向DR2上与像素PX相邻的另一像素PX，以与相邻像素PX的第一电极和第二电极成一体。在其他实施例中，第一电极210和第二电极220中的仅一个可以是分离的。
针对每个像素PX设置的第一电极210和第二电极220的形状和布置在这里不被具体地限制，只要第一电极210和第二电极220至少部分地彼此间隔开使得发光二极管ED可以设置在第一电极210与第二电极220之间即可。
第一电极210可以设置在第一子堤421上以覆盖第一子堤421的外表面。第一电极210可以从第一子堤421的侧表面向外延伸，并且也可以部分地设置在第二有机平坦化层410的上表面上。
第二电极220可以设置在第二子堤422上以覆盖第二子堤422的外表面。第二电极220可以从第二子堤422的侧表面向外延伸，并且也可以部分地设置在第二有机平坦化层410的上表面上。
在第一子堤421与第二子堤422之间，第一电极210和第二电极220在第二有机平坦化层410上在第一方向DR1上彼此间隔开。
第一电极210和第二电极220可以分别电连接到发光二极管ED，并且第一电极210和第二电极220可以接收电压(例如，预定的电压)，使得发光二极管ED发射光。例如，第一电极210和第二电极220可以通过稍后将描述的第一接触电极710和第二接触电极720电连接到设置在第一电极210与第二电极220之间的发光二极管ED，并且可以通过第一接触电极710和第二接触电极720将电信号传输到发光二极管ED。
第一电极210和第二电极220可以用于在像素PX中形成电场以使发光二极管ED对准。发光二极管ED可以通过形成在第一电极210和第二电极220上的电场而设置在第一电极210与第二电极220之间。
第一绝缘层510可以设置在第一电极210和第二电极220上。第一绝缘层510可以设置在第一电极210和第二电极220上，并且可以具有分别暴露第一电极210和第二电极220的至少一部分的开口OP11和OP12。第一开口OP11可以暴露第一电极210的上表面的一部分，第二开口OP12可以暴露第二电极220的上表面的一部分。第一开口OP11和第二开口OP12可以位于辅助区域SA中。第一电极210和第二电极220可以在辅助区域SA中分别通过第一开口OP11和第二开口OP12电连接到稍后将描述的第一接触电极710和第二接触电极720。
第一绝缘层510可以保护第一电极210和第二电极220并使第一电极210和第二电极220彼此绝缘。另外，第一绝缘层510可以防止(或基本上防止)设置在其上的发光二极管ED接触其他元件并被损坏。
第二堤600可以设置在第一绝缘层510上。第二堤600可以跨像素PX的边界设置以在邻近的像素PX之间做出区分，并且可以将发射区域EMA与辅助区域SA区分。另外，第二堤600具有大于第一堤420的高度的高度，以在这些区域之间做出区分。因此，在制造显示装置10的工艺的用于使发光二极管ED对准的喷墨印刷工艺中，其中分散有多个发光二极管ED的墨不会混入到相邻的像素PX中，因此，墨可以喷射到发射区域EMA中。
发光二极管ED可以设置在第一绝缘层510上。发光二极管ED可以沿着第一电极210和第二电极220延伸所沿的第二方向DR2彼此间隔开，并且可以基本上彼此平行地对准。
发光二极管ED可以包括掺杂成具有不同导电类型的半导体层。发光二极管ED可以包括多个半导体层，并且可以对准，使得其第一端根据在第一电极210和第二电极220上产生的电场的方向指向特定方位。另外，发光二极管ED可以包括活性层33(见例如图8)以发射特定波段的光。设置在像素PX中的每个中的发光二极管ED可以根据活性层33的材料而发射不同波段的光。然而，将理解的是，本公开不限于此。设置在像素PX中的每个中的发光二极管ED可以发射相同颜色的光。
发光二极管ED可以设置在第一子堤421与第二子堤422之间。发光二极管ED可以设置在第一绝缘层510上，使得在第一子堤421与第二子堤422之间，发光二极管ED的两端分别定位在第一电极210和第二电极220上。发光二极管ED可以设置在第一电极210与第二电极220之间，使得第一端设置在第一电极210上，第二端设置在第二电极220上。
第二绝缘层520可以部分地设置在发光二极管ED上。第二绝缘层520可以设置在设置于第一电极210与第二电极220之间的发光二极管ED上，以暴露发光二极管ED的两端(例如，相对端)。第二绝缘层520可以设置为部分地围绕发光二极管ED的外表面。第二绝缘层520可以在制造显示装置10的工艺期间保护发光二极管ED并固定发光二极管ED。
形成第二绝缘层520的材料可以设置在第一电极210与第二电极220之间，并且第一绝缘层510与发光二极管ED之间的凹入的空的空间可以用该材料填充。
多个接触电极710和720可以设置在第二绝缘层520上。接触电极710和720可以包括第一接触电极710和第二接触电极720。第一接触电极710和第二接触电极720可以彼此间隔开。
第一接触电极710可以设置在第一电极210上。第一接触电极710可以具有在第二方向DR2上延伸的形状。第一接触电极710可以接触第一电极210和发光二极管ED的第一端。第一接触电极710可以在辅助区域SA中接触被(或通过)形成在第一绝缘层510中的第一开口OP11暴露的第一电极210，并且可以在发射区域EMA中接触被第二绝缘层520暴露的发光二极管ED的第一端。第一接触电极710可以将发光二极管ED的第一端与第一电极210电连接。
第三绝缘层530可以设置在第一接触电极710上。第三绝缘层530还可以设置在第一绝缘层510和第二堤600上。在发射区域EMA中，第三绝缘层530可以设置为覆盖第一接触电极710、第一绝缘层510和第二堤600，并且可以不设置在发光二极管ED的第二端上，使得发光二极管ED接触第二接触电极720。另外，在辅助区域SA中，第三绝缘层530可以设置为覆盖第一接触电极710、第一绝缘层510和第二堤600，并且可以与第一绝缘层510一起形成第二开口OP12，使得第二电极220接触第二接触电极720。第三绝缘层530可以使第一接触电极710与第二接触电极720电绝缘。
第二接触电极720可以设置在第二电极220上。第二接触电极720可以具有在第二方向DR2上延伸的形状。第二接触电极720可以接触第二电极220和发光二极管ED的第二端。第二接触电极720可以在辅助区域SA中接触被形成在第一绝缘层510和第三绝缘层530中的第二开口OP12暴露的第二电极220，并且可以在发射区域EMA中接触被第二绝缘层520暴露的发光二极管ED的第二端。第二接触电极720可以将发光二极管ED的第二端与第二电极220电连接。
被第二绝缘层520暴露的发光二极管ED的第一端可以通过第一接触电极710电连接到第一电极210，并且发光二极管ED的第二端可以通过第二接触电极720电连接到第二电极220。
第一接触电极710和第二接触电极720可以包括导电材料。例如，第一接触电极710和第二接触电极720可以包括ITO、IZO、ITZO、铝(Al)等。例如，第一接触电极710和第二接触电极720可以包括但不限于透明导电材料。
第四绝缘层540可以整个地设置在基底SUB上。第四绝缘层540可以整个地设置在基底SUB上，以保护设置在其上的元件免受外部环境的影响。
上述第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层540中的每个可以包括无机绝缘材料或有机绝缘材料。
根据该实施例的显示装置可以包括包含第一有机平坦化层、第二有机平坦化层和第一堤的有机层，以补偿在多个导电层彼此叠置的区域中可能发生的表面水平差异。此外，可以经由单个掩模工艺形成有机层的具有第一高度的第二有机平坦化层和具有高于第一高度的第二高度的第一堤。因此，因为第一堤和第二有机平坦化层经由单个掩模工艺形成，并且还设置第二有机平坦化层作为置于第一电极和第二电极与第三导电层之间的有机膜，所以第一电极和第二电极与第三导电层之间的有机膜的厚度可以被补充，从而可以补充第一有机平坦化层在形成穿透钝化层的接触开口的工艺期间减小的厚度。以这种方式，可以防止或基本上防止第一电极和第二电极与第三导电层之间的短路或结合。因此，可以改善显示装置的可靠性。
图8是示出根据本公开的实施例的发光元件的视图。
参照图8，发光二极管ED是颗粒元件，并且可以具有拥有纵横比(例如，预定的纵横比)的棒状形状或圆柱形形状。发光二极管ED的长度可以大于发光二极管ED的直径，使得纵横比可以在6:5至100:1的范围内，但不限于此。
发光二极管ED可以具有纳米级(从1nm到1μm)到微米级(从1μm到1mm)的尺寸。根据本公开的实施例，发光二极管ED的直径和长度都可以具有纳米级或微米级。在一些其他实施例中，发光二极管ED的直径可以具有纳米级，而发光二极管ED的长度可以具有微米级。在一些实施例中，发光二极管ED中的一些的直径和/或长度可以具有纳米级，而发光二极管ED中的其他一些的直径和/或长度具有微米级。
根据本公开的实施例，发光二极管ED可以是无机发光二极管。无机发光二极管可以包括多个半导体层。例如，无机发光二极管可以包括第一导电类型(例如，n型)半导体层、第二导电类型(例如，p型)半导体层和置于第一导电类型半导体层与第二导电类型半导体层之间的活性半导体层。活性半导体层可以分别从第一导电类型半导体层和第二导电类型半导体层接收空穴和电子，并且到达活性半导体层的空穴和电子可以结合以发射光。
根据本公开的实施例，上述半导体层可以沿着发光二极管ED的纵向方向顺序地堆叠。发光二极管ED可以包括在纵向方向上顺序地堆叠的第一半导体层31、活性层33和第二半导体层32，如例如图8中所示。第一半导体层31、活性层33和第二半导体层32可以分别是上述第一导电类型半导体层、活性半导体层和第二导电类型半导体层。
第一半导体层31可以掺杂有第一导电类型掺杂剂。第一导电类型掺杂剂可以是Si、Ge、Sn、Se等。根据本公开的实施例，第一半导体层31可以包括(或可以是)掺杂有n型Si的n-GaN。
第二半导体层32可以与第一半导体层31间隔开，且活性层33在第二半导体层32与第一半导体层31之间。第二半导体层32可以掺杂有第二导电类型掺杂剂，例如Mg、Zn、Ca和Ba。根据本公开的实施例，第二半导体层32可以包括(或可以是)掺杂有p型Mg的p-GaN。
活性层33可以包括具有单量子阱结构或多量子阱结构的材料。如上所述，活性层33可以响应于通过第一半导体层31和第二半导体层32施加的电信号在电子-空穴对在其中结合时发光。
在一些实施例中，活性层33可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，并且可以根据发射的光的波长范围而包括其他III族至V族半导体材料。
从活性层33发射的光不仅可以通过发光二极管ED的在纵向方向上的外表面出射，而且可以通过两个侧表面出射。例如，从活性层33发射的光传播所沿的方向不限于一个方向。
发光二极管ED还可以包括设置在第二半导体层32上的元件电极层37。元件电极层37可以接触第二半导体层32。元件电极层37可以是欧姆接触电极，但不限于此。在一些实施例中，元件电极层37可以是肖特基接触电极。
当发光二极管ED的两端电连接到接触电极710和720以向第一半导体层31和第二半导体层32施加电信号时，元件电极层37可以设置在第二半导体层32与第二接触电极720之间以减小它们之间的电阻。元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。元件电极层37可以包括掺杂有n型或p型杂质的半导体材料。
发光二极管ED还可以包括围绕第一半导体层31、第二半导体层32、活性层33和/或元件电极层37的外部外围表面的绝缘膜38。绝缘膜38可以设置为至少围绕活性层33的外表面，并且可以在发光二极管ED延伸所沿的方向上延伸。绝缘膜38可以保护上述元件。绝缘膜38可以包括具有绝缘性质的材料(或可以由具有绝缘性质的材料制成)，并且可以防止或基本上防止当活性层33接触通过其将电信号传输到发光二极管ED的电极时可能发生的电短路。另外，因为绝缘膜38保护第一半导体层31和第二半导体层32的外部外围表面，包括活性层33的外部外围表面，所以可以防止或基本上防止发光效率的降低。
图9是示出图5的区域A的放大剖视图。
参照图9，发光二极管ED可以布置成使得其平行于基底SUB延伸。包括在发光二极管ED中的多个半导体层可以在与基底SUB的上表面平行的方向上顺序地设置。例如，发光二极管ED的第一半导体层31、活性层33、第二半导体层32和元件电极层37可以在穿过两端的剖面中在与基底SUB的表面平行的方向上顺序地布置。发光二极管ED可以设置为使得发光二极管ED的设置有第二半导体层32的第一端放置在第一电极210上，而发光二极管ED的设置有第一半导体层31的第二端放置在第二电极220上。然而，将理解的是，本公开不限于此。一些发光二极管ED可以设置为使得发光二极管ED的设置有第二半导体层32的第一端可以放置在第二电极220上，而发光二极管ED的设置有第一半导体层31的第二端可以放置在第一电极210上。被第二绝缘层520暴露的发光二极管ED的两端可以分别接触第一接触电极710和第二接触电极720。
第一接触电极710可以接触发光二极管ED的第一端。第一接触电极710可以接触位于发光二极管ED的第一端处的元件电极层37。第一接触电极710可以通过发光二极管ED的元件电极层37电连接到第二半导体层32。
第二接触电极720可以接触发光二极管ED的第二端。第二接触电极720可以接触位于发光二极管ED的第二端处的第一半导体层31。第二接触电极720可以电连接到发光二极管ED的第一半导体层31。
发光二极管ED的定位有第二半导体层32的第一端可以通过第一接触电极710电连接到第一电极210，而发光二极管ED的定位有第一半导体层31的第二端可以通过第二接触电极720电连接到第二电极220。例如，因为发光二极管ED的两端分别接触第一接触电极710和第二接触电极720，所以发光二极管ED可以从第一电极210和第二电极220接收电信号，并且可以根据电信号从发光二极管ED的活性层33发射光。
图10是示出根据另一实施例的图5的区域A的放大剖视图。
图10中所示的实施例与图9中所示的实施例的不同之处在于省略了第三绝缘层530。
例如，第一接触电极710和第二接触电极720_1可以直接设置在第二绝缘层520上。第一接触电极710和第二接触电极720_1可以在第二绝缘层520上彼此间隔开，以暴露第二绝缘层520的一部分。第二绝缘层520的在第一接触电极710与第二接触电极720_1之间的暴露部分可以接触第四绝缘层540。
根据该实施例，即使省略了第三绝缘层530，第二绝缘层520也包括有机绝缘材料以固定发光二极管ED。第一接触电极710和第二接触电极720_1可以经由单个掩模工艺图案化并且一起形成。因此，不需要额外的掩模工艺来形成第一接触电极710和第二接触电极720_1，因此，可以改善制造工艺的效率。除了省略了第三绝缘层530之外，该实施例与图9中所示的实施例相同；因此，将省略冗余的描述。
在下文中，将描述制造上述显示装置10的方法。
图11至图22是示出制造图5中所示的显示装置的方法的工艺步骤的剖视图。
首先，参照图11，准备基底SUB，并且在基底SUB上形成多个导电层110、130和140、半导体层120、缓冲层161以及多个绝缘层162和163。
在基底SUB上形成图案化的第一导电层110。可以通过掩模工艺形成第一导电层110。例如，用于第一导电层的材料层可以整个地沉积在基底SUB上，然后可以经由光刻工艺图案化以形成如图11中所示的图案化的第一导电层110。
随后，遍及其上形成有第一导电层110的基底SUB的整个表面形成缓冲层161。随后，在缓冲层161上形成图案化的半导体层120。可以经由掩模工艺形成半导体层120。例如，用于半导体层的材料层可以整个地沉积在缓冲层161上，然后经由光刻工艺图案化以形成如图11中所示的图案化的半导体层120。
随后，在其上形成有半导体层120的缓冲层161上形成栅极绝缘体162。随后，在栅极绝缘体162上形成图案化的第二导电层130。可以经由掩模工艺形成第二导电层130。例如，用于第二导电层的材料层可以整个地沉积在栅极绝缘体162上，然后可以经由光刻工艺图案化以形成如图11中所示的图案化的第二导电层130。
随后，在其上形成有图案化的第二导电层130的栅极绝缘体162上堆叠层间绝缘膜163，并且可以形成暴露第一导电层110的一部分(例如，第一电压线VDL、初始化电压线VIL)的第一接触开口CNT1和暴露半导体层120的一部分(例如，第一有源层ACT1的源区和漏区以及第二有源层ACT2的源区和漏区)的第二接触开口CNT2。形成接触开口CNT1和CNT2的工艺可以包括(或可以是)掩模工艺。
可以使用不同的掩模顺序地形成第一接触开口CNT1和第二接触开口CNT2。例如，用于层间绝缘膜的绝缘层整个地沉积在其上形成有第二导电层130的缓冲层161上。随后，在用于层间绝缘膜的绝缘层上形成暴露第一导电层110的一部分的第一光致抗蚀剂图案，并且可以通过使用第一光致抗蚀剂图案作为蚀刻掩模通过蚀刻用于层间绝缘膜的绝缘层、栅极绝缘体162和缓冲层161来形成暴露第一导电层110的一部分的第一接触开口CNT1。随后，在去除第一光致抗蚀剂图案之后，在用于层间绝缘膜的绝缘层上形成暴露半导体层120的一部分的第二光致抗蚀剂图案，并且可以通过使用第二光致抗蚀剂图案作为蚀刻掩模通过蚀刻用于层间绝缘膜的绝缘层和栅极绝缘体162来形成第二接触开口CNT2。
可以使用同一掩模形成第一接触开口CNT1和第二接触开口CNT2。在这样的实施例中，不需要额外的掩模工艺来形成第一接触开口CNT1和第二接触开口CNT2，因此，可以改善制造工艺的效率。将注意的是，在蚀刻缓冲层161以形成第一接触开口CNT1的同时，半导体层120可以暴露于蚀刻剂。
随后，在层间绝缘膜163上形成图案化的第三导电层140。可以经由掩模工艺形成图案化的第三导电层140。例如，用于第三导电层的材料层整个地沉积在层间绝缘膜163上。在沉积工艺期间，用于第三导电层的材料层甚至可以沉积到第一接触开口CNT1和第二接触开口CNT2的内部以连接到第一导电层110和半导体层120。随后，将光致抗蚀剂层施用到用于第三导电层的材料层上，并且通过曝光和显影形成光致抗蚀剂图案。然后，通过将光致抗蚀剂图案用作蚀刻掩模来蚀刻用于第三导电层的材料层。随后，经由剥离或灰化工艺来去除光致抗蚀剂图案以完成如图11中所示的图案化的第三导电层140。
随后，参照图12至图15，在其上形成有第三导电层140的层间绝缘膜163上形成具有开口(例如，通孔)(包括第一开口HA1和第三开口HA3)的钝化层164和第一有机平坦化层165。
例如，参照图12，用于钝化层的材料层164'整个地设置在其上形成有第三导电层140的层间绝缘膜163上。
随后，参照图13，在用于钝化层的材料层164'上形成图案化的第一有机平坦化材料层165'。第一有机平坦化材料层165'具有多个开口OP2，包括在第三导电层140通过其电连接到第一电极210的第一接触开口CNT1所形成的位置处以及在第三导电层140通过其电连接到第二电极220的第二接触开口CNT2所形成的位置处。例如，多个第二开口OP2可以在第三方向DR3上与第三导电层140的导电图案CDP的一部分和第二电压线VSL的一部分叠置。
第一有机平坦化材料层165'可以包括例如有机材料，所述有机材料包括(或包含)光敏材料。可以通过施用第一有机材料层然后通过曝光和显影形成多个第二开口OP2来形成具有多个第二开口OP2的图案化的第一有机平坦化材料层165'。
第一有机平坦化材料层165'可以具有大体上平坦的表面，而不管设置在其下方的图案的形状或存在。根据设置在其下方的多个导电层110、130和140的图案的形状或存在，第一有机平坦化材料层165'可以跨不同区域具有不同的厚度。例如，第一导电层110、第二导电层130和第三导电层140以及多个绝缘膜161、162、163和164'全部在第三方向DR3上彼此叠置处的第一有机平坦化材料层165'的部分的第一厚度d1'可以不同于未设置多个导电层处的第一有机平坦化材料层165'的部分的第二厚度d2'。因为第一有机平坦化材料层165'具有平坦表面，所以第一有机平坦化材料层165'的第一厚度d1'可以小于第一有机平坦化材料层165'的第二厚度d2'。
随后，参照图14和图15，通过使用第一有机平坦化材料层165'作为蚀刻掩模在整个表面上实施蚀刻，以形成图案化的第一有机平坦化层165和图案化的钝化层164。虽然不限于此，但是可以通过干法蚀刻来实施蚀刻。
在该蚀刻工艺期间，蚀刻掉被第二开口OP2暴露的用于钝化层的材料层164'，以形成分别暴露第三导电层140的导电图案CDP的表面和第二电压线VSL的表面的第一开口HA1和第三开口HA3。钝化层164的侧壁164SS可以与第一有机平坦化层165的侧壁165SS一起形成暴露第三导电层140的一部分的开口(例如，通孔)。例如，开口可以包括由第一有机平坦化层165的侧壁165SS限定的第一开口HA1和由钝化层164的侧壁164SS限定的第三开口HA3。钝化层164的形成第三开口HA3的侧壁164SS和第一有机平坦化层165的形成第一开口HA1的侧壁165SS可以彼此并排对准。由在该工艺期间形成的第一开口HA1和第三开口HA3形成的开口可以与穿透有机层400的第二有机平坦化层410(稍后将描述)的第二开口HA2一起形成第一电极接触开口CT1和第二电极接触开口CT2中的每个。
此外，在该工艺期间，暴露于蚀刻的第一有机平坦化材料层165'也可以与用于钝化层的材料层164'一起被蚀刻以减小其高度(或厚度)。第一导电层110、第二导电层130和第三导电层140以及多个绝缘膜161、162、163和164全部在第三方向DR3上彼此叠置处的第一有机平坦化层165的部分的第一厚度d1可以小于未设置多个导电层处的第一有机平坦化层165的部分的第二厚度d2。
随后，参照图16和图17，在图案化的第一有机平坦化层165上形成图案化的有机层400。图案化的有机层400可以包括例如有机材料(或可以由例如有机材料制成)，所述有机材料包括光敏材料。在这样的实施例中，可以通过施用第二有机材料层400'然后执行曝光和显影来形成图案化的有机层400。可以使用半色调掩模、多色调掩模、狭缝掩模等形成对于不同区域具有不同高度的有机层400。例如，形成图案化的有机层400可以包括施用第二有机材料层并通过使用半色调掩模(在下文中称为光掩模)MK对第二有机材料层进行曝光和显影。
例如，参照图16，第二有机材料层400'可以整个地施用在图案化的第一有机平坦化层165上，然后，可以使用光掩模MK将第二有机材料层400'暴露于光并且显影以形成图案化的有机层400。
首先，准备光掩模MK。光掩模MK可以包括具有不同透射率的多个区域BR、SBR和TR。根据光的透射率(或透明度)，光掩模MK可以包括透射区域TR、半阻挡区域SBR和阻挡区域BR。阻挡区域BR的透射率可以小于透射区域TR和半阻挡区域SBR的透射率。例如，阻挡区域BR可以阻挡从外部提供的基本上全部的光(例如，可以具有大约0％的透射率)，透射区域TR可以透射从外部提供的基本上全部的光(例如，可以具有大约100％的透射率)，半阻挡区域SBR可以透射从外部提供的光的一部分(或光中的一些)，同时阻挡光的另一部分(或光中的一些)(例如，可以具有大约40％至60％的透射率)。然而，将理解的是，本公开不限于此。阻挡区域BR可以透射光中的一些，且透射率显著地小于透射区域TR和半阻挡区域SBR中的每个的透射率。
随后，可以将光掩模MK放置在第二有机材料层400'上方，并且可以实施曝光工艺。
光掩模MK可以设置为使得阻挡区域BR与穿透钝化层164的第三开口HA3和穿透第一有机平坦化层165的第一开口HA1对应，并且透射区域TR与第一堤420对应。例如，将要保留第二有机材料层400'的区域可以与透射区域TR对应，将要去除第二有机材料层400'的区域可以与阻挡区域BR对应，并且其他区域可以与半阻挡区域SBR对应。
阻挡区域BR阻挡从外部提供的光，并且与将要形成第一电极接触开口CT1和第二电极接触开口CT2的区域叠置，使得光不能到达第二有机材料层400'的与第一开口HA1和第三开口HA3叠置的一些区域。透射区域TR透射从外部提供的大部分光，使得大部分光可以到达第二有机材料层400'的与将要形成第一堤420的区域叠置的其他一些区域。另外，半阻挡区域SBR透射从外部提供的光的一部分并阻挡光的其他部分，使得一些光可以到达第二有机材料层400'的其他区域。在实施曝光工艺之后，第二有机材料层400'的与阻挡区域BR对应的区域不暴露于光，使得材料被保持并且可以容易地溶解在显影剂中。第二有机材料层400'的与透射区域TR对应的其他一些区域可以延伸暴露于光，因此可由于曝光而不容易溶解。第二有机材料层400'的与半阻挡区域SBR对应的其他区域可以暴露于光，因此可以具有比与透射区域TR对应的第二有机材料层400'的厚度更小的厚度，并且可以不容易溶解。因此，第二有机材料层400'的与阻挡区域BR对应的一些区域可以溶解在显影剂中并被去除，而第二有机材料层400'的与半阻挡区域SBR和透射区域TR对应的其他一些区域被保留而不溶解在显影剂中。随后，可以经由显影工艺形成如图17中所示的图案化的有机层400。
随后，参照图18，在图案化的有机层400上形成第一电极210和第二电极220。可以经由掩模工艺形成图案化的第一电极210和第二电极220。例如，用于电极层的材料层整个地沉积在有机层400上。在沉积工艺期间，形成电极层的材料层甚至可以沉积到穿透钝化层164、第一有机平坦化层165和第二有机平坦化层410的第一电极接触开口CT1和第二电极接触开口CT2的内部，使得电极层可以连接到其下方的导电图案CDP和第二电压线VSL。随后，在用于电极层的材料层上施用光致抗蚀剂层之后，通过曝光和显影形成光致抗蚀剂图案，然后，通过将光致抗蚀剂图案用作蚀刻掩模来蚀刻用于电极层的材料层。随后，经由剥离工艺或灰化工艺去除光致抗蚀剂图案，以形成如图18中所示的图案化的第一电极210和第二电极220。
随后，如图19中所示，在第一电极210和第二电极220上形成第一绝缘层510，并且形成第二堤600。第一绝缘层510可以设置为在基底SUB上整个地覆盖第一电极210和第二电极220，并且可以在后续工艺期间被部分地图案化以形成如图5和图7中所示的第一绝缘层510。
随后，参照图20，在有机层400的第一堤420上设置发光二极管ED。例如，发光二极管ED设置在有机层400的第一子堤421与第二子堤422之间。可以通过使用喷墨工艺来设置发光二极管ED。例如，将其中分散有发光二极管ED的墨喷射到由第二堤600划分的发射区域EMA中，并且在第一电极210与第二电极220之间施加对准信号。然后，通过使用形成在第一电极210与第二电极220之间的电场，可以使发光二极管ED对准，使得发光二极管ED的两端分别放置在第一电极210和第二电极220上。
随后，参照图21，在发光二极管ED上形成第二绝缘层520、第一接触电极710和第三绝缘层530。
首先，可以通过在其上形成有发光二极管ED和第一绝缘层510的基底SUB上整个地堆叠第二绝缘材料层，然后去除第二绝缘材料层的一部分，使得发光二极管ED的第一端和第二端被暴露，来形成图21中所示的第二绝缘层520。
随后，在第二绝缘层520上形成第一接触电极710。在实施例中，第一接触电极710可以经由掩模工艺形成。例如，用于第一接触电极的材料层整个地设置在基底SUB上。随后，将光致抗蚀剂层施用到用于第一接触电极的材料层上，并且通过曝光和显影来形成光致抗蚀剂图案。然后，通过将光致抗蚀剂图案用作蚀刻掩模来实施蚀刻。用于第一接触电极的材料层可以通过但不限于湿法蚀刻来完全地蚀刻。随后，可以经由剥离工艺或灰化工艺去除光致抗蚀剂图案以形成如图21中所示的第一接触电极710。
随后，在第一接触电极710上形成第三绝缘层530。可以通过在基底SUB上整个地沉积用于第三绝缘层的材料层并且在第二电极220上形成用于暴露第一绝缘层510和发光二极管ED的第二端的开口来形成图案化的第三绝缘层530。
随后，如图22中所示，在第三绝缘层530上形成第二接触电极720。在实施例中，可以经由掩模工艺形成第二接触电极720。例如，用于第二接触电极的材料层整个地设置在基底SUB上。随后，将光致抗蚀剂层施用到用于第二接触电极的材料层上，并且通过曝光和显影形成光致抗蚀剂图案。然后，通过将光致抗蚀剂图案用作蚀刻掩模来实施蚀刻。用于第二接触电极720的材料层可以通过但不限于湿法蚀刻来完全地蚀刻。随后，可以经由剥离工艺或灰化工艺去除光致抗蚀剂图案以形成如图22中所示的第二接触电极720。
随后，在基底SUB上整个地形成第四绝缘层540，从而制造如图5中所示的显示装置10。
根据依照该实施例的制造显示装置10的方法，可以通过使用图案化的第一有机平坦化材料层165'作为蚀刻掩模在整个表面上实施用于形成第一开口HA1的蚀刻工艺。因此，暴露于蚀刻的第一有机平坦化材料层165'也可以与用于钝化层的材料层164'一起被蚀刻掉，以减小其高度(或厚度)。当这种情况发生时，第一有机平坦化层165的厚度减小，因此，置于第三导电层140与其上的第一电极210和第二电极220之间的有机层的厚度可能不够。因此，在导电层140与第一电极210和第二电极220之间可能发生结合。鉴于上述情况，根据依照该实施例的显示装置10的制造方法，第二有机平坦化层410还设置在第一有机平坦化层165上，以防止或基本上防止在第三导电层140与第一电极210和第二电极220之间可能发生的结合和短路。另外，通过经由同一掩模工艺形成第二有机平坦化层410和第一堤420，可以改善制造显示装置10的工艺的效率。
在下文中，将描述本公开的其他实施例。在以下描述中，与上述元件相同或相似的元件将由相同或相似的附图标记表示，并且可以省略或简要地提供其冗余描述。描述将集中于与上述实施例的不同之处。
图23是根据本公开的另一实施例的显示装置的剖视图。
图23中所示的实施例与图5中所示的实施例的不同之处在于，在第一有机平坦化层165_1的上表面上形成特定的表面粗糙度。
例如，可以在第一有机平坦化层165_1的上表面上形成表面粗糙度。形成在第一有机平坦化层165_1的上表面上的表面粗糙度可以经由上面参照图13和图14描述的通过蚀刻用于钝化层的材料层164'而形成第一开口HA1和第三开口HA3的工艺来形成。例如，蚀刻用于钝化层的材料层164'的工艺可以通过使用第一有机平坦化材料层165'作为蚀刻掩模完全地蚀刻来实施。因此，在蚀刻工艺期间，第一有机平坦化材料层165'的上表面(或表面)可以暴露于蚀刻剂，使得可以在第一有机平坦化层165_1的上表面上形成特定的表面粗糙度，如图23中所示。
根据该实施例，即使在第一有机平坦化层165_1的上表面上形成特定的表面粗糙度，有机层400的第二有机平坦化层410也可以设置在第一有机平坦化层165_1的上表面上以提供平坦表面。
图24是根据本公开的另一实施例的显示装置的剖视图，图25是示出了形成图24中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图24和图25中所示的实施例与图5和图6中所示的实施例的不同之处在于，显示装置10的第一电极接触开口CT1_1和第二电极接触开口CT2_1中的每个具有直径(或宽度)彼此不同的第一开口HA1_1和第二开口HA2_1。
如上所述，可以在同一水平处测量第一开口HA1_1的直径(或宽度)w1和第二开口HA2_1的直径(或宽度)w2。例如，第一开口HA1_1的直径w1和第二开口HA2_1的直径w2可以被测量为与第一有机平坦化层165的上表面或第二有机平坦化层410的下表面处于同一水平处的直径。
例如，第一开口HA1_1的直径w1可以不同于第二开口HA2_1的直径w2。根据该实施例，第一开口HA1_1的直径w1可以小于第二开口HA2_1的直径w2。因此，第二开口HA2_1可以在作为基底SUB的厚度方向的第三方向DR3上与第一开口HA1_1完全叠置。因此，第二有机平坦化层410_1的形成第二开口HA2_1的侧壁410SS_1可以比第一有机平坦化层165的形成第一开口HA1_1的侧壁165SS更向内侧对准，并且可以设置在第一有机平坦化层165的上表面上。
因为第一开口HA1_1的直径w1小于第二开口HA2_1的直径w2，所以第二开口HA2_1可以暴露第一有机平坦化层165的上表面的一部分。因此，通过第一电极接触开口CT1_1和第二电极接触开口CT2_1电连接到其下方的第三导电层140的第一电极210和第二电极220还可以接触第一有机平坦化层165的上表面的被第二开口HA2_1暴露的部分。
图26是根据本公开的另一实施例的显示装置的剖视图，图27是示出了形成图26中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图26和图27中所示的实施例与图5和图6中所示的实施例的不同之处在于，第一电极接触开口CT1_2和第二电极接触开口CT2_2具有相同的直径(或宽度)，并且当从顶部观看时，形成第一电极接触开口CT1_2和第二电极接触开口CT2_2中的每个的第一开口HA1_2和第二开口HA2_2部分地彼此偏离(或偏移)。
例如，第一开口HA1_2的直径(或宽度)w1可以等于第二开口HA2_2的直径(或宽度)w2。第二开口HA2_2可以在第三方向DR3上与第一开口HA1_2的一部分叠置，但是可以在第一方向DR1上朝向其一侧偏离(或偏移)。因此，在剖面中，第二有机平坦化层410_2的形成第二开口HA2_2的一个侧壁410SS_2可以覆盖第一有机平坦化层165的形成第一开口HA1_2的侧壁165SS和钝化层164的形成第三开口HA3_2的侧壁164SS，并且第二有机平坦化层410_2的形成第二开口HA2_2的另一侧壁410SS_2可以比第一有机平坦化层165的形成第一开口HA1_2的侧壁165SS和钝化层164的形成第三开口HA3_2的侧壁164SS更向内侧对准。例如，第二有机平坦化层410_2的侧壁410SS_2的一部分可以比第一有机平坦化层165的侧壁165SS更向外侧对准，并且第二有机平坦化层410_2的侧壁410SS_2的另一部分可以比第一有机平坦化层165的侧壁165SS更向内侧对准，以设置在第一有机平坦化层165的上表面上。因为第二有机平坦化层410_2的一个侧壁410SS_2可以设置为覆盖第一有机平坦化层165的形成第一开口HA1_2的侧壁165SS和钝化层164的形成第三开口HA3_2的侧壁164SS，所以第二有机平坦化层410_2可以在一侧上覆盖第一有机平坦化层165的上表面和侧壁165SS以及钝化层164的侧壁164SS。
图28是根据本公开的另一实施例的显示装置的剖视图，图29是示出形成图28中所示的第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。
图28和图29中所示的实施例与图5和图6中所示的实施例的不同之处在于，第一电极接触开口CT1_3和第二电极接触开口CT2_3中的每个由第二开口HA2_3形成，并且第一开口HA1_3的直径(或宽度)w1大于第二开口HA2_3的直径(或宽度)w2。
例如，第一开口HA1_3的直径w1可以大于第二开口HA2_3的直径w2。因此，第二有机平坦化层410_3的形成第二开口HA2_3的侧壁410SS_3可以比第一有机平坦化层165的形成第一开口HA1_3的侧壁165SS更向外侧对准。
因为第一开口HA1_3的直径w1大于第二开口HA2_3的直径w2，所以第二有机平坦化层410_3可以设置为覆盖第一有机平坦化层165的侧壁165SS和钝化层164的侧壁164SS。另外，第二有机平坦化层410_3可以完全覆盖第一有机平坦化层165的上表面和第一有机平坦化层165的形成第一开口HA1_3的侧壁165SS以及钝化层164的形成第三开口HA3_3的侧壁164SS。
根据该实施例，第一电极接触开口CT1_3和第二电极接触开口CT2_3中的每个可以与由第二有机平坦化层410_3的侧壁410SS_3形成的第二开口HA2_3相同。因此，通过第一电极接触开口CT1_3和第二电极接触开口CT2_3电连接到其下方的第三导电层140的第一电极210和第二电极220可以接触第二有机平坦化层410_3的形成第二开口HA2_3的侧壁410SS_3，并且可以既不接触第一有机平坦化层165的侧壁165SS也不接触钝化层164的侧壁164SS。
钝化层164的侧壁164SS和第一有机平坦化层165的形成第一开口HA1_3的侧壁165SS的第一倾斜角θ1可以不同于第二有机平坦化层410_3的形成第二开口HA2_3的侧壁410SS_3的第二倾斜角θ2。根据本公开的实施例，因为有机层400_3包括高角度有机材料，所以第二有机平坦化层410_3的侧壁410SS_3的第二倾斜角θ2可以大于第一有机平坦化层165的侧壁165SS的第一倾斜角θ1。另外，经由同一工艺形成的第二有机平坦化层410_3的侧壁410SS_3的第二倾斜角θ2可以等于第一堤420的侧壁的第三倾斜角θ3。例如，第一倾斜角θ1可以在小于60°的范围内，并且在一个实施例中，可以在45°或更小的范围内。另外，第二倾斜角θ2和第三倾斜角θ3均可以在60°或更大的范围内。
图30是示出根据另一实施例的形成第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。图31是示出根据另一实施例的形成第一电极接触开口的第一开口和第二开口周围的外围区域的布局的平面图。图30和图31示出了第一开口HA1和第二开口HA2的各种平面结构。
参照图30，当从顶部观看时，第一开口HA1和第二开口HA2可以具有类似的形状。例如，当从顶部观看时，第一开口HA1和第二开口HA2可以具有矩形形状。尽管在附图中当从顶部观看时，第一开口HA1的尺寸小于第二开口HA2的尺寸，但是本公开不限于此。例如，当从顶部观看时，第一开口HA1的尺寸可以等于第二开口HA2的尺寸，或者第一开口HA1的尺寸可以大于第二开口HA2的尺寸。
随后，参照图31，当从顶部观看时，第一开口HA1和第二开口HA2可以具有不同的形状。例如，当从顶部观看时，第一开口HA1可以具有圆形形状，而第二开口HA2可以具有矩形形状。即使当从顶部观看时第一开口HA1的形状和第二开口HA2的形状彼此不同，当从顶部观看时第一开口HA1的尺寸和第二开口HA2的尺寸也可以进行各种修改。
在结束详细描述时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，公开的实施例仅以一般的和描述性意义来使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，其特征在于，所述显示装置包括：
基底；
第一导电层，在所述基底上，并且包括电连接到第一晶体管的导电图案；
第一有机平坦化层，在所述第一导电层上；
有机层，在所述第一有机平坦化层上，所述有机层包括具有第一高度的第一堤和具有低于所述第一高度的第二高度的第二有机平坦化层；
第一电极，在所述有机层上；
第二电极，在所述有机层上，并且与所述第一电极间隔开；以及
发光元件，设置在所述第一电极和所述第二电极上，
其中，所述第一有机平坦化层具有第一开口，所述导电图案通过所述第一开口暴露，
其中，所述第二有机平坦化层具有第二开口，所述导电图案通过所述第二开口暴露，并且
其中，所述第一有机平坦化层的限定所述第一开口的侧壁和所述第二有机平坦化层的限定所述第二开口的侧壁彼此不并排对准。
2.根据权利要求1所述的显示装置，其特征在于，所述第二开口在所述基底的厚度方向上与所述第一开口的至少一部分叠置。
3.根据权利要求2所述的显示装置，其特征在于，所述第二开口的直径或宽度小于所述第一开口的直径或宽度。
4.根据权利要求3所述的显示装置，其特征在于，所述第二有机平坦化层覆盖所述第一有机平坦化层的限定所述第一开口的所述侧壁和所述第一有机平坦化层的上表面。
5.根据权利要求3所述的显示装置，其特征在于，所述第二有机平坦化层的限定所述第二开口的所述侧壁的倾斜角大于所述第一有机平坦化层的限定所述第一开口的所述侧壁的倾斜角。
6.根据权利要求3所述的显示装置，其特征在于，所述第一电极通过所述第二开口电连接到所述导电图案。
7.根据权利要求2所述的显示装置，其特征在于，所述第二开口的直径或宽度大于所述第一开口的直径或宽度。
8.根据权利要求7所述的显示装置，其特征在于，所述第二有机平坦化层的限定所述第二开口的所述侧壁在所述第一有机平坦化层的上表面上。
9.根据权利要求7所述的显示装置，其特征在于，所述第一电极通过所述第一开口和所述第二开口电连接到所述导电图案。
10.根据权利要求7所述的显示装置，其特征在于，所述第二开口暴露所述第一有机平坦化层的上表面的一部分和所述第一开口。
11.根据权利要求2所述的显示装置，其特征在于，所述第二开口的直径或宽度等于所述第一开口的直径或宽度。
12.根据权利要求11所述的显示装置，其特征在于，当从顶部观看时，所述第二开口在一方向上偏离所述第一开口。
13.根据权利要求1所述的显示装置，其特征在于，所述第一有机平坦化层的限定所述第一开口的所述侧壁的倾斜角不同于所述第二有机平坦化层的限定所述第二开口的所述侧壁的倾斜角。
14.根据权利要求1所述的显示装置，其特征在于，所述第一电极通过暴露所述导电图案的电极接触开口电连接到所述导电图案。
15.根据权利要求14所述的显示装置，其特征在于，所述电极接触开口由所述第一开口或所述第二开口形成。
16.根据权利要求1所述的显示装置，其特征在于，所述有机层直接在所述第一有机平坦化层的上表面上。
17.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括钝化层，所述钝化层在所述第一有机平坦化层上并且具有暴露所述导电图案的第三开口，
其中，所述有机层在所述钝化层上。
18.根据权利要求17所述的显示装置，其特征在于，所述钝化层的限定所述第三开口的侧壁与所述第一有机平坦化层的限定所述第一开口的所述侧壁并排对准。
19.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
第二导电层，在所述基底上，并且包括第一电容器电极；
缓冲层，在所述第二导电层上；
第三导电层，在所述缓冲层上，并且包括在所述基底的厚度方向上与所述第一电容器电极叠置的第二电容器电极；以及
层间绝缘膜，在所述第三导电层上，
其中，所述第一导电层在所述层间绝缘膜上，并且
其中，所述第一导电层还包括在所述基底的所述厚度方向上与所述第一电容器电极和所述第二电容器电极叠置的第三电容器电极。
20.根据权利要求19所述的显示装置，其特征在于，所述第一有机平坦化层和所述第二有机平坦化层置于所述第一电极与所述第三电容器电极之间。
CN202190000779.0U 2020-12-28 2021-12-21 显示装置 Active CN220382101U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200184645A KR20220094255A (ko) 2020-12-28 2020-12-28 표시 장치
KR10-2020-0184645 2020-12-28
PCT/KR2021/019523 WO2022145855A1 (ko) 2020-12-28 2021-12-21 표시 장치

Publications (1)

Publication Number Publication Date
CN220382101U true CN220382101U (zh) 2024-01-23

Family

ID=82119080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000779.0U Active CN220382101U (zh) 2020-12-28 2021-12-21 显示装置

Country Status (4)

Country Link
US (1) US20220208901A1 (zh)
KR (1) KR20220094255A (zh)
CN (1) CN220382101U (zh)
WO (1) WO2022145855A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407310B1 (ko) * 2011-12-30 2014-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200119452A (ko) * 2019-04-09 2020-10-20 삼성디스플레이 주식회사 디스플레이 장치
KR20200134752A (ko) * 2019-05-23 2020-12-02 엘지디스플레이 주식회사 발광 표시 장치
KR20200138479A (ko) * 2019-05-29 2020-12-10 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220208901A1 (en) 2022-06-30
WO2022145855A1 (ko) 2022-07-07
KR20220094255A (ko) 2022-07-06

Similar Documents

Publication Publication Date Title
CN112951867A (zh) 显示装置
KR20210124564A (ko) 표시 장치
US20220069165A1 (en) Display device and method of fabricating the same
KR20210035357A (ko) 표시 장치
US20240153935A1 (en) Display device and method of fabricating the same
CN116547825A (zh) 发光元件、包括发光元件的发光元件单元和显示装置
CN114944409A (zh) 显示装置
CN220382101U (zh) 显示装置
US20230027391A1 (en) Display device
US20220005975A1 (en) Display device
CN114551526A (zh) 显示装置
EP3993033A2 (en) Display device and method of fabricating the same
CN116195060A (zh) 显示装置
CN114631192A (zh) 显示装置
KR20210157928A (ko) 표시 장치
CN115427877A (zh) 显示装置及其制造方法
US20220199713A1 (en) Display device
US20220238758A1 (en) Display device
US11978835B2 (en) Display device
US20230387143A1 (en) Display device
KR20220090621A (ko) 표시 장치
KR20230017384A (ko) 표시 장치
KR20220120784A (ko) 표시 장치 및 이의 제조 방법
KR20220019141A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant