CN220189624U - 一种半导体封装器件与电子设备 - Google Patents

Abstract

本申请提供了一种半导体封装器件与电子设备，涉及半导体封装技术领域。该半导体封装器件包括第一芯片、第二芯片、第三芯片、金属连接片、第一引脚、第二引脚、第三引脚以及封装主体，第一芯片、第二芯片以及第三芯片均设置于封装主体内，第一引脚、第二引脚以及第三引脚均穿过封装主体并延伸至封装主体外，第一芯片与第一引脚焊接，第二芯片与第二引脚焊接，第三芯片与第三引脚焊接；其中，第一芯片、第二芯片均与金属连接片的一面电连接，第三芯片与金属连接片的另一面电连接。本申请提供的半导体封装器件与电子设备具有应用更加多样且器件性能更好的优点。

Description

一种半导体封装器件与电子设备

技术领域

本申请涉及半导体封装技术领域，具体而言，涉及一种半导体封装器件与电子设备。

背景技术

半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。目前，常规的封装结构为单芯片封装，即封装器件的内部结构只有一个芯片，并引出两个引脚，只能实现器件的单一应用。

为了提升器件效果，现有技术中还会采用堆叠式封装，即封装器件的内部结构中包括两个或更多的芯片，这些芯片依次连接，实现堆叠式结构，并引出两个引脚，但这种封装器件也只能实现简单的产品电压堆叠。

综上，现有技术中的封装器件存在应用单一的问题。

实用新型内容

本申请的目的在于提供一种半导体封装器件与电子设备，以解决现有技术中存在的封装器件应用单一的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

一方面，本申请实施例提供了一种半导体封装器件，所述半导体封装器件包括第一芯片、第二芯片、第三芯片、金属连接片、第一引脚、第二引脚、第三引脚以及封装主体，所述第一芯片、所述第二芯片以及所述第三芯片均设置于所述封装主体内，所述第一引脚、所述第二引脚以及所述第三引脚均穿过所述封装主体并延伸至所述封装主体外，所述第一芯片与所述第一引脚焊接，所述第二芯片与所述第二引脚焊接，所述第三芯片与所述第三引脚焊接；其中，

所述第一芯片、所述第二芯片均与所述金属连接片的一面电连接，所述第三芯片与所述金属连接片的另一面电连接。

可选地，所述半导体封装器件还包括第一PAD与第二PAD，所述第一PAD与所述第一芯片焊接，且所述第一PAD与所述第一引脚连接，所述第二PAD与所述第二芯片焊接，且所述第二PAD与所述第二引脚连接，所述第一PAD与所述第二PAD对称且间隔设置。

可选地，所述第一PAD与所述第二PAD之间的间距大于或等于0.6mm。

可选地，所述第一芯片与所述第二芯片的整面均与所述金属连接片电连接。

可选地，所述第一芯片与所述第二芯片分别位于所述金属连接片的两侧。

可选地，所述第三芯片连接于所述金属连接片的中间位置。

可选地，所述半导体封装器件还包括连接引脚，所述金属连接片的另一面通过所述连接引脚与所述第三引脚电连接。

可选地，所述第一引脚、所述第二引脚以及所述第三引脚均位于同一平面内，且所述第一引脚与所述第二引脚均位于所述封装主体的一侧，所述第三引脚位于所述封装主体的另一侧。

可选地，所述封装主体包括外壳与塑封体，所述第一芯片、所述第二芯片以及所述第三芯片均设置于所述外壳内，且所述塑封体填充于所述外壳内。

另一方面，本申请实施例还提供了一种电子设备，所述电子设备包括上述的半导体封装器件。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种半导体封装器件与电子设备，半导体封装器件包括第一芯片、第二芯片、第三芯片、金属连接片、第一引脚、第二引脚、第三引脚以及封装主体，第一芯片、第二芯片以及第三芯片均设置于封装主体内，第一引脚、第二引脚以及第三引脚均穿过封装主体并延伸至封装主体外，第一芯片与第一引脚焊接，第二芯片与第二引脚焊接，第三芯片与第三引脚焊接；其中，第一芯片、第二芯片均与金属连接片的一面电连接，第三芯片与金属连接片的另一面电连接。一方面，本申请提供的半导体封装器件中包括三颗芯片，使得三颗芯片的功能集成于一个封装器件上。并且，通过引出三个引脚的方式，使得在实际应用中，可以采用不同的连接方式，应用更加多样。另一方面，通过金属连接片与三颗芯片实现电连接，不仅能够实现电气连接的功能，同时可以通过金属连接片提升器件的散热能力，进而提升器件性能。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为现有技术中单芯片封装的剖面示意图。

图2为现有技术中双芯片封装的剖面示意图。

图3为本申请实施例提供的半导体封装器件在第一视角下的剖面示意图。

图4为本申请实施例提供的半导体封装器件在第二视角下的剖面示意图。

图5为本申请提供的半导体封装器件的等效电路示意图。

图6为本申请提供的半导体封装器件的框架示意图。

图7为本申请提供的半导体封装器件的俯视图。

图8为本申请提供的半导体封装器件的引脚位置示意图。

图中：

101-第一芯片；102-第二芯片；103-第三芯片；104-金属连接片；105-连接引脚；106-框架；1061-第一PAD；1062-第二PAD；107-第一引脚；108-第二引脚；109-第三引脚；110-焊料；111-塑封体。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，目前的封装器件一般包括两种方式：

第一种：请参阅图1，该封装器件的内部为单芯片封装，只能实现单一应用，图1中，1与2均表示引脚，3表示芯片，4表示塑封体。可以理解地，由图可知，该封装器件仅能引出两个引脚，只能作为单颗器件进行使用，应用较为单一。例如，当封装器件为5V器件，则其只能应用于5V的场景下，其它场景并不适配。

第二种：请参阅图2，该封装器件的内部为双芯片封装，图中，1与2均表示引脚，3表示第一颗芯片，4表示塑封体，5表示第二颗芯片，相比于单芯片封装而言，双芯叠片结构将两颗芯片串联，并引出两个引脚，实现了器件电压堆叠，产品性能有所提升，但也只能作为单颗器件进行使用，在应用上仍然单一。例如，第一颗芯片可以为3V芯片，第二颗芯片也为3V芯片，则对整个封装器件而言，其可以适用于6V应用场景，虽然电压提升，但还是只能应用于一种场景，无法适用于其它场景下。

需要说明的是，双芯片封装仅为示例，在实际应用中，可能采用多芯片封装，即封装器件内可能包括数量更多的芯片，例如包括3颗或5颗串联的芯片，但与双芯片封装类似，其能够实现器件性能的提升，但应用场景仍然单一。

有鉴于此，本申请提供了一种半导体封装器件，通过设置三颗芯片，并引出三个引脚的方式，实现应用的多样化。

下面对本申请提供的半导体封装器件进行示例性说明：

作为一种可选地实现方式，请参阅图3与图4，图3与图4分别示出了在不同视角下半导体封装器件的剖面示意图。该半导体封装器件包括第一芯片101、第二芯片102、第三芯片103、金属连接片104、第一引脚107、第二引脚108、第三引脚109以及封装主体，第一芯片101、第二芯片102以及第三芯片103均设置于封装主体内，第一引脚107、第二引脚108以及第三引脚109均穿过封装主体并延伸至封装主体外，第一芯片101与第一引脚107焊接，第二芯片102与第二引脚108焊接，第三芯片103与第三引脚109焊接；其中，第一芯片101、第二芯片102均与金属连接片104的一面电连接，第三芯片103与金属连接片104的另一面电连接。

请参阅图5，为本申请提供的半导体封装器件的等效电路示意图，其中，通过上述连接方式，可以等效于将第一芯片101、第二芯片102以及第三芯片103连接于同一连接点，并分别引出各自的引脚。可以理解地，通过将三颗芯片的功能集成于一个封装器件上，并引出三个引脚的方式，使得在实际应用中，可以采用不同的连接方式，应用更加多样。

并且，本申请提供第一芯片101、第二芯片102以及第三芯片103中，至少两颗芯片的性能不同，例如，在第一芯片101、第二芯片102以及第三芯片103的性能均不相同的场景中，第一芯片101为1V芯片，第二芯片102为2V芯片，第三芯片103为3V芯片，则当实际应用中，作为第一种电气连接方式，可以连接第一引脚107与第二引脚108，此时，该封装器件作为3V器件进行使用；作为第二种电气连接方式，可以连接第一引脚107与第三引脚109，此时，该封装器件作为4V器件进行使用；作为第三种电气连接方式，可以连接第二引脚108与第三引脚109，此时，该封装器件作为5V器件进行使用，实现了应用场景的多样化。

目前PCB板发展趋势为小型化，导致半导体器件也需要小型化或者原本多颗产品功能需要整合到一颗产品上，节省PCB板更多空间。而通过本申请提供的半导体封装器件，可以在不改变封装外形的情况下，将三颗芯片合并为一颗器件产品，实现三种电气连接；一方面为PCB板节省更多的空间，实现应用场景的多样化，另一方面可以节省生产制造成本，提升产能。

同时，通过金属连接片104与三颗芯片实现电连接，不仅能够实现电气连接的功能，同时可以通过金属连接片104提升器件的散热能力，进而提升器件的整体性能。

在一种实现方式中，请参阅图6，半导体封装器件还包括框架106，并在框架106上设置两个PAD，分别为第一PAD1061与第二PAD1062，第一PAD1061与第一芯片101焊接，且第一PAD1061与第一引脚107连接，第二PAD1062与第二芯片102焊接，且第二PAD1062与第二引脚108连接，第一PAD1061与第二PAD1062对称且间隔设置。

通过设置第一PAD1061与第二PAD1062的方式，可以水平放置第一芯片101与第二芯片102。并且，为了避免发生芯片在烧结时发生旋转，两颗芯片出现碰撞的现象，第一PAD1061与第二PAD1062之间的间距大于或等于0.6mm。如图5中，h表示第一PAD1061与第二PAD1062之间的间距，该间距需要大于或等于0.6mm。

并且，为了提升器件整体散热能力，且为了提升器件整体的导通能力，第一芯片101与第二芯片102的整面均与金属连接片104电连接。请参阅图7，即在俯视的视角下，金属连接片104完全覆盖于第一芯片101与第二芯片102上。在一种实现方式中，第一芯片101与第二芯片102分别位于金属连接片104的两侧，该设置方式可以保证最大化的利用金属连接片104的面积，在满足第一芯片101与第二芯片102的整面均与金属连接片104电连接的基础上，使金属连接片104的面积可以最小，利于整个封装器件的小型化。

同时，为了保证封装器件不会倾斜，第三芯片103连接于金属连接片104的中间位置，在一种实现方式中，半导体封装器件还包括连接引脚105，金属连接片104的另一面通过连接引脚105与第三引脚109电连接。将第三芯片103放置于金属连接片104的正中间并与第三芯片103进行焊接时，可以防止放置位置偏左或偏右导致器件倾斜，并最终导致第三芯片103与连接引脚105之间焊接不好，存在虚焊情况。

针对本申请中引脚的设置，请参阅图8，第一引脚107、第二引脚108以及第三引脚109均位于同一平面内，且第一引脚107与第二引脚108均位于封装主体的一侧，第三引脚109位于封装主体的另一侧。可以理解地，通过设置连接引脚105连接至第三引脚109的方式，可以保证第一引脚107、第二引脚108以及第三引脚109均位于同一平面内。

作为一种实现方式，封装主体包括外壳与塑封体111，第一芯片101、第二芯片102以及第三芯片103均设置于外壳内，且塑封体111填充于外壳内。

针对本申请提供的半导体封装器件，在实际制作中，其工艺包括：

1、在框架106中第一PAD1061、第二PAD1062上分别放置焊料110；

2、在第三引脚109上也放置焊料110；

3、将第一芯片101与第二芯片102分别置于第一PAD1061与第二PAD1062上；

4、在第一芯片101与第二芯片102的表面放置焊料110；

5、将金属连接片104放置在焊料110上，并与第一芯片101、第二芯片102实现电气连接；

6、在金属连接片104上放置焊料110，然后在金属连接片104的正中间放置第三芯片103；

7、在第三芯片103上放置焊料110，然后将连接引脚105放置在第三芯片103与第三引脚109上，实现电气连接。

8、组装完成后进行真空烧结-超声清洗-塑封-固化-切筋-高温存储-TC-回流焊-表面处理-测试编带等工艺。

因此，本申请通过框架106双PAD设计，在第一PAD1061与第二PAD1062之间保留一定的间距，防止第一芯片101与第二芯片102在装片烧结时发生旋转，相互间碰撞现象，水平方向放置两颗芯片，然后采用金属片连接将水平的第一芯片101与第二芯片102实现电气连接，再通过堆叠工艺在上方叠放第三芯片103，连接引脚105实现与第三引脚109的连接，封装外形变为三个引脚，实现三种不同的电路连接方式，使三颗芯片的功能集于一个器件上，大幅度减少PCB板空间，并使得应用更加多样化。

基于上述实现方式，本申请实施例还提供了一种电子设备，该电子设备包括上述的半导体封装器件。

综上所述，本申请提供了一种半导体封装器件与电子设备，半导体封装器件包括第一芯片101、第二芯片102、第三芯片103、金属连接片104、第一引脚107、第二引脚108、第三引脚109以及封装主体，第一芯片101、第二芯片102以及第三芯片103均设置于封装主体内，第一引脚107、第二引脚108以及第三引脚109均穿过封装主体并延伸至封装主体外，第一芯片101与第一引脚107焊接，第二芯片102与第二引脚108焊接，第三芯片103与第三引脚109焊接；其中，第一芯片101、第二芯片102均与金属连接片104的一面电连接，第三芯片103与金属连接片104的另一面电连接。一方面，本申请提供的半导体封装器件中包括三颗芯片，使得三颗芯片的功能集成于一个封装器件上。并且，通过引出三个引脚的方式，使得在实际应用中，可以采用不同的连接方式，应用更加多样。另一方面，通过金属连接片104与三颗芯片实现电连接，不仅能够实现电气连接的功能，同时可以通过金属连接片104提升器件的散热能力，进而提升器件性能。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种半导体封装器件，其特征在于，所述半导体封装器件包括第一芯片(101)、第二芯片(102)、第三芯片(103)、金属连接片(104)、第一引脚(107)、第二引脚(108)、第三引脚(109)以及封装主体，所述第一芯片(101)、所述第二芯片(102)以及所述第三芯片(103)均设置于所述封装主体内，所述第一引脚(107)、所述第二引脚(108)以及所述第三引脚(109)均穿过所述封装主体并延伸至所述封装主体外，所述第一芯片(101)与所述第一引脚(107)焊接，所述第二芯片(102)与所述第二引脚(108)焊接，所述第三芯片(103)与所述第三引脚(109)焊接；其中，

所述第一芯片(101)、所述第二芯片(102)均与所述金属连接片(104)的一面电连接，所述第三芯片(103)与所述金属连接片(104)的另一面电连接。

2.如权利要求1所述的半导体封装器件，其特征在于，所述半导体封装器件还包括第一PAD(1061)与第二PAD(1062)，所述第一PAD(1061)与所述第一芯片(101)焊接，且所述第一PAD(1061)与所述第一引脚(107)连接，所述第二PAD(1062)与所述第二芯片(102)焊接，且所述第二PAD(1062)与所述第二引脚(108)连接，所述第一PAD(1061)与所述第二PAD(1062)对称且间隔设置。

3.如权利要求2所述的半导体封装器件，其特征在于，所述第一PAD(1061)与所述第二PAD(1062)之间的间距大于或等于0.6mm。

4.如权利要求1所述的半导体封装器件，其特征在于，所述第一芯片(101)与所述第二芯片(102)的整面均与所述金属连接片(104)电连接。

5.如权利要求1所述的半导体封装器件，其特征在于，所述第一芯片(101)与所述第二芯片(102)分别位于所述金属连接片(104)的两侧。

6.如权利要求1所述的半导体封装器件，其特征在于，所述第三芯片(103)连接于所述金属连接片(104)的中间位置。

7.如权利要求1所述的半导体封装器件，其特征在于，所述半导体封装器件还包括连接引脚(105)，所述金属连接片(104)的另一面通过所述连接引脚(105)与所述第三引脚(109)电连接。

8.如权利要求1所述的半导体封装器件，其特征在于，所述第一引脚(107)、所述第二引脚(108)以及所述第三引脚(109)均位于同一平面内，且所述第一引脚(107)与所述第二引脚(108)均位于所述封装主体的一侧，所述第三引脚(109)位于所述封装主体的另一侧。

9.如权利要求1所述的半导体封装器件，其特征在于，所述封装主体包括外壳与塑封体(111)，所述第一芯片(101)、所述第二芯片(102)以及所述第三芯片(103)均设置于所述外壳内，且所述塑封体(111)填充于所述外壳内。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9任一项所述的半导体封装器件。