CN219286411U - 显示装置及平铺显示装置 - Google Patents

显示装置及平铺显示装置 Download PDF

Info

Publication number
CN219286411U
CN219286411U CN202320006976.4U CN202320006976U CN219286411U CN 219286411 U CN219286411 U CN 219286411U CN 202320006976 U CN202320006976 U CN 202320006976U CN 219286411 U CN219286411 U CN 219286411U
Authority
CN
China
Prior art keywords
electrode
light emitting
pixel
emitting element
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320006976.4U
Other languages
English (en)
Inventor
李启旭
金玄俊
全相镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219286411U publication Critical patent/CN219286411U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及显示装置及平铺显示装置。显示装置包括像素。像素包括：第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；第一像素电极，沿着第一方向布置，并且接触第一发光元件至第三发光元件；以及第二像素电极，与第一像素电极配对，沿着第一方向布置，并且接触第一发光元件至第三发光元件。第一发光元件至第三发光元件中的每个包括第一半导体层、第二半导体层、以及在第一半导体层和第二半导体层之间的有源层，并且包括台面区域，在台面区域中，第一半导体层和第二半导体层中的一个被其另一个部分地暴露。第一发光元件的台面区域与第一像素电极中的一个接触。

Description

显示装置及平铺显示装置
相关申请的交叉引用
本申请要求于2022年1月21日在韩国知识产权局提交的第10-2022-0009533号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及显示装置和平铺显示装置。
背景技术
随着对信息显示的兴趣的极大增加和对使用便携式信息媒介的需求的增加，已经优先开展了对显示装置的需求和商业化。
实用新型内容
根据观看显示装置的视角，可能发生颜色混合。例如，当从侧面观看显示全白图像的显示装置时，观看到的图像可能是偏蓝色的或偏红色的。
本公开致力于提供一种显示装置和平铺显示装置，其可以防止或减少根据视角发生的颜色混合。
根据本公开的一个或多个实施方式的显示装置包括像素。像素包括：第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；第一像素电极，沿着第一方向布置，并且接触第一发光元件至第三发光元件；以及第二像素电极，与第一像素电极配对，沿着第一方向布置，并且接触第一发光元件至第三发光元件。第一发光元件至第三发光元件中的每个包括第一半导体层、第二半导体层、以及在第一半导体层和第二半导体层之间的有源层，并且包括台面区域，在台面区域中，第一半导体层和第二半导体层中的一个被其另一个部分地暴露。第一发光元件的台面区域与第一像素电极中的一个接触，并且第二发光元件的台面区域与第二像素电极中的一个接触。接触第一发光元件的第一像素电极和第二像素电极的布置顺序与接触第二发光元件的第一像素电极和第二像素电极的布置顺序相反。
第一发光元件至第三发光元件中的每个包括沿着台面区域的边缘的倾斜表面，以及第一发光元件至第三发光元件的倾斜表面可以分别面向相同的方向。
接触第三发光元件的第一像素电极和第二像素电极的布置顺序可以与接触第二发光元件的第一像素电极和第二像素电极的布置顺序相同。
第一发光元件至第三发光元件可以沿着第一方向顺序地布置，以及接触第一发光元件的第一像素电极和接触第二发光元件的第一像素电极之间的在第一方向上的距离可以不同于接触第二发光元件的第一像素电极和接触第三发光元件的第一像素电极之间的在第一方向上的距离。
接触第一发光元件的第一像素电极和接触第二发光元件的第一像素电极之间的在第一方向上的距离可以不同于接触第一发光元件的第二像素电极和接触第二发光元件的第二像素电极之间的在第一方向上的距离。
接触第二发光元件的第一像素电极和接触第三发光元件的第一像素电极之间的在第一方向上的距离与接触第二发光元件的第二像素电极和接触第三发光元件的第二像素电极之间的在第一方向上的距离可以相同。
第一发光元件配置成发射红色的光，并且第二发光元件配置成发射绿色的光或蓝色的光。
像素还可以包括第一像素电路、第二像素电路和第三像素电路，第一像素电路、第二像素电路和第三像素电路分别配置成经由第一像素电极将驱动电流提供给第一发光元件至第三发光元件，以及第一像素电路至第三像素电路中的每个可以包括至少一个晶体管和至少一个电容器。
第一像素电路至第三像素电路中的每个还可以包括接触第一像素电极的桥接图案，以及第一像素电路的桥接图案的形状可以不同于第二像素电路的桥接图案的形状。
第一像素电路的桥接图案在平面图中可以与第二像素电极重叠，并且第二像素电路的桥接图案在平面图中可以不与第二像素电极重叠。
第一像素电路至第三像素电路可以具有相同的电路结构。
第一像素电路可以相对于第一发光元件在第二方向上定位，第二像素电路可以相对于第二发光元件在第二方向上定位，并且第三像素电路可以相对于第三发光元件在第二方向上定位，以及第二方向可以垂直于第一方向。
第一发光元件至第三发光元件中的每个可以是倒装芯片型的微型发光二极管。
根据本公开的实施方式的显示装置包括像素。像素包括：第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；以及第一像素电极，沿着第一方向布置，并且接触第一发光元件至第三发光元件，并且第一发光元件至第三发光元件中的每个包括第一半导体层、第二半导体层、以及在第一半导体层和第二半导体层之间的有源层，并且包括台面区域，在台面区域中，第一半导体层和第二半导体层中的一个被其另一个部分地暴露。第一发光元件的台面区域在第一半导体层中，并且第二发光元件的台面区域在第二半导体层中。第一像素电极沿着第一方向以不同的距离布置。
根据本公开的实施方式的平铺显示装置包括：多个显示装置，以及接缝部分，位于多个显示装置之间，其中，多个显示装置中的第一显示装置包括衬底、以及在衬底的第一表面上的像素。像素包括：第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；第一像素电极，沿着第一方向布置，并且接触第一发光元件至第三发光元件；以及第二像素电极，与第一像素电极配对，沿着第一方向布置，并且接触第一发光元件至第三发光元件。第一发光元件至第三发光元件中的每个包括第一半导体层、第二半导体层、以及在第一半导体层和第二半导体层之间的有源层，并且包括台面区域，在台面区域中，第一半导体层和第二半导体层中的一个被其另一个部分地暴露。第一发光元件的台面区域与第一像素电极中的一个接触，并且第二发光元件的台面区域与第二像素电极中的一个接触。接触第一发光元件的第一像素电极和第二像素电极的布置顺序与接触第二发光元件的第一像素电极和第二像素电极的布置顺序相反。
第一发光元件至第三发光元件中的每个可以是倒装芯片型的微型发光二极管。
衬底可以包括玻璃。
第一显示装置还可以包括：焊盘，在衬底的第一表面上；以及侧布线，在衬底的第一表面、衬底的与第一表面相对的第二表面、以及衬底的在第一表面和第二表面之间的一个侧表面上，并且连接到焊盘。
第一显示装置还可以包括：连接布线，在衬底的第二表面上；以及柔性膜，通过导电粘合构件连接到连接布线，以及侧布线连接到连接布线。
多个显示装置可以以M行N列的矩阵形式布置。
在根据本公开的实施方式的显示装置中，通过交换和设置子像素中的至少一个像素电极和公共电极，可以以基本上相同的方向或以相同的形状布置发射不同颜色的光并具有不同结构的发光元件(例如，具有相反的电极布置并具有台面结构的发光元件)。因此，发光元件的光输出速率对于每个方向(或对于每个视角)变得均匀，并且可以防止或减轻根据视角的颜色混合。
根据本公开的实施方式的效果不受以上例示的内容的限制，并且本说明书中包括了更多不同的效果。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的实施方式的上述和其它方面和特征将变得更加显而易见，在附图中：
图1示出根据一个或多个实施方式的显示装置的俯视图；
图2示出了图1的像素的示例；
图3示出了图1的像素的示例；
图4示出了图1的显示装置的实施方式的俯视图；
图5示出了包括在图4的显示装置中的像素电路和级之间的连接关系；
图6示出了图4的发光区域的示例的俯视图；
图7示出了沿着图6的线X-X'截取的显示装置的示例的示意性剖视图；
图8示出了根据比较性实施方式的显示装置的示例的示意性剖视图；
图9和图10示出了图4的发光区域的示例的俯视图；
图11示出了图2至图4的子像素的示例的电路图；
图12示出了图4的子像素的示例的布局图；
图13示出了图12的区域“A1”的放大图；
图14示出了图12的区域“A2”的放大图；
图15示出了图12的区域“A3”的放大图；
图16示出了沿着图12的线A-A'截取的剖视图；
图17示出了沿着图12的线B-B'截取的剖视图；
图18示出了沿着图12的线C-C'截取的剖视图；
图19示出了沿着图12的线D-D'截取的剖视图；
图20示出了沿着图12的线E-E'截取的剖视图；
图21示出了沿着图12的线F-F'截取的剖视图；
图22示出了沿着图12的线G-G'截取的剖视图；
图23示出了沿着图12的线H-H'截取的剖视图；
图24示出了沿着图12的线I-I'截取的剖视图；
图25示出了图4的子像素的示例的布局图；
图26示出了根据一个或多个实施方式的包括多个显示装置的平铺显示装置的立体图；
图27详细示出了图26的区域“AA”的放大的布局图；
图28示出了沿着图27的线J-J'截取的平铺显示装置的示例的剖视图；
图29详细示出了图26的区域“BB”的放大的布局图；
图30示出了沿着图29的线N-N'截取的平铺显示装置的示例的剖视图；以及
图31示出了根据一个或多个实施方式的平铺显示装置的框图。
具体实施方式
通过参考以下实施方式的详细描述和附图，可以更容易地理解本公开的实施方式的方面和特征以及实现本公开的实施方式的方法。然而，本公开不限于下文中描述的实施方式，并且可以以许多不同的形式来实施，并且提供以下实施方式是为了使本公开完整并且允许本领域技术人员清楚地理解本公开的范围，并且本公开由所附权利要求及其等同的范围来限定。
将理解的是，当元件或层被称为“在”另一元件或层“上”时，它可以直接在另一元件或层上，或者也可以存在居间的元件或层。在整个说明书中，相同的附图标记表示相同的构成元件。附图中所公开的用于描述本公开的实施方式的形状、尺寸、比例、角度、数量等是说明性的，并且因此本公开不限于示出的实施方式。
两个元件之间的“连接”可以概述性地意指电连接和物理连接二者，但不一定限于此。例如，基于电路图使用的“连接”可以意指电连接，并且基于剖视图和俯视图使用的“连接”可以意指物理连接。
尽管使用术语“第一”、“第二”等来描述各种构成元件，但是这些构成元件不受这些术语的限制。这些术语仅用于将一个构成元件和另一构成元件区分开。因此，在本公开的技术精神内，下面描述的第一构成元件可以是第二构成元件。
本公开的各种实施方式的特征中的每个可以彼此部分地或完全地结合或组合，并且可以以本领域技术人员可充分理解的方式在技术上不同地互锁和驱动。每个实施方式可以彼此独立地实施，并且可以以一关系一起实践。
在下文中，将参考附图描述具体实施方式。
图1示出根据一个或多个实施方式的显示装置的俯视图。图2示出了图1的像素的示例。图3示出了图1的像素的示例。
参考图1，根据一个或多个实施方式的发光显示装置10(或显示面板或显示装置)是用于显示图像(例如，运动图像或静止图像)的装置，并且可以用作诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的显示屏，并且可以用作诸如电视机、膝上型计算机、监视器、广告牌、物联网(IOT)装置的各种产品的显示屏。
显示装置10可以形成为具有矩形形状的平坦表面，该矩形形状具有在第一方向DR1上的长边和在与第一方向DR1交叉的第二方向DR2上的短边。在第一方向DR1上的长边和第二方向DR2上的短边相交的拐角可以被圆化以具有适当的曲率(例如，预定的曲率)，或者可以被形成为具有直角。显示装置10的平坦形状不限于四边形形状，并且可以形成为具有另外的多边形、圆形或椭圆形形状。显示装置10可以形成为平坦的，但不限于此。例如，显示装置10可以包括形成在左端和右端处并且具有恒定曲率或可变曲率的曲形部分。此外，显示装置10可以柔性地形成为被弯曲、被弯折、被折叠或被卷曲。
显示装置10还可以包括像素PX、在第一方向DR1上延伸的扫描线以及在第二方向DR2上延伸的数据线，以显示图像。像素PX可以以矩阵形式在第一方向DR1和第二方向DR2上布置。例如，像素PX可以在第一方向DR1和第二方向DR2上沿着矩阵的行和列布置。
如图2和图3所示，像素PX中的每个可以包括多个子像素SPX1、SPX2和SPX3。图2和图3示出了像素PX中的每个包括三个子像素SPX1、SPX2和SPX3，即第一子像素SPX1、第二子像素SPX2和第三子像素SPX3，但本公开不限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以连接到数据线中的一个和扫描线中的至少一个。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以具有矩形、正方形或菱形平面形状。例如，如图2所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以具有矩形平面形状，其具有在第一方向DR1上的短边和在第二方向DR2上的长边。可选地，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个可以具有正方形或菱形平面形状，其如图3所示包括在第一方向DR1和第二方向DR2上具有相同长度的边。
如图2所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以沿着第一方向DR1布置。可选地，第二子像素SPX2和第三子像素SPX3中的一个以及第一子像素SPX1可以沿着第一方向DR1布置，并且第二子像素SPX2和第三子像素SPX3中的另一个以及第一子像素SPX1可以沿着第二方向DR2布置。例如，如图3所示，第一子像素SPX1和第二子像素SPX2可以沿着第一方向DR1布置，并且第一子像素SPX1和第三子像素SPX3可以沿着第二方向DR2布置。
可选地，第一子像素SPX1和第三子像素SPX3中的一个以及第二子像素SPX2可以沿着第一方向DR1布置，并且第一子像素SPX1和第三子像素SPX3中的另一个以及第二子像素SPX2可以沿着第二方向DR2布置。可选地，第一子像素SPX1和第二子像素SPX2中的一个以及第三子像素SPX3可以沿着第一方向DR1布置，并且第一子像素SPX1和第二子像素SPX2中的另一个以及第三子像素SPX3可以沿着第二方向DR2布置。
第一子像素SPX1可以发射第一光，第二子像素SPX2可以发射第二光，并且第三子像素SPX3可以发射第三光。这里，第一光可以是红色波长带的光，第二光可以是绿色波长带的光，并且第三光可以是蓝色波长带的光。红色波长带是约600nm至750nm的波长带，绿色波长带是约480nm至560nm的波长带，并且蓝色波长带可以是约370nm至460nm的波长带，但不限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个具有发射光的发光元件，并且可以包括包含无机半导体的无机发光元件。例如，无机发光元件可以是倒装芯片型的微型发光二极管(LED)，但是本说明书的实施方式不限于此。
如图2和图3所示，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积可以基本上相同，但是本说明书的实施方式不限于此。第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积中的至少一个可以不同于其中的另一个。可选地，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积中的两个可以基本上相同，并且其中的另一个可以不同于这两个。可选地，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积可以彼此不同。
图4示出了图1的显示装置的实施方式的俯视图。图5示出了包括在图4的显示装置中的像素电路和级之间的连接关系。多个级可以配置至少一个栅极驱动器(或扫描驱动器)。
参考图1至图5，显示装置10可以包括像素PX，并且像素PX可以包括第一子像素SPX1至第三子像素SPX3。
第一子像素SPX1包括第一发光元件ED1和第一像素电路PC1，并且第一像素电路PC1可以向第一发光元件ED1提供驱动电流。第一像素电路PC1可以基于第一发光元件ED1在第二方向DR2上定位，并且第一像素电路PC1可以通过阳极连接线(参见图6中的“ACL”)电连接到第一发光元件ED1。第二子像素SPX2包括第二发光元件ED2和第二像素电路PC2，并且第二像素电路PC2可以向第二发光元件ED2提供驱动电流。第二像素电路PC2可以基于第二发光元件ED2在第二方向DR2上定位，并且第二像素电路PC2可以通过阳极连接线(参考图6中的“ACL”)电连接到第二发光元件ED2。第三子像素SPX3包括第三发光元件ED3和第三像素电路PC3，并且第三像素电路PC3可以向第三发光元件ED3提供驱动电流。第三像素电路PC3可以基于第三发光元件ED3在第二方向DR2上定位，并且第三像素电路PC3可以通过阳极连接线(参考图6中的“ACL”)电连接到第三发光元件ED3。第一像素电路PC1至第三像素电路PC3中的每个可以包括至少一个晶体管(参考图7中的“TFT”)和至少一个电容器(参考图7中的“C1”)。
在一个或多个实施方式中，第一子像素SPX1至第三子像素SPX3中的每个可以包括两个发光元件。例如，第一子像素SPX1至第三子像素SPX3中的每个可以包括主发光元件和修复发光元件，但不限于此。作为另一示例，第一子像素SPX1至第三子像素SPX3中的每个可以包括三个或更多个发光元件。如稍后将参考图6描述的，图4所示的第一发光元件ED1至第三发光元件ED3可以表示第一发光元件ED1至第三发光元件ED3的相应电极(例如，阳极电极和阴极电极)。
基于发光元件ED1、ED2和ED3，像素PX可以布置成具有均匀的像素间距。发光元件ED1、ED2和ED3可以沿着多个像素行布置。例如，发光元件ED1、ED2和ED3可以沿着第k像素行PROWk至第(k+5)像素行PROWk+5(其中，k是正整数)布置。像素电路PC1、PC2和PC3可以沿着多个电路行布置。像素电路PC1、PC2和PC3可以沿着第k电路行CROWk至第(k+5)电路行CROWk+5布置。
第k像素行PROWk可以在第二方向DR2的相反方向上与第k电路行CROWk相邻，并且第(k+1)像素行PROWk+1可以在第二方向DR2上与第(k+1)电路行CROWk+1相邻。第k电路行CROWk和第(k+1)电路行CROWk+1可以设置在第k像素行PROWk和第(k+1)像素行PROWk+1之间。类似地，第(k+2)像素行PROWk+2可以在第二方向DR2的相反方向上与第(k+2)电路行CROWk+2相邻，并且第(k+3)像素行PROWk+3可以在第二方向DR2上与第(k+3)电路行CROWk+3相邻。第(k+2)电路行CROWk+2和第(k+3)电路行CROWk+3可以设置在第(k+2)像素行PROWk+2和第(k+3)像素行PROWk+3之间。类似地，第(k+4)像素行PROWk+4可以在第二方向DR2的相反方向上与第(k+4)电路行CROWk+4相邻，并且第(k+5)像素行PROWk+5可以在第二方向DR2上与第(k+5)电路行CROWk+5相邻。第(k+4)电路行CROWk+4和第(k+5)电路行CROWk+5可以设置在第(k+4)像素行PROWk+4和第(k+5)像素行PROWk+5之间。
第k级STGk可以设置在第k电路行CROWk和第k像素行PROWk上方。第k级STGk可以向与第k电路行CROWk的像素电路PC1、PC2和PC3连接的第k栅极线GLk提供栅极信号。第k级STGk可以通过连接线CL连接到第k栅极线GLk。第k级STGk可以通过在第一方向DR1上延伸的第一连接线CL1和在第二方向DR2上延伸的第二连接线CL2连接到第k栅极线GLk。
第(k+1)级STGk+1和第(k+2)级STGk+2可以设置在第(k+1)像素行PROWk+1和第(k+2)像素行PROWk+2之间。第(k+1)级STGk+1可以设置在第(k+1)电路行CROWk+1和第(k+1)像素行PROWk+1下方。第(k+1)级STGk+1可以向与第(k+1)电路行CROWk+1的像素电路PC连接的第(k+1)栅极线GLk+1提供栅极信号。第(k+1)级STGk+1可以通过连接线CL连接到第(k+1)栅极线GLk+1。
第(k+2)级STGk+2可以设置在第(k+2)电路行CROWk+2和第(k+2)像素行PROWk+2上方。第(k+2)级STGk+2可以向与第(k+2)电路行CROWk+2的像素电路PC连接的第(k+2)栅极线GLk+2提供栅极信号。第(k+2)级STGk+2可以通过连接线CL连接到第(k+2)栅极线GLk+2。
第(k+3)级STGk+3和第(k+4)级STGk+4可以设置在第(k+3)像素行PROWk+3和第(k+4)像素行PROWk+4之间。第(k+3)级STGk+3可以设置在第(k+3)电路行CROWk+3和第(k+3)像素行PROWk+3下方。第(k+3)级STGk+3可以向与第(k+3)电路行CROWk+3的像素电路PC连接的第(k+3)栅极线GLk+3提供栅极信号。第(k+3)级STGk+3可以通过连接线CL连接到第(k+3)栅极线GLk+3。
第(k+4)级STGk+4可以设置在第(k+4)电路行CROWk+4和第(k+4)像素行PROWk+4上方。第(k+4)级STGk+4可以向与第(k+4)电路行CROWk+4的像素电路PC连接的第(k+4)栅极线GLk+4提供栅极信号。第(k+4)级STGk+4可以通过连接线CL连接到第(k+4)栅极线GLk+4。
第(k+5)级STGk+5可以设置在第(k+5)电路行CROWk+5和第(k+5)像素行PROWk+5下方。第(k+5)级STGk+5可以向与第(k+5)电路行CROWk+5的像素电路PC连接的第(k+5)栅极线GLk+5提供栅极信号。第(k+5)级STGk+5可以通过连接线CL连接到第(k+5)栅极线GLk+5。
数据线DL可以包括第一数据线DL1至第三数据线DL3。第一数据线DL1可以向设置在相同列中的多个第一像素电路PC1提供数据电压。第二数据线DL2可以向设置在相同列中的多个第二像素电路PC2提供数据电压。第三数据线DL3可以向设置在相同列中的多个第三像素电路PC3提供数据电压。
图6示出了图4的发光区域的示例的俯视图。为了更好地理解且为了便于描述，基于发光元件ED1、ED2和ED3的第一接触电极ELT1和第二接触电极ELT2示意性地示出了发光区域EA。图7示出了沿着图6的线X-X'截取的显示装置的示例的示意性剖视图。
参考图1至图7，显示装置10可以包括衬底SUB、缓冲膜BF、有源层ACTL、第一栅极绝缘膜GI1、第一栅极层GTL1、第二栅极绝缘膜GI2、第二栅极层GTL2、层间绝缘膜ILD、第一源极金属层SDL1、第一通孔层VIA1、第一钝化层PAS1、第二源极金属层SDL2、第二通孔层VIA2、第二钝化层PAS2、第三源极金属层SDL3、第三通孔层VIA3、第三钝化层PAS3、第四源极金属层SDL4、第四通孔层VIA4和第四钝化层PAS4。
衬底SUB可以是用于支承显示装置10的其它部件的基础衬底或基础构件。衬底SUB可以是由玻璃材料制成的刚性衬底。此外，衬底SUB可以是可弯曲、可折叠或可卷曲的柔性衬底。在这种情况下，衬底SUB可以包括绝缘材料，诸如聚合物树脂(诸如，聚酰亚胺PI)。
缓冲膜BF可以设置在衬底SUB的一个表面上。缓冲膜BF可以是用于防止空气或水分渗透的膜。缓冲膜BF可以由交替堆叠的多个无机膜形成。例如，缓冲膜BF可以形成为多个膜，其中氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层的一个或多个无机膜交替堆叠。缓冲膜BF可以被省略。
有源层ACTL可以设置在缓冲膜BF上。有源层ACTL可以包括硅半导体(诸如，多晶硅、单晶硅、低温多晶硅和非晶硅)、或者氧化物半导体。
有源层ACTL可以包括薄膜晶体管TFT的沟道CH、第一电极SE和第二电极DE。薄膜晶体管TFT的沟道CH可以是在第三方向DR3(其是衬底SUB的厚度方向)上与薄膜晶体管TFT的栅电极GE重叠的区域。薄膜晶体管TFT的第一电极SE可以设置在沟道CH的一侧处，并且第二电极DE可以设置在沟道CH的另一侧处。薄膜晶体管TFT的第一电极SE和第二电极DE可以是在第三方向DR3上不与栅电极GE重叠的区域。薄膜晶体管TFT的第一电极SE和第二电极DE可以是通过在硅半导体或氧化物半导体中掺杂离子而具有导电性的区域。
第一栅极绝缘膜GI1可以设置在有源层ACTL和缓冲膜BF上。第一栅极绝缘膜GI1可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
第一栅极层GTL1可以设置在第一栅极绝缘膜GI1上。第一栅极层GTL1可以包括薄膜晶体管TFT的栅电极GE和第一电容器电极CE1。第一栅极层GTL1可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
第二栅极绝缘膜GI2可以设置在第一栅极层GTL1和第一栅极绝缘膜GI1上。第二栅极绝缘膜GI2可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
第二栅极层GTL2可以设置在第二栅极绝缘膜GI2上。第二栅极层GTL2可以包括第二电容器电极CE2。第二电容器电极CE2可以与第一电容器电极CE1一起配置第一电容器C1。
第二栅极层GTL2可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
层间绝缘膜ILD可以设置在第二栅极层GTL2和第二栅极绝缘膜GI2上。层间绝缘膜ILD可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
包括连接电极CCE(或连接图案)的第一源极金属层SDL1可以设置在层间绝缘膜ILD上。第一源极金属层SDL1可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
连接电极CCE可以通过穿过层间绝缘膜ILD、第二栅极绝缘膜GI2和第一栅极绝缘膜GI1的接触孔连接到薄膜晶体管TFT的第一电极SE或第二电极DE。
可以在第一源极金属层SDL1和层间绝缘膜ILD上形成用于平坦化由有源层ACTL、第一栅极层GTL1、第二栅极层GTL2和第一源极金属层SDL1引起的台阶的第一通孔层VIA1(或第一平坦化层)。第一通孔层VIA1可以形成为包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜。
第一钝化层PAS1(或第一绝缘膜)可以设置在第一通孔层VIA1上。第一钝化层PAS1可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
第二源极金属层SDL2可以设置在第一钝化层PAS1上。第二源极金属层SDL2可以包括阳极连接线ACL。阳极连接线ACL可以通过穿过第一钝化层PAS1和第一通孔层VIA1的接触孔连接到连接电极CCE。第二源极金属层SDL2可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
如图4和图6所示，阳极连接线ACL可以在第二方向DR2上从像素电路PC1、PC2和PC3延伸。子像素SPX1、SPX2和SPX3的阳极连接线ACL可以具有基本上相同的形状和相同的布置。
在一个或多个实施方式中，可以省略第一通孔层VIA1和第一钝化层PAS1。在这种情况下，连接电极CCE可以被包括在阳极连接线ACL中，或者它可以被省略。例如，阳极连接线ACL也可以通过穿过层间绝缘膜ILD、第二栅极绝缘膜GI2和第一栅极绝缘膜GI1的接触孔连接到薄膜晶体管TFT的第一电极SE或第二电极DE。
用于平坦化台阶的第二通孔层VIA2可以设置在第二源极金属层SDL2和第一钝化层PAS1上。第二通孔层VIA2可以形成为包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜。
第二钝化层PAS2(或第二绝缘膜)可以设置在第二通孔层VIA2上。第二钝化层PAS2可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
第三源极金属层SDL3可以形成在第二钝化层PAS2上。第三源极金属层SDL3可以包括阳极连接电极ACE1、ACE2和ACE3(或桥接电极或桥接图案)。阳极连接电极ACE1、ACE2和ACE3中的每个可以通过穿过第二钝化层PAS2和第二通孔层VIA2的接触孔连接到阳极连接线ACL。第三源极金属层SDL3可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
第一阳极连接电极ACE1可以具有与第二阳极连接电极ACE2和第三阳极连接电极ACE3的形状不同的形状。第二阳极连接电极ACE2和第三阳极连接电极ACE3可以具有相同的形状和相同的设置。与第二阳极连接电极ACE2和第三阳极连接电极ACE3相比，第一阳极连接电极ACE1可以进一步在第一方向DR1上延伸。第一阳极连接电极ACE1可以从像素电极AND(或第一像素电极)延伸到公共电极COM(或第二像素电极)(即，在第一方向DR1上从像素电极AND延伸到与其相邻的公共电极COM)，并且第一阳极连接电极ACE1可以在第三方向DR3上与像素电极AND和公共电极COM重叠。第二阳极连接电极ACE2和第三阳极连接电极ACE3可以在第三方向DR3上与像素电极AND重叠，并且可以不与公共电极COM重叠。
可以在第三源极金属层SDL3和第二钝化层PAS2上形成用于平坦化台阶的第三通孔层VIA3。第三通孔层VIA3可以形成为包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜。
第三钝化层PAS3可以设置在第三通孔层VIA3上。第三钝化层PAS3可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
包括像素电极AND(或第一像素电极)和公共电极COM(或第二像素电极)的第四源极金属层SDL4可以设置在第三钝化层PAS3上。像素电极AND可以被称为阳极电极，并且公共电极COM可以被称为阴极电极。在实施方式中，像素电路PC1、PC2和PC3可以配置成经由像素电极AND将驱动电流提供给发光元件ED1、ED2和ED3。
像素电极AND可以通过穿过第三钝化层PAS3和第三通孔层VIA3的接触孔连接到阳极连接电极ACE1、ACE2和ACE3中的相应的一个。由此，像素电极AND可以电连接到薄膜晶体管TFT的第一电极SE或第二电极DE。因此，可以将由薄膜晶体管TFT控制的像素电压或阳极电压施加到像素电极AND。
类似于像素电极AND，公共电极COM可以通过穿过第三钝化层PAS3和第三通孔层VIA3的接触孔连接到电力线(例如，第三电力线VSL，参见图11)。由此，电力线的电力电压可以被施加到公共电极COM。
像素电极AND和公共电极COM可以包括高反射性的金属材料，诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金、以及APC合金和ITO的堆叠结构(ITO/APC/ITO)。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。
像素电极AND和公共电极COM可以沿着第一方向DR1布置。
在一个或多个实施方式中，子像素SPX1、SPX2和SPX3中的一个的电极布置或电极布置顺序(即，布置像素电极AND和公共电极COM的顺序)可以不同于子像素SPX1、SPX2和SPX3中的另一个的电极布置。
如图6和图7所示，第一子像素SPX1的像素电极AND可以从第一子像素SPX1的公共电极COM起在第一方向DR1的相反方向上定位。这里，公共电极COM可以表示公共电极COM的与发光元件(例如，第一子像素SPX1的第一发光元件ED1)接触或重叠的部分。第二子像素SPX2的像素电极AND可以从第二子像素SPX2的公共电极COM起在第一方向DR1上定位。第三子像素SPX3的像素电极AND可以从第三子像素SPX3的公共电极COM起在第一方向DR1上定位。即，第一子像素SPX1的像素电极AND和公共电极COM、第二子像素SPX2的公共电极COM和像素电极AND、以及第三子像素SPX3的公共电极COM和像素电极AND可以沿着第一方向DR1顺序地设置。
因此，即使子像素SPX1、SPX2和SPX3在一个发光区域EA内等距离地设置，第一子像素SPX1的像素电极AND和第二子像素SPX2的像素电极AND之间的第一距离DSA1也可以不同于第二子像素SPX2的像素电极AND和第三子像素SPX3的像素电极AND之间的第二距离DSA2。这里，可以基于像素电极AND的区域中心来计算第一距离DSA1和第二距离DSA2，但不限于此。例如，可以基于像素电极AND的对应侧来计算第一距离DSA1和第二距离DSA2。类似地，第一子像素SPX1的公共电极COM和第二子像素SPX2的公共电极COM之间的第一距离DSC1可以不同于第二子像素SPX2的公共电极COM和第三子像素SPX3的公共电极COM之间的第二距离DSC2。
第一子像素SPX1的公共电极COM和第二子像素SPX2的公共电极COM之间的第一距离DSC1可以不同于第一子像素SPX1的像素电极AND和第二子像素SPX2的像素电极AND之间的第一距离DSA1。相反，第二子像素SPX2的公共电极COM和第三子像素SPX3的公共电极COM之间的第二距离DSC2可以与第二子像素SPX2的像素电极AND和第三子像素SPX3的像素电极AND之间的第二距离DSA2相同。
覆盖像素电极AND的边缘和公共电极COM的边缘的第四通孔层VIA4(或堤部或像素限定层)可以设置在第三钝化层PAS3上。第四通孔层VIA4可以形成为包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜。
第四钝化层PAS4可以设置在第四通孔层VIA4上。第四钝化层PAS4可以覆盖像素电极AND的边缘和公共电极COM的边缘。第四钝化层PAS4可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
发光元件ED1、ED2和ED3可以设置在像素电极AND和公共电极COM的未被第四钝化层PAS4覆盖的部分上。
图7示出了发光元件ED1、ED2和ED3中的每个都是倒装芯片型的微型LED，其中第一接触电极ELT1和第二接触电极ELT2被设置成面对像素电极AND和公共电极COM。发光元件ED1、ED2和ED3可以由诸如GaN的无机材料制成。发光元件ED1、ED2和ED3中的每个的在第一方向DR1上的长度、在第二方向DR2上的长度和在第三方向DR3上的长度可以分别是数μm至数百μm。例如，发光元件ED1、ED2和ED3中的每个的在第一方向DR1上的长度、在第二方向DR2上的长度和在第三方向DR3上的长度可以分别是约100μm或更小。
发光元件ED1、ED2和ED3可以通过在诸如硅晶片的半导体衬底上生长而形成。发光元件ED1、ED2和ED3中的每个可以从硅晶片直接转移到衬底SUB上的像素电极AND和公共电极COM上。可选地，发光元件ED1、ED2和ED3中的每个可以通过使用静电头的静电方法或使用弹性聚合物材料(诸如PDMS或硅酮)作为转移衬底的印模(stamp)方法转移在衬底SUB上的像素电极AND和公共电极COM上。
发光元件ED1、ED2和ED3中的每个可以是包括第一半导体层11或11_1(或第一半导体)、有源层12或12_1、第二半导体层13或13_1(或第二半导体)、第一接触电极ELT1和第二接触电极ELT2的发光结构。在一个或多个实施方式中，发光元件ED1、ED2和ED3还可以包括定位在其最上部分处的基础衬底(参考图28中的“SSUB”)。基础衬底可以是蓝宝石衬底，但不限于此。
第一半导体层11和11_1可以设置在有源层12和12_1的一个表面上。第一半导体层11和11_1可以由掺杂有P型导电掺杂剂(诸如，Mg、Zn、Ca或Ba)的GaN制成。
有源层12和12_1可以设置在第一半导体层11和11_1的一个表面的至少部分上。有源层12和12_1可以包括具有单量子阱或多量子阱结构的材料。当有源层12和12_1包括具有多量子阱结构的材料时，它可以具有多个阱层和势垒层交替堆叠的结构。在此情况下，阱层可以由InGaN形成，并且势垒层可以由GaN或AlGaN形成，但不限于此。可选地，有源层12和12_1可以呈具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，或者可以根据由其发射的光的波长带包括第III族至第V族半导体材料。
当有源层12和12_1包括InGaN时，发射光的颜色可以根据铟(In)的含量而变化。例如，随着铟(In)的含量增加，由有源层12和12_1发射的光的波长带可以移动到红色波长带，并且随着铟(In)的含量降低，由其发射的光的波长带可以移动到蓝色波长带。例如，第三子像素SPX3的第三发光元件ED3的有源层12中的铟(In)的含量为约15％，第二子像素SPX2的第二发光元件ED2的有源层12中的铟(In)的含量为约25％，并且第一子像素SPX1的第一发光元件ED1的有源层12_1中的铟(In)的含量可以为35％或更大。即，通过调节有源层12或12_1中的铟(In)的含量，第一子像素SPX1的第一发光元件ED1可以发射第一颜色(例如，红色)的光，第二子像素SPX2的第二发光元件ED2可以发射第二颜色(例如，绿色)的光，并且第三子像素SPX3的第三发光元件ED3可以发射第三颜色(例如，蓝色)的光。
第二半导体层13和13_1可以设置在有源层12和12_1的另一表面上。例如，第二半导体层13和13_1可以由掺杂有N型导电掺杂剂
(诸如，Si、Ge、Se或Sn)的GaN制成。
第一接触电极ELT1可以设置在第一半导体层11和11_1的一个表面上，并且第二接触电极ELT2可以设置在第二半导体层13和13_1的一个表面上。
第一接触电极ELT1和像素电极AND可以通过诸如各向异性导电膜(ACF)或各向异性导电膏(ACP)的导电粘合构件彼此结合。可选地，第一接触电极ELT1和像素电极AND可以通过焊接工艺彼此结合。
在一个或多个实施方式中，对于倒装芯片型，发光元件ED1、ED2和ED3中的每个可以具有台面(mesa)结构。例如，发光元件ED1、ED2和ED3中的每个可以具有台面区域，在台面区域中，第一半导体层11和11_1以及第二半导体层13和13_1中的一个被其另一个部分地暴露。例如，在第一发光元件ED1中，第二半导体层13_1可以在第一半导体层11_1的一个表面上具有突出形状，并且第一半导体层11_1的一个表面可以被第二半导体层13_1部分地暴露。第一发光元件ED1的第一接触电极ELT1可以设置在第一半导体层11_1的暴露表面上，即在台面区域中。例如，在第二发光元件ED2和第三发光元件ED3中，第一半导体层11可以在第二半导体层13的一个表面上具有突出形状，并且第二半导体层13的一个表面可以被第一半导体层11部分地暴露。第二发光元件ED2和第三发光元件ED3的第二接触电极ELT2可以设置在第二半导体层13的暴露表面上，即在台面区域中。
作为参考，可以通过在第二半导体层13上生长有源层12和第一半导体层11来制造第二发光元件ED2和第三发光元件ED3。可选地，可以通过在第一半导体层11_1上生长有源层12_1和第二半导体层13_1以满足有源层12_1的铟(In)的含量来制造第一发光元件ED1。因此，第一发光元件ED1至第三发光元件ED3具有相同的形状，但是第一发光元件ED1的第一接触电极ELT1和第二接触电极ELT2的设置可以不同于第二发光元件ED2和第三发光元件ED3的第一接触电极ELT1和第二接触电极ELT2的设置(例如，可以与之相反)。
通过交换第一子像素SPX1的像素电极AND和公共电极COM，即通过将第一子像素SPX1的像素电极AND和公共电极COM的布置顺序以及第二子像素SPX2和第三子像素SPX3的像素电极AND和公共电极COM的布置设计成彼此相反，发光元件ED1、ED2和ED3可以基本上沿着相同的方向布置和/或基本上具有相同的形状。例如，根据台面结构，在第一发光元件ED1至第三发光元件ED3中的每个的台面区域的边缘处形成倾斜表面，并且第一发光元件ED1至第三发光元件ED3中的每个的倾斜表面可以指向基本上相同的方向(例如，第一方向DR1)。在这种情况下，发光元件ED1、ED2和ED3的发光方向(或针对每个方向的发光特性)变得均匀，并且可以减轻或防止根据视角的颜色混合。
图8示出了根据比较性实施方式的显示装置的示例的示意性剖视图。
参考图1、图4和图6至图8，根据比较性实施方式的显示装置10_C可以包括第一子像素SPX1_C、第二子像素SPX2和第三子像素SPX3。已经参考图6和图7描述了第二子像素SPX2和第三子像素SPX3，并且因为第一子像素SPX1_C类似于图6的第一子像素SPX1，所以将不赘述对其的重复描述。
除了发光元件ED1、ED2和ED3之外，第一子像素SPX1_C、第二子像素SPX2和第三子像素SPX3可以具有相同的结构。例如，第一子像素SPX1_C的第一阳极连接电极ACE1_C可以具有与第二阳极连接电极ACE2和第三阳极连接电极ACE3相同的形状和设置。此外，第一子像素SPX1_C的像素电极AND_C和公共电极COM_C的布置顺序可以与第二子像素SPX2和第三子像素SPX3的像素电极AND和公共电极COM的布置顺序相同。
在这种情况下，为了接触像素电极AND_C和公共电极COM_C，第一发光元件ED1可以在与第二发光元件ED2和第三发光元件ED3的方向不同的方向上布置。尽管第一发光元件ED1、第二发光元件ED2和第三发光元件ED3具有相同的电流移动方向(例如，与第一方向DR1相反的方向)，但是第一发光元件ED1至第三发光元件ED3的倾斜表面所指向的方向可以彼此不同。
从第一发光元件ED1至第三发光元件ED3中的每个的倾斜表面(即，在台面区域的边缘处形成的倾斜表面)发射的光可以被接触电极ELT1和ELT2(和/或结合材料)中断，并且因此，第一发光元件ED1至第三发光元件ED3的发光率可以根据方向变化。例如，第一发光元件ED1的在第一方向DR1(例如，基于图8的右侧)上的发光率可以低于第一发光元件ED1的在第一方向DR1的相反方向(例如，基于图8的左侧)上的发光率。可选地，第二发光元件ED2和第三发光元件ED3的在第一方向DR1上的发光率可以高于第二发光元件ED2和第三发光元件ED3的在第一方向DR1的相反方向上的发光率。因此，可能根据视角而发生颜色混合。例如，当从左侧观看显示装置10_C时，因为从第一发光元件ED1发射的第一颜色(例如，红色)的光相对多，所以可能观看到偏红色的图像。作为另一示例，当从右侧观看显示装置10_C时，因为从第二发光元件ED2和第三发光元件ED3发射的第二颜色和第三颜色的光相对多，所以可能观看到偏蓝色(或偏青色)的图像。
因此，通过交换第一子像素SPX1的像素电极AND和公共电极COM，根据本公开的一个或多个实施方式的显示装置10包括在基本上相同的方向上布置的发光元件ED1、ED2和ED3，并且可以防止根据视角的颜色混合。
图9和图10示出了图4的发光区域的另一示例的俯视图。
首先，参考图1至图4、图6和图9，第一子像素SPX1_1的电极布置顺序(即，像素电极AND和公共电极COM的布置顺序)可以不同于第二子像素SPX2_1和第三子像素SPX3_1的电极布置顺序。
以像素电极AND从公共电极COM起在第一方向DR1上定位为基准，在图6中，可以交换第一子像素SPX1的像素电极AND和公共电极COM，并且在图9中，代替第一子像素SPX1_1，可以交换第二子像素SPX2_1和第三子像素SPX3_1的像素电极AND和公共电极COM。
为此，第二子像素SPX2_1的第二阳极连接电极ACE2_1和第三子像素SPX3_1的第三阳极连接电极ACE3_1中的每个可以在第一方向DR1上比第一子像素SPX1_1的第一阳极连接电极ACE1_1进一步延伸。第二阳极连接电极ACE2_1和第三阳极连接电极ACE3_1中的每个可以从像素电极AND延伸到公共电极COM(即，在第一方向DR1上从像素电极AND延伸到与其相邻的公共电极COM)，并且第二阳极连接电极ACE2_1和第三阳极连接电极ACE3_1中的每个可以在第三方向DR3上与像素电极AND和公共电极COM重叠。第一阳极连接电极ACE1_1可以在第三方向DR3上与像素电极AND重叠，并且可以不与公共电极COM重叠。
在这种情况下，发光元件ED1_1、ED2_1和ED3_1可以在彼此相同的方向上对准，并且可以在与图7所示的发光元件ED1、ED2和ED2沿其对准的方向相反的方向上对准。例如，发光元件ED1_1、ED2_1和ED3_1中的每个的倾斜表面(即，由于台面结构而导致的倾斜表面)可以基本上指向第一方向DR1的相反方向。
参考图6和图10，第二子像素SPX2_1的电极布置顺序(即，像素电极AND和公共电极COM的布置顺序)可以不同于第一子像素SPX1_1和第三子像素SPX3的电极布置顺序。
以像素电极AND从公共电极COM起在第一方向DR1上定位为基准，代替第一子像素SPX1_1，可以交换第二子像素SPX2_1的像素电极AND和公共电极COM。已经参考图9描述了第一子像素SPX1_1(和第一阳极连接电极ACE1_1)和第二子像素SPX2_1(和第二阳极连接电极ACE2_1)，因此将不赘述对其的重复描述。
例如，第二子像素SPX2_1的第二发光元件ED2_1发射红光，或者当第二发光元件ED2_1的结构与第一发光元件ED1_1和第三发光元件ED3的结构相反时，可以交换第二子像素SPX2_1的像素电极AND和公共电极COM。
然而，本公开不限于此。当子像素SPX1_1、SPX2_1和SPX3中的至少一个的发光元件的结构不同于其它发光元件的结构时，子像素SPX1_1、SPX2_1和SPX3的电极布置顺序可以不同于子像素SPX1_1、SPX2_1和SPX3中的其余子像素的电极布置顺序。例如，可以仅第三子像素SPX3的电极布置顺序不同于第一子像素SPX1_1和第二子像素SPX2_1的电极布置顺序。
图11示出了图2至图4的子像素的示例的电路图。
参考图1至图4和图11，子像素SPX1、SPX2和SPX3的像素电路PC1、PC2和PC3可以基本上彼此相同或类似。子像素SPX可以对应于子像素SPX1、SPX2和SPX3中的每个。
子像素SPX可以包括发光元件ED和向发光元件ED提供驱动电流的像素电路PC。
像素电路PC可以连接到扫描写入线GWL、扫描初始化线GIL、扫描控制线GCL、扫频线SWPL、脉冲宽度调制(PWM)光发射线PWEL、脉冲幅度调制(PAM)光发射线PAEL、数据线DL和PAM数据线RDL。扫描写入线GWL、扫描初始化线GIL、扫描控制线GCL、扫频线SWPL、PWM光发射线PWEL和PAM光发射线PAEL可以包括在扫描线中。数据线DL和PAM数据线RDL可以对应于参考图5描述的栅极线，或者可以包括在栅极线中。像素电路PC可以连接到向其施加第一电力电压的第一电力线VDL1、向其施加第二电力电压的第二电力线VDL2、向其施加第三电力电压的第三电力线VSL、向其施加初始化电压的初始化电压线VIL、以及向其施加栅极截止电压的栅极截止电压线VGHL。
像素电路PC可以包括第一像素驱动器PDU1(或第一子电路)，第二像素驱动器PDU2(或第二子电路)和第三像素驱动器PDU3(或第三子电路)。
发光元件ED可以根据由第二像素驱动器PDU2生成的驱动电流而发光。发光元件ED可以设置在第十七晶体管T17和第三电力线VSL之间。发光元件ED的第一电极可以连接到第十七晶体管T17的第二电极，并且发光元件ED的第二电极可以连接到第三电力线VSL。这里，发光元件ED的第一电极可以是阳极电极，并且第二电极可以是阴极电极。发光元件ED可以是无机发光元件，其包括第一电极、第二电极、以及设置在第一电极和第二电极之间的无机半导体。例如，发光元件ED可以是由无机半导体制成的微型LED，但不限于此。
第一像素驱动器PDU1可以基于数据线DL的数据电压生成控制电流以控制第三像素驱动器PDU3的第三节点N3的电压。第一像素驱动器PDU1的控制电流可以调节施加到发光元件ED的第一电极的电压的脉冲宽度，并且第一像素驱动器PDU1可以执行施加到发光元件ED的第一电极的电压的脉冲宽度调制。因此，第一像素驱动器PDU1可以是脉冲宽度调制器(即，PWM部分)。
第一像素驱动器PDU1可以包括第一晶体管T1至第七晶体管T7以及第一电容器C1。
第一晶体管T1可以基于施加到其栅电极的电压(例如，数据电压)来控制在第一电力线VDL1和第三节点N3之间流动的控制电流。
第二晶体管T2可以通过扫描写入线GWL的扫描写入信号导通，以将数据线DL的数据电压提供给第一晶体管T1的第一电极。第二晶体管T2的栅电极可以连接到扫描写入线GWL，其第一电极可以连接到数据线DL，并且其第二电极可以连接到第一晶体管T1的第一电极。
第三晶体管T3(例如，子晶体管T31和T32)可以通过扫描初始化线GIL的扫描初始化信号导通，以将初始化电压线VIL电连接到第一晶体管T1的栅电极。在第三晶体管T3导通的周期期间，第一晶体管T1的栅电极可以放电到初始化电压线VIL的初始化电压。扫描初始化信号的栅极导通电压可以不同于初始化电压线VIL的初始化电压。因为栅极导通电压和初始化电压之间的差电压大于第三晶体管T3的阈值电压，所以即使在初始化电压被施加到第一晶体管T1的栅电极之后，第三晶体管T3也可以稳定地导通。因此，当第三晶体管T3导通时，第一晶体管T1的栅电极不管第三晶体管T3的阈值电压如何，均可以稳定地接收初始化电压。
第三晶体管T3可以包括串联连接的多个晶体管。例如，第三晶体管T3可以包括第一子晶体管T31和第二子晶体管T32。第一子晶体管T31和第二子晶体管T32可以防止第一晶体管T1的栅电极的电压通过第三晶体管T3泄漏。第一子晶体管T31的栅电极可以连接到扫描初始化线GIL，其第一电极可以连接到第一晶体管T1的栅电极，并且其第二电极可以连接到第二子晶体管T32的第一电极。第二子晶体管T32的栅电极可以连接到扫描初始化线GIL，其第一电极可以连接到第一子晶体管T31的第二电极，并且其第二电极可以连接到初始化电压线VIL。
第四晶体管T4可以通过扫描写入线GWL的扫描写入信号导通，以电连接第一晶体管T1的栅电极和第一晶体管T1的第二电极。因此，在第四晶体管T4导通的周期期间，第一晶体管T1可以作为二极管工作(例如，第一晶体管T1可以被二极管式连接)。
第四晶体管T4可以包括串联连接的多个晶体管。例如，第四晶体管T4可以包括第三子晶体管T41和第四子晶体管T42。第三子晶体管T41和第四子晶体管T42可以防止第一晶体管T1的栅电极的电压通过第四晶体管T4泄漏。第三子晶体管T41的栅电极可以连接到扫描写入线GWL，其第一电极可以连接到第一晶体管T1的第二电极，并且其第二电极可以连接到第四子晶体管T42的第一电极。第四子晶体管T42的栅电极可以连接到扫描写入线GWL，其第一电极可以连接到第三子晶体管T41的第二电极，并且其第二电极可以连接到第一晶体管T1的栅电极。
第五晶体管T5通过PWM光发射线PWEL的PWM光发射信号导通，以将第一电力线VDL1电连接到第一晶体管T1的第一电极。第五晶体管T5的栅电极可以连接到PWM光发射线PWEL，其第一电极可以连接到第一电力线VDL1，并且其第二电极可以连接到第一晶体管T1的第一电极。
第六晶体管T6可以通过PWM光发射线PWEL的PWM光发射信号导通，以将第一晶体管T1的第二电极电连接到第三像素驱动器PDU3的第三节点N3。第六晶体管T6的栅电极可以连接到PWM光发射线PWEL，其第一电极可以连接到第一晶体管T1的第二电极，并且其第二电极可以连接到第三像素驱动器PDU3的第三节点N3。
第七晶体管T7可以通过扫描控制线GCL的扫描控制信号导通，以将栅极截止电压线VGHL的栅极截止电压提供给连接到扫频线SWPL的第一节点N1。因此，在将初始化电压施加到第一晶体管T1的栅电极的周期和对数据线DL的数据电压和第一晶体管T1的阈值电压进行编程的周期期间，可以防止第一晶体管T1的栅电极的电压变化被第一电容器C1反映到扫频线SWPL的扫频信号中。第七晶体管T7的栅电极可以连接到扫描控制线GCL，其第一电极可以连接到栅极截止电压线VGHL，并且其第二电极可以连接到第一节点N1。
第一电容器C1可以设置在第一晶体管T1的栅电极和第一节点N1之间。第一电容器C1的一个电极可以连接到第一晶体管T1的栅电极，并且其另一电极可以连接到第一节点N1。
第二像素驱动器PDU2可以基于PAM数据线RDL的PAM数据电压生成提供给发光元件ED的驱动电流。第二像素驱动器PDU2可以是执行脉冲幅度调制的脉冲幅度调制器(即，PAM部分)。第二像素驱动器PDU2可以是恒流生成器，其接收相同的PAM数据电压以生成相同的驱动电流，而不管子像素SPX1、SPX2和SPX3的亮度如何。
第二像素驱动器PDU2可以包括第八晶体管T8至第十四晶体管T14以及第二电容器C2。
第八晶体管T8可以基于施加到其栅电极的电压来控制流入发光元件ED中的驱动电流。
第九晶体管T9可以通过扫描写入线GWL的扫描写入信号导通，以将PAM数据线RDL的PAM数据电压提供给第八晶体管T8的第一电极。第九晶体管T9的栅电极可以连接到扫描写入线GWL，其第一电极可以连接到PAM数据线RDL，且其第二电极可以连接到第八晶体管T8的第一电极。
第十晶体管T10可以通过扫描初始化线GIL的扫描初始化信号导通，以将初始化电压线VIL电连接到第八晶体管T8的栅电极。在第十晶体管T10导通的周期期间，第八晶体管T8的栅电极可以放电到初始化电压线VIL的初始化电压。扫描初始化信号的栅极导通电压可以不同于初始化电压线VIL的初始化电压。因为栅极导通电压和初始化电压之间的差电压大于第十晶体管T10的阈值电压，所以即使在初始化电压被施加到第八晶体管T8的栅电极之后，第十晶体管T10也可以被稳定地导通。因此，当第十晶体管T10导通时，第八晶体管T8的栅电极不管第十晶体管T10的阈值电压如何，均可以稳定地接收初始化电压。
第十晶体管T10可以包括串联连接的多个晶体管。例如，第十晶体管T10可以包括第五子晶体管T101和第六子晶体管T102。第五子晶体管T101和第六子晶体管T102可以防止第八晶体管T8的栅电极的电压通过第十晶体管T10泄漏。第五子晶体管T101的栅电极可以连接到扫描初始化线GIL，其第一电极可以连接到第八晶体管T8的栅电极，并且其第二电极可以连接到第六子晶体管T102的第一电极。第六子晶体管T102的栅电极可以连接到扫描初始化线GIL，其第一电极可以连接到第五子晶体管T101的第二电极，并且其第二电极可以连接到初始化电压线VIL。
第十一晶体管T11可以通过扫描写入线GWL的扫描写入信号导通，以电连接第八晶体管T8的栅电极和第八晶体管T8的第二电极。因此，在第十一晶体管T11导通的周期期间，第八晶体管T8可以作为二极管工作(例如，第八晶体管T8可以被二极管式连接)。
第十一晶体管T11可以包括串联连接的多个晶体管。例如，第十一晶体管T11可以包括第七子晶体管T111和第八子晶体管T112。第七子晶体管T111和第八子晶体管T112可以防止第八晶体管T8的栅电极的电压通过第十一晶体管T11泄漏。第七子晶体管T111的栅电极可以连接到扫描写入线GWL，其第一电极可以连接到第八晶体管T8的第二电极，并且其第二电极可以连接到第八子晶体管T112的第一电极。第八子晶体管T112的栅电极可以连接到扫描写入线GWL，其第一电极可以连接到第七子晶体管T111的第二电极，并且其第二电极可以连接到第八晶体管T8的栅电极。
第十二晶体管T12可以通过PWM光发射线PWEL的PWM光发射信号导通，以将第八晶体管T8的第一电极电连接到第二电力线VDL2。第十二晶体管T12的栅电极可以连接到PWM光发射线PWEL，其第一电极可以连接到第二电力线VDL2，并且其第二电极可以连接到第八晶体管T8的第一电极。
第十三晶体管T13可以通过扫描控制线GCL的扫描控制信号导通，以将第一电力线VDL1电连接到第二节点N2。第十三晶体管T13的栅电极可以连接到扫描控制线GCL，其第一电极可以连接到第一电力线VDL1，并且其第二电极可以连接到第二节点N2。
第十四晶体管T14可以通过PWM光发射线PWEL的PWM光发射信号导通，以将第十二晶体管T12的第一电极电连接到第二节点N2。第十四晶体管T14的栅电极可以连接到PWM光发射线PWEL，其第一电极可以连接到第二电力线VDL2，并且其第二电极可以连接到第二节点N2。
第二电容器C2可以设置在第八晶体管T8的栅电极和第二节点N2之间。第二电容器C2的一个电极可以连接到第八晶体管T8的栅电极，并且其另一电极可以连接到第二节点N2。
第三像素驱动器PDU3可以基于第三节点N3的电压来控制将驱动电流提供给发光元件ED的周期。
第三像素驱动器PDU3可以包括第十五晶体管T15至第十九晶体管T19以及第三电容器C3。
第十五晶体管T15可以基于第三节点N3的电压导通。当第十五晶体管T15导通时，第八晶体管T8的驱动电流可以被提供给发光元件ED。当第十五晶体管T15截止时，第八晶体管T8的驱动电流可以不被提供给发光元件ED。因此，第十五晶体管T15的导通周期可以与发光元件ED的发光周期基本上相同。第十五晶体管T15的栅电极可以连接到第三节点N3，其第一电极可以连接到第八晶体管T8的第二电极，并且其第二电极可以连接到第十七晶体管T17的第一电极。
第十六晶体管T16可以通过扫描控制线GCL的扫描控制信号导通，以将初始化电压线VIL电连接到第三节点N3。因此，在第十六晶体管T16导通的周期期间，第三节点N3可以放电到初始化电压线VIL的初始化电压。
第十六晶体管T16可以包括串联连接的多个晶体管。例如，第十六晶体管T16可以包括第九子晶体管T161和第十子晶体管T162。第九子晶体管T161和第十子晶体管T162可以防止第三节点N3的电压通过第十六晶体管T16泄漏。第九子晶体管T161的栅电极可以连接到扫描控制线GCL，其第一电极可以连接到第三节点N3，并且其第二电极可以连接到第十子晶体管T162的第一电极。第十子晶体管T162的栅电极可以连接到扫描控制线GCL，其第一电极可以连接到第九子晶体管T161的第二电极，并且其第二电极可以连接到初始化电压线VIL。
第十七晶体管T17可以通过PAM光发射线PAEL的PAM光发射信号导通，以将第十五晶体管T15的第二电极电连接到发光元件ED的第一电极。第十七晶体管T17的栅电极可以连接到PAM光发射线PAEL，其第一电极可以连接到第十五晶体管T15的第二电极，并且其第二电极可以连接到发光元件ED的第一电极。
第十八晶体管T18可以通过扫描控制线GCL的扫描控制信号导通，以将初始化电压线VIL电连接到发光元件ED的第一电极。因此，在第十八晶体管T18导通的周期期间，发光元件ED的第一电极可以放电到初始化电压线VIL的初始化电压。第十八晶体管T18的栅电极可以连接到扫描控制线GCL，其第一电极可以连接到初始化电压线VIL，并且其第二电极可以连接到发光元件ED的第一电极。
第十九晶体管T19可以通过测试信号线TSTL的测试信号导通，以将发光元件ED的第一电极电连接到第三电力线VSL。第十九晶体管T19的栅电极可以连接到测试信号线TSTL，其第一电极可以连接到发光元件ED的第一电极，并且其第二电极可以连接到第三电力线VSL。
第三电容器C3可以设置在第三节点N3和初始化电压线VIL之间。第三电容器C3的一个电极可以连接到第三节点N3，并且其另一电极可以连接到初始化电压线VIL。
第一晶体管T1至第十九晶体管T19中的每个的第一电极和第二电极中的一个可以是源电极，并且其另一个可以是漏电极。第一晶体管T1至第十九晶体管T19中的每个的半导体层可以由多晶硅、非晶硅和氧化物半导体中的一种形成。当第一晶体管T1至第十九晶体管T19中的每个的半导体层是多晶硅时，其可以通过低温多晶硅(LTPS)工艺形成。
图11主要示出第一晶体管T1至第十九晶体管T19中的每个被形成为P型MOSFET，但是本说明书不限于此。在一个或多个实施方式中，第一晶体管T1至第十九晶体管T19中的每个可以形成为N型MOSFET。
图12示出了图4的子像素的示例的布局图。图13示出了图12的区域“A1”的放大图。图14示出了图12的区域“A2”的放大图。图15示出了图12的区域“A3”的放大图。
参考图4和图11至图15，图12的子像素SPX可以对应于图4的子像素SPX1、SPX2和SPX3中的至少一个。例如，图12的子像素SPX可以分别对应于图4、图6和图7中描述的第二子像素SPX2和第三子像素SPX3，但不限于此。
初始化电压线VIL、扫描初始化线GIL、扫描写入线GWL、PWM光发射线PWEL、第一水平电力线HVDL、栅极截止电压线VGHL、扫频线SWPL、扫描控制线GCL、PAM光发射线PAEL、测试信号线TSTL和第三电力线VSL可以在第一方向DR1上延伸，并且在第二方向DR2上彼此间隔开。
数据线DL、第一竖直电力线VVDL和PAM数据线RDL可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。
子像素SPX可以包括像素电路PC和发光元件ED。像素电路PC包括第一晶体管T1至第十九晶体管T19、第一电容器电极CE1至第六电容器电极CE6、第一栅极连接电极GCE1至第六栅极连接电极GCE6、第一数据连接电极DCE1和第二数据连接电极DCE2、第一连接电极CCE1至第七连接电极CCE7、以及阳极连接线ACL。
第一晶体管T1可以包括第一沟道CH1、第一栅电极G1、第一源电极S1和第一漏电极D1。第一沟道CH1可以在第一方向DR1上延伸。第一沟道CH1可以在第三方向DR3上与第一栅电极G1重叠。第一栅电极G1可以通过第一接触孔CT1连接到第一连接电极CCE1。第一栅电极G1可以与第一电容器电极CE1一体地形成。第一栅电极G1可以在第三方向DR3上与第二电容器电极CE2重叠。第一源电极S1可以设置在第一沟道CH1的一侧处，并且第一漏电极D1可以设置在第一沟道CH1的另一侧处。第一源电极S1可以连接到第二漏电极D2和第五漏电极D5。第一漏电极D1可以连接到第三子源电极S41和第六源电极S6。第一源电极S1和第一漏电极D1可以在第三方向DR3上不与第一栅电极G1重叠。第一源电极S1和第一漏电极D1可以在第三方向DR3上与第二电容器电极CE2重叠。
第二晶体管T2可以包括第二沟道CH2、第二栅电极G2、第二源电极S2和第二漏电极D2。第二沟道CH2可以在第三方向DR3上与第二栅电极G2重叠。第二栅电极G2可以与第一栅极连接电极GCE1一体地形成。第二源电极S2可以设置在第二沟道CH2的一侧处，并且第二漏电极D2可以设置在第二沟道CH2的另一侧处。第二源电极S2可以通过第一数据接触孔DCT1连接到第一数据连接电极DCE1。第二漏电极D2可以连接到第一源电极S1。第二源电极S2和第二漏电极D2可以在第三方向DR3上不与第二栅电极G2重叠。第二漏电极D2可以在第二方向DR2上延伸。第二漏电极D2可以连接到第一源电极S1。
第三晶体管T3的第一子晶体管T31可以包括第一子沟道CH31、第一子栅电极G31、第一子源电极S31和第一子漏电极D31。第一子沟道CH31可以在第三方向DR3上与第一子栅电极G31重叠。第一子栅电极G31可以与第二栅极连接电极GCE2一体地形成。第一子源电极S31可以设置在第一子沟道CH31的一侧处，并且第一子漏电极D31可以设置在第一子沟道CH31的另一侧处。第一子源电极S31可以连接到第四子漏电极D42，并且第一子漏电极D31可以连接到第二子源电极S32。第一子源电极S31和第一子漏电极D31可以不与第一子栅电极G31重叠。第一子源电极S31可以在第三方向DR3上与扫描写入线GWL部分地重叠。第一子漏电极D31可以在第三方向DR3上与初始化电压线VIL部分地重叠。
第三晶体管T3的第二子晶体管T32可以包括第二子沟道CH32、第二子栅电极G32、第二子源电极S32和第二子漏电极D32。第二子沟道CH32可以在第三方向DR3上与第二子栅电极G32重叠。第二子栅电极G32可以与第二栅极连接电极GCE2一体地形成。第二子源电极S32可以设置在第二子沟道CH32的一侧处，并且第二子漏电极D32可以设置在第二子沟道CH32的另一侧处。第二子源电极S32可以连接到第一子漏电极D31，并且第二子漏电极D32可以通过第一电力接触孔VCT1连接到初始化电压线VIL。第二子源电极S32和第二子漏电极D32可以不与第二子栅电极G32重叠。第二子源电极S32和第二子漏电极D32可以在第三方向DR3上与初始化电压线VIL部分地重叠。
第四晶体管T4的第三子晶体管T41可以包括第三子沟道CH41、第三子栅电极G41、第三子源电极S41和第三子漏电极D41。第三子沟道CH41可以在第三方向DR3上与第三子栅电极G41重叠。第三子栅电极G41可以与第一栅极连接电极GCE1一体地形成。第三子源电极S41可以设置在第三子沟道CH41的一侧处，并且第三子漏电极D41可以设置在第三子沟道CH41的另一侧处。第三子源电极S41可以连接到第一漏电极D1，并且第三子漏电极D41可以连接到第四子源电极S42。第三子源电极S41和第三子漏电极D41可以不与第三子栅电极G41重叠。
第四晶体管T4的第四子晶体管T42可以包括第四子沟道CH42、第四子栅电极G42、第四子源电极S42和第四子漏电极D42。第四子沟道CH42可以在第三方向DR3上与第四子栅电极G42重叠。第四子栅电极G42可以与第一栅极连接电极GCE1一体地形成。第四子源电极S42可以设置在第四子沟道CH42的一侧处，并且第四子漏电极D42可以设置在第四子沟道CH42的另一侧处。第四子源电极S42可以连接到第三子漏电极D41，并且第四子漏电极D42可以连接到第一子源电极S31。第四子源电极S42和第四子漏电极D42可以不与第四子栅电极G42重叠。
第五晶体管T5可以包括第五沟道CH5、第五栅电极G5、第五源电极S5和第五漏电极D5。第五沟道CH5可以在第三方向DR3上与第五栅电极G5重叠。第五栅电极G5可以与第六栅极连接电极GCE6一体地形成。第五源电极S5可以设置在第五沟道CH5的一侧处，并且第五漏电极D5可以设置在第五沟道CH5的另一侧处。第五源电极S5可以通过第二电力接触孔VCT2连接到第一水平电力线HVDL。第五漏电极D5可以连接到第一源电极S1。第五源电极S5和第五漏电极D5可以在第三方向DR3上不与第五栅电极G5重叠。第五漏电极D5可以在第三方向DR3上与第二电容器电极CE2的延伸部EX重叠。
第六晶体管T6可以包括第六沟道CH6、第六栅电极G6、第六源电极S6和第六漏电极D6。第六沟道CH6可以在第三方向DR3上与第六栅电极G6重叠。第六栅电极G6可以与第六栅极连接电极GCE6一体地形成。第六源电极S6可以设置在第六沟道CH6的一侧处，并且第六漏电极D6可以设置在第六沟道CH6的另一侧处。第六源电极S6可以连接到第一漏电极D1。第六漏电极D6可以通过第十接触孔CT10连接到第四连接电极CCE4。第六源电极S6和第六漏电极D6可以在第三方向DR3上不与第六栅电极G6重叠。第六漏电极D6可以在第三方向DR3上与第二连接电极CCE2和第一水平电力线HVDL重叠。
第七晶体管T7可以包括第七沟道CH7、第七栅电极G7、第七源电极S7和第七漏电极D7。第七沟道CH7可以在第三方向DR3上与第七栅电极G7重叠。第七栅电极G7可以与第三栅极连接电极GCE3一体地形成。第七栅电极G7可以在第三方向DR3上与初始化电压线VIL重叠。第七源电极S7可以设置在第七沟道CH7的一侧处，并且第七漏电极D7可以设置在第七沟道CH7的另一侧处。第七源电极S7可以通过第七接触孔CT7连接到栅极截止电压线VGHL。第七漏电极D7可以通过第六接触孔CT6连接到扫频线SWPL。第七源电极S7和第七漏电极D7可以在第三方向DR3上不与第七栅电极G7重叠。
第八晶体管T8可以包括第八沟道CH8、第八栅电极G8、第八源电极S8和第八漏电极D8。第八沟道CH8可以在第三方向DR3上与第八栅电极G8重叠。第八栅电极G8可以在第二方向DR2上延伸。第八栅电极G8可以与第三电容器电极CE3一体地形成。第八源电极S8可以设置在第八沟道CH8的一侧处，并且第八漏电极D8可以设置在第八沟道CH8的另一侧处。第八源电极S8可以连接到第九漏电极D9和第十二漏电极D12。第八漏电极D8可以连接到第七子源电极S111。第八源电极S8和第八漏电极D8可以在第三方向DR3上不与第八栅电极G8重叠。
第九晶体管T9可以包括第九沟道CH9、第九栅电极G9、第九源电极S9和第九漏电极D9。第九沟道CH9可以在第三方向DR3上与第九栅电极G9重叠。第九栅电极G9可以在第二方向DR2上延伸。第九栅电极G9可以与第一栅极连接电极GCE1一体地形成。第九源电极S9可以设置在第九沟道CH9的一侧处，并且第九漏电极D9可以设置在第九沟道CH9的另一侧处。第九源电极S9可以通过第三数据接触孔DCT3连接到第二数据连接电极DCE2。第九漏电极D9可以连接到第八源电极S8。第九源电极S9和第九漏电极D9可以在第三方向DR3上不与第九栅电极G9重叠。
第十晶体管T10的第五子晶体管T101可以包括第五子沟道CH101、第五子栅电极G101、第五子源电极S101和第五子漏电极D101。第五子沟道CH101可以在第三方向DR3上与第五子栅电极G101重叠。第五子栅电极G101可以与第二栅极连接电极GCE2一体地形成。第五子源电极S101可以设置在第五子沟道CH101的一侧处，并且第五子漏电极D101可以设置在第五子沟道CH101的另一侧处。第五子源电极S101可以连接到第八子漏电极D112，并且第五子漏电极D101可以连接到第六子源电极S102。第五子源电极S101和第五子漏电极D101可以不与第五子栅电极G101重叠。第五子源电极S101可以在第三方向DR3上与扫描写入线GWL部分地重叠。第五子漏电极D101可以在第三方向DR3上与初始化电压线VIL部分地重叠。
第十晶体管T10的第六子晶体管T102可以包括第六子沟道CH102、第六子栅电极G102、第六子源电极S102和第六子漏电极D102。第六子沟道CH102可以在第三方向DR3上与第六子栅电极G102重叠。第六子栅电极G102可以与第二栅极连接电极GCE2一体地形成。第六子源电极S102可以设置在第六子沟道CH102的一侧处，并且第六子漏电极D102可以设置在第六子沟道CH102的另一侧处。第六子源电极S102可以连接到第五子漏电极D101，并且第六子漏电极D102可以通过第一电力接触孔VCT1连接到初始化电压线VIL。第六子源电极S102和第六子漏电极D102可以不与第六子栅电极G102重叠。第六子源电极S102和第六子漏电极D102可以在第三方向DR3上与初始化电压线VIL部分地重叠。
第十一晶体管T11的第七子晶体管T111可以包括第七子沟道CH111、第七子栅电极G111、第七子源电极S111和第七子漏电极D111。第七子沟道CH111可以在第三方向DR3上与第七子栅电极G111重叠。第七子栅电极G111可以与第一栅极连接电极GCE1一体地形成。第七子源电极S111可以设置在第七子沟道CH111的一侧处，并且第七子漏电极D111可以设置在第七子沟道CH111的另一侧处。第七子源电极S111可以连接到第八漏电极D8，并且第七子漏电极D111可以连接到第八子源电极S112。第七子源电极S111和第七子漏电极D111可以不与第七子栅电极G111重叠。
第十一晶体管T11的第八子晶体管T112可以包括第八子沟道CH112、第八子栅电极G112、第八子源电极S112和第八子漏电极D112。第八子沟道CH112可以在第三方向DR3上与第八子栅电极G112重叠。第八子栅电极G112可以与第一栅极连接电极GCE1一体地形成。第八子源电极S112可以设置在第八子沟道CH112的一侧处，并且第八子漏电极D112可以设置在第八子沟道CH112的另一侧处。第八子源电极S112可以连接到第七子漏电极D111，并且第八子漏电极D112可以连接到第五子源电极S101。第八子源电极S112和第八子漏电极D112可以不与第八子栅电极G112重叠。
第十二晶体管T12可以包括第十二沟道CH12、第十二栅电极G12、第十二源电极S12和第十二漏电极D12。第十二沟道CH12可以在第三方向DR3上与第十二栅电极G12重叠。第十二栅电极G12可以与第六栅极连接电极GCE6一体地形成。第十二源电极S12可以设置在第十二沟道CH12的一侧处，并且第十二漏电极D12可以设置在第十二沟道CH12的另一侧处。第十二源电极S12可以通过第十一接触孔CT11连接到第五连接电极CCE5。第十二漏电极D12可以连接到第八源电极S8。第十二源电极S12和第十二漏电极D12可以在第三方向DR3上不与第十二栅电极G12重叠。
第十三晶体管T13可以包括第十三沟道CH13、第十三栅电极G13、第十三源电极S13和第十三漏电极D13。第十三沟道CH13可以在第三方向DR3上与第十三栅电极G13重叠。第十三栅电极G13可以与第三栅极连接电极GCE3一体地形成。第十三源电极S13可以设置在第十三沟道CH13的一侧处，并且第十三漏电极D13可以设置在第十三沟道CH13的另一侧处。第十三源电极S13可以通过第二电力接触孔VCT2连接到第一水平电力线HVDL。第十三漏电极D13可以通过第三接触孔CT3连接到第二连接电极CCE2。第十三源电极S13和第十三漏电极D13可以在第三方向DR3上不与第十三栅电极G13重叠。
第十四晶体管T14可以包括第十四沟道CH14、第十四栅电极G14、第十四源电极S14和第十四漏电极D14。第十四沟道CH14可以在第三方向DR3上与第十四栅电极G14重叠。第十四栅电极G14可以与第六栅极连接电极GCE6一体地形成。第十四源电极S14可以设置在第十四沟道CH14的一侧处，并且第十四漏电极D14可以设置在第十四沟道CH14的另一侧处。第十四源电极S14可以通过第十一接触孔CT11连接到第五连接电极CCE5。第十四漏电极D14可以通过第四接触孔CT4连接到第二连接电极CCE2。第十四源电极S14和第十四漏电极D14可以在第三方向DR3上不与第十四栅电极G14重叠。
第十五晶体管T15可以包括第十五沟道CH15、第十五栅电极G15、第十五源电极S15和第十五漏电极D15。第十五沟道CH15可以在第三方向DR3上与第十五栅电极G15重叠。第十五栅电极G15可以与第五电容器电极CE5一体地形成。第十五源电极S15可以设置在第十五沟道CH15的一侧处，并且第十五漏电极D15可以设置在第十五沟道CH15的另一侧处。第十五源电极S15可以连接到第八漏电极D8。第十五漏电极D15可以连接到第十七源电极S17。第十五源电极S15和第十五漏电极D15可以在第三方向DR3上不与第十五栅电极G15重叠。
第十六晶体管T16的第九子晶体管T161可以包括第九子沟道CH161、第九子栅电极G161、第九子源电极S161和第九子漏电极D161。第九子沟道CH161可以在第三方向DR3上与第九子栅电极G161重叠。第九子栅电极G161可以与第三栅极连接电极GCE3一体地形成。第九子源电极S161可以设置在第九子沟道CH161的一侧处，并且第九子漏电极D161可以设置在第九子沟道CH161的另一侧处。第九子源电极S161可以通过第十接触孔CT10连接到第四连接电极CCE4，并且第九子漏电极D161可以连接到第十子源电极S162。第九子源电极S161和第九子漏电极D161可以不与第九子栅电极G161重叠。
第十六晶体管T16的第十子晶体管T162可以包括第十子沟道CH162、第十子栅电极G162、第十子源电极S162和第十子漏电极D162。第十子沟道CH162可以在第三方向DR3上与第十子栅电极G162重叠。第十子栅电极G162可以与第三栅极连接电极GCE3一体地形成。第十子源电极S162可以设置在第十子沟道CH162的一侧处，并且第十子漏电极D162可以设置在第十子沟道CH162的另一侧处。第十子源电极S162可以连接到第九子漏电极D161，并且第十子漏电极D162可以通过第九接触孔CT9连接到初始化电压线VIL。第十子源电极S162和第十子漏电极D162可以不与第十子栅电极G162重叠。
第十七晶体管T17可以包括第十七沟道CH17、第十七栅电极G17、第十七源电极S17和第十七漏电极D17。第十七沟道CH17可以在第三方向DR3上与第十七栅电极G17重叠。第十七栅电极G17可以与第五栅极连接电极GCE5一体地形成。第十七源电极S17可以设置在第十七沟道CH17的一侧处，并且第十七漏电极D17可以设置在第十七沟道CH17的另一侧处。第十七源电极S17可以连接到第十五漏电极D15。第十七漏电极D17可以通过第十六接触孔CT16连接到第七连接电极CCE7。第十七源电极S17和第十七漏电极D17可以在第三方向DR3上不与第十七栅电极G17重叠。
第十八晶体管T18可以包括第十八沟道CH18、第十八栅电极G18、第十八源电极S18和第十八漏电极D18。第十八沟道CH18可以在第三方向DR3上与第十八栅电极G18重叠。第十八栅电极G18可以与第三栅极连接电极GCE3一体地形成。第十八源电极S18可以设置在第十八沟道CH18的一侧处，并且第十八漏电极D18可以设置在第十八沟道CH18的另一侧处。第十八源电极S18可以通过第九接触孔CT9连接到初始化电压线VIL。第十八漏电极D18可以通过第十六接触孔CT16连接到第七连接电极CCE7。第十八源电极S18和第十八漏电极D18可以在第三方向DR3上不与第十八栅电极G18重叠。
第十九晶体管T19可以包括第十九沟道CH19、第十九栅电极G19、第十九源电极S19和第十九漏电极D19。第十九沟道CH19可以在第三方向DR3上与第十九栅电极G19重叠。第十九栅电极G19可以通过第二十三接触孔CT23连接到测试信号线TSTL。第十九源电极S19可以设置在第十九沟道CH19的一侧处，并且第十九漏电极D19可以设置在第十九沟道CH19的另一侧处。第十九源电极S19可以通过第二十一接触孔CT21连接到第三连接电极CCE3。第十九漏电极D19可以通过第二十四接触孔CT24连接到第三电力线VSL。第十九源电极S19和第十九漏电极D19可以在第三方向DR3上不与第十九栅电极G19重叠。
第一电容器电极CE1可以与第一栅电极G1一体地形成。第二电容器电极CE2可以在第三方向DR3上与第一电容器电极CE1重叠。第一电容器电极CE1可以是第一电容器C1的一个电极，并且第二电容器电极CE2可以是第一电容器C1的另一电极。
第二电容器电极CE2可以包括暴露第一栅电极G1的孔，并且第一连接电极CCE1可以在所述孔中通过第一接触孔CT1连接到第一栅电极G1。
第二电容器电极CE2可以包括在第二方向DR2上延伸的延伸部EX。第二电容器电极CE2的延伸部EX可以与PWM光发射线PWEL和第一水平电力线HVDL交叉。第二电容器电极CE2的延伸部EX可以通过第五接触孔CT5连接到扫频线SWPL。
第三电容器电极CE3可以与第八栅电极G8一体地形成。第四电容器电极CE4可以在第三方向DR3上与第三电容器电极CE3重叠。第三电容器电极CE3可以是第二电容器C2的一个电极，并且第四电容器电极CE4可以是第二电容器C2的另一电极。
第四电容器电极CE4可以包括暴露第八栅电极G8的孔，并且第六连接电极CCE6可以在所述孔中通过第十二接触孔CT12连接到第八栅电极G8。
第五电容器电极CE5可以与第四栅极连接电极GCE4和第十五栅电极G15一体地形成。第六电容器电极CE6可以在第三方向DR3上与第五电容器电极CE5重叠。第五电容器电极CE5可以是第三电容器C3的一个电极，并且第六电容器电极CE6可以是第三电容器C3的另一电极。第六电容器电极CE6可以通过第十八接触孔CT18连接到初始化电压线VIL。
第一栅极连接电极GCE1可以通过第一栅极接触孔GCT1和第三栅极接触孔GCT3连接到扫描写入线GWL。第二栅极连接电极GCE2可以通过第二栅极接触孔GCT2连接到扫描初始化线GIL。第三栅极连接电极GCE3可以通过第八接触孔CT8连接到扫描控制线GCL。第四栅极连接电极GCE4可以通过第十七接触孔CT17连接到第四连接电极CCE4。第五栅极连接电极GCE5可以通过第十九接触孔CT19连接到PAM光发射线PAEL。第六栅极连接电极GCE6可以通过第十四接触孔CT14连接到PWM光发射线PWEL。
第一数据连接电极DCE1可以通过第一数据接触孔DCT1连接到第二源电极S2，并且可以通过第二数据接触孔DCT2连接到数据线DL。第二数据连接电极DCE2可以通过第三数据接触孔DCT3连接到第九源电极S9，并且可以通过第四数据接触孔DCT4连接到PAM数据线RDL。
第一连接电极CCE1可以在第二方向DR2上延伸。第一连接电极CCE1可以通过第一接触孔CT1连接到第一栅电极G1，并且可以通过第二接触孔CT2连接到第一子源电极S31和第四子漏电极D42。
第二连接电极CCE2可以在第一方向DR1上延伸。第二连接电极CCE2可以通过第三接触孔CT3连接到第十三漏电极D13，可以通过第四接触孔CT4连接到第十四漏电极D14，并且可以通过第十五接触孔CT15连接到第八栅电极G8。
第三连接电极CCE3可以通过第二十一接触孔CT21连接到第十九源电极S19，并且可以通过第二十二接触孔CT22连接到阳极连接线ACL。
第四连接电极CCE4可以在第一方向DR1上延伸。第四连接电极CCE4可以通过第十接触孔CT10连接到第六漏电极D6和第九子源电极S161，并且可以通过第十七接触孔CT17连接到第四栅极连接电极GCE4。
第五连接电极CCE5可以在第一方向DR1上延伸。第五连接电极CCE5可以通过第十一接触孔CT11连接到第十二源电极S12和第十四源电极S14，并且可以通过第四电力接触孔VCT4连接到第八栅电极G8。
第六连接电极CCE6可以在第二方向DR2上延伸。第六连接电极CCE6可以通过第十二接触孔CT12连接到第三电容器电极CE3，并且可以通过第十三接触孔CT13连接到第五子源电极S101和第八子漏电极D112。
第七连接电极CCE7可以通过第十六接触孔CT16连接到第十七漏电极D17和第十八漏电极D18。第七连接电极CCE7可以通过第二十接触孔CT20连接到阳极连接线ACL。
第二电力连接电极VDCE可以在第二方向DR2上延伸。它可以通过第四电力接触孔VCT4连接到第五连接电极CCE5。
阳极连接线ACL可以在第二方向DR2上延伸。阳极连接线ACL可以通过第二十接触孔CT20连接到第七连接电极CCE7，并且可以通过第二十二接触孔CT22连接到第三连接电极CCE3。
阳极连接电极ACE如参考图6描述地在第三方向DR3上与阳极连接线ACL重叠，并且可以通过第一电极接触孔ECT1连接到阳极连接线ACL。此外，阳极连接电极ACE可以通过第二电极接触孔ECT2连接到像素电极AND。像素电极AND可以连接到发光元件ED的第一接触电极ELT1。
如参考图6和图10所描述的，阳极连接电极ACE对于每个子像素SPX1、SPX2或SPX3可以具有不同的形状。对应于阳极连接电极ACE，像素电极AND和公共电极COM的布置顺序也可以针对每个子像素SPX1、SPX2或SPX3改变。
图16示出了沿着图12的线A-A'截取的剖视图。图17示出了沿着图12的线B-B'截取的剖视图。图18示出了沿着图12的线C-C'截取的剖视图。图19示出了沿着图12的线D-D'截取的剖视图。图20示出了沿着图12的线E-E'截取的剖视图。图21示出了沿着图12的线F-F'截取的剖视图。图22示出了沿着图12的线G-G'截取的剖视图。
图23示出了沿着图12的线H-H'截取的剖视图。图24示出沿着图12的线I-I'截取的剖视图。
参考图7和图12至图24，已经参考图7描述了显示装置10的剖面结构，并且已经参考图12至图15描述了子像素SPX中的半导体图案和导电图案的设置，因此将不赘述对其的重复描述。
衬底SUB可以支承显示装置10的其它部件。缓冲膜BF可以设置在衬底SUB上。
有源层ACTL(参见图7)可以设置在缓冲膜BF上。有源层ACTL包括第一晶体管T1至第十九晶体管T19的第一沟道CH1至第十九沟道CH19、第一源电极S1至第十九源电极S19、以及第一漏电极D1至第十九漏电极D19。
第一沟道CH1至第十九沟道CH19中的每个可以在第三方向DR3上与第一栅电极G1至第十九栅电极G19中的每个重叠。第一源电极S1至第十九源电极S19和第一漏电极D1至第十九漏电极D19可以是通过在硅半导体或氧化物半导体中掺杂离子或杂质而具有导电性的区域。
第一栅极绝缘膜GI1可以设置在有源层ACTL上。第一栅极绝缘膜GI1可以使第一沟道CH1至第十九沟道CH19中的每个以及第一栅电极G1至第十九栅电极G19中的每个绝缘。
第一栅极层GTL1(参见图7)可以设置在第一栅极绝缘膜GI1上。第一栅极层GTL1可以包括第一栅电极G1至第十九栅电极G19、第一电容器电极CE1、第三电容器电极CE3、第五电容器电极CE5、以及第一栅极连接电极GCE1至第五栅极连接电极GCE5。
第二栅极绝缘膜GI2可以设置在第一栅极层GTL1上。第二栅极绝缘膜GI2可以使第一栅极层GTL1和第二栅极层GTL2(参见图7)绝缘。
第二栅极层GTL2可以设置在第二栅极绝缘膜GI2上。第二栅极层GTL2可以包括第二电容器电极CE2、第四电容器电极CE4和第六电容器电极CE6。
层间绝缘膜ILD可以设置在第二栅极层GTL2上。层间绝缘膜ILD可以使第一源极金属层SDL1(参见图7)和第二栅极层GTL2绝缘。
第一源极金属层SDL1可以设置在层间绝缘膜ILD上。第一源极金属层SDL1可以包括初始化电压线VIL、扫描初始化线GIL、扫描写入线GWL、PWM光发射线PWEL、第一水平电力线HVDL、栅极截止电压线VGHL、扫频线SWPL、扫描控制线GCL、PAM光发射线PAEL、测试信号线TSTL、以及第三电力线VSL。第一源极金属层SDL1可以包括第一数据连接电极DCE1和第二数据连接电极DCE2以及第一连接电极CCE1至第七连接电极CCE7。
扫描写入线GWL可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第一栅极接触孔GCT1和第三栅极接触孔GCT3连接到第一栅极连接电极GCE1(参见图16和图20)。扫描初始化线GIL可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第二栅极接触孔GCT2连接到第二栅极连接电极GCE2(参见图17)。PWM光发射线PWEL可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第十四接触孔CT14连接到第六栅极连接电极GCE6(参见图23)。扫描控制线GCL可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第八接触孔CT8连接到第三栅极连接电极GCE3(参见图19)。PAM光发射线PAEL可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第十九接触孔CT19连接到第五栅极连接电极GCE5(参见图23)。
初始化电压线VIL可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第一电力接触孔VCT1连接到第二子漏电极D32(和第六子漏电极D102)(参见图17)。初始化电压线VIL可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第九接触孔CT9连接到第十子漏电极D162和第十八漏电极D18(参见图19)。此外，初始化电压线VIL可以通过穿过层间绝缘膜ILD的第十八接触孔CT18连接到第六电容器电极CE6(参见图23)。第一水平电力线HVDL可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第二电力接触孔VCT2连接到第五源电极S5和第十三源电极S13(参见图18)。栅极截止电压线VGHL可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第七接触孔CT7连接到第七源电极S7(参见图19)。测试信号线TSTL可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第二十三接触孔CT23连接到第十九栅电极G19(参见图24)。第三电力线VSL可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第二十四接触孔CT24连接到第十九漏电极D19(参见图24)。
第一数据连接电极DCE1可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第一数据接触孔DCT1连接到第二源电极S2(参见图16)。第二数据连接电极DCE2可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第三数据接触孔DCT3连接到第九源电极S9(参见图20)。
第一连接电极CCE1可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第一接触孔CT1连接到第一栅电极G1(参见图16)，并且可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第二接触孔CT2连接到第一子源电极S31(和第四子漏电极D42)(参见图17)。
第二连接电极CCE2可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第三接触孔CT3连接到第十三漏电极D13(参见图18)，可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第四接触孔CT4连接到第十四漏电极D14(参见图22)，并且可以通过穿过层间绝缘膜ILD的第十五接触孔CT15连接到第八栅电极G8(参见图22)。
第三连接电极CCE3可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第二十一接触孔CT21连接到第十九源电极S19(参见图24)。
第四连接电极CCE4可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第十接触孔CT10连接到第九子源电极S161(例如，参见图19)，并且可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第十七接触孔CT17连接到第四栅极连接电极GCE4(参见图23)。
第五连接电极CCE5可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第十一接触孔CT11连接到第十二源电极S12(和第十四源电极S14)(参见图21)。
第六连接电极CCE6可以通过穿过第二栅极绝缘膜GI2和层间绝缘膜ILD的第十二接触孔CT12连接到第八栅电极G8，并且可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第十三接触孔CT13连接到第五子源电极S101(和第八子漏电极D112)(参见图21)。
第七连接电极CCE7可以通过穿过第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和层间绝缘膜ILD的第十六接触孔CT16连接到第十七漏电极D17(和第十八漏电极D18)(参见图22)。
第一通孔层VIA1可以设置在第一源极金属层SDL1上，并且第一钝化层PAS1可以设置在第一通孔层VIA1上。
第二源极金属层SDL2(参见图7)可以设置在第一钝化层PAS1上。第二源极金属层SDL2可以包括数据线DL、第一竖直电力线VVDL和PAM数据线RDL。此外，第二源极金属层SDL2可以包括阳极连接线ACL和第二电力连接电极VDCE。
数据线DL可以通过穿过第一钝化层PAS1和第一通孔层VIA1的第二数据接触孔DCT2连接到第一数据连接电极DCE1(参见图16)。PAM数据线RDL可以通过穿过第一钝化层PAS1和第一通孔层VIA1的第四数据接触孔DCT4连接到第二数据连接电极DCE2(参见图20)。第一竖直电力线VVDL可以通过穿过第一钝化层PAS1和第一通孔层VIA1的第三电力接触孔VCT3连接到第一水平电力线HVDL(参见图18)。第三电力接触孔VCT3可以在第三方向DR3上与第二电力接触孔VCT2重叠。第三电力接触孔VCT3的面积可以大于第二电力接触孔VCT2的面积。
阳极连接线ACL可以通过穿过第一钝化层PAS1和第一通孔层VIA1的第二十接触孔CT20连接到第七连接电极CCE7，并且可以通过穿过第一钝化层PAS1和第一通孔层VIA1的第二十二接触孔CT22连接到第三连接电极CCE3(参见图24)。第二电力连接电极VDCE可以通过穿过第一钝化层PAS1和第一通孔层VIA1的第四电力接触孔VCT4连接到第五连接电极CCE5(例如，参见图21)。
第二通孔层VIA2可以设置在第二源极金属层SDL2上，并且第二钝化层PAS2可以设置在第二通孔层VIA2上。
第三源极金属层SDL3(参见图7)可以设置在第二钝化层PAS2上。第三源极金属层SDL3可以包括第一子电力线VDL21。第一子电力线VDL21可以通过穿过第二钝化层PAS2和第二通孔层VIA2的第五电力接触孔VCT5连接到第二电力连接电极VDCE(参见图21)。此外，第三源极金属层SDL3可以包括阳极连接电极ACE。阳极连接电极ACE可以通过穿过第二钝化层PAS2和第二通孔层VIA2的第一电极接触孔ECT1连接到阳极连接线ACL(参见图24)。
第三通孔层VIA3可以设置在第三源极金属层SDL3上，并且第三钝化层PAS3可以设置在第三通孔层VIA3上。
电极层可以设置在第三钝化层PAS3上。电极层可以包括第二子电力线VDL22、第三子电力线VDL23、第一子像素电极AND1和第二子像素电极AND2。第三子电力线VDL23可以在第三方向DR3上与第二子电力线VDL22重叠，并且第三子电力线VDL23和第二子电力线VDL22可以配置公共电极COM(例如，参见图7)。第二子电力线VDL22和第一子像素电极AND1可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。第二子像素电极AND2与第一子像素电极AND1可以在第三方向DR3上彼此重叠，并且可以配置如图7中所示的一个像素电极AND。第三子电力线VDL23和第二子像素电极AND2可以包含诸如ITO或IZO的透明导电材料(TCO)。
第四钝化层PAS4可以设置在电极层上。如图7所示，第四通孔层VIA4可以进一步设置在第四钝化层PAS4和电极层之间。
发光元件ED可以设置在像素电极AND的不被第四钝化层PAS4覆盖的部分上。发光元件ED的第一接触电极ELT1可以设置在像素电极AND的暴露部分上，以与像素电极AND电连接。
图25示出了图4的子像素的示例的布局图。
参考图4、图11、图12和图25，图25的子像素SPX_1可以对应于图4的子像素SPX1、SPX2和SPX3中的至少一个。例如，图25的子像素SPX_1可以对应于参考图4、图6和图7描述的第一子像素SPX1，但不限于此。除了阳极连接电极ACE_1的形状以及第一接触电极ELT1和第二接触电极ELT2的设置之外，图25的子像素SPX_1与图12的子像素SPX基本上相同，因此不赘述对其的重复描述。
阳极连接电极ACE_1可以如参考图6所描述地在第三方向DR3上与阳极连接线ACL重叠，并且可以通过第一电极接触孔ECT1连接到阳极连接线ACL。此外，阳极连接电极ACE_1在第一方向DR1上延伸，并且可以在第三方向DR3上与像素电极AND和公共电极COM重叠。
阳极连接电极ACE_1可以通过第二电极接触孔ECT2连接到像素电极AND。
图26示出了根据一个或多个实施方式的包括多个显示装置的平铺显示装置的立体图。
参考图26，平铺显示装置TD可以包括多个显示装置10_1、10_2、10_3和10_4以及接缝部分SM。例如，平铺显示装置TD可以包括第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4。
多个显示装置10_1、10_2、10_3和10_4可以以网格形式布置。多个显示装置10_1、10_2、10_3和10_4可以以M(M是正整数)行N(N是正整数)列的矩阵形式布置。例如，第一显示装置10_1和第二显示装置10_2可以在第一方向DR1上彼此相邻。第一显示装置10_1和第三显示装置10_3可以在第二方向DR2上彼此相邻。第三显示装置10_3和第四显示装置10_4可以在第一方向DR1上彼此相邻。第二显示装置10_2和第四显示装置10_4可以在第二方向DR2上彼此相邻。
然而，在平铺显示装置TD中的多个显示装置10_1、10_2、10_3和10_4的数量和设置不限于图26所示的那些。在平铺显示装置TD中的显示装置10_1、10_2、10_3和10_4的数量和设置可以根据显示装置10和平铺显示装置TD中的每个的尺寸以及平铺显示装置TD的形状来确定。
多个显示装置10_1、10_2、10_3和10_4可以具有相同的尺寸，但是本公开不限于此。例如，多个显示装置10_1、10_2、10_3和10_4可以具有不同的尺寸。
多个显示装置10_1、10_2、10_3和10_4中的每个可以具有包括长边和短边的矩形形状。多个显示装置10_1、10_2、10_3和10_4的长边或短边可以彼此连接。多个显示装置10_1、10_2、10_3和10_4中的一些或全部可以设置在平铺显示装置TD的边缘处，并且可以形成平铺显示装置TD的一侧。多个显示装置10_1、10_2、10_3和10_4中的至少一个可以设置成平铺显示装置TD的至少一个拐角，并且可以形成平铺显示装置TD的两个相邻侧。多个显示装置10_1、10_2、10_3和10_4中的至少一个可以被其它显示装置围绕。
多个显示装置10_1、10_2、10_3和10_4中的每个可以与参考图1至图5描述的显示装置10基本上相同。因此，将省略对多个显示装置10_1、10_2、10_3和10_4中的每个的描述。
接缝部分SM可以包括联接构件或粘合构件。在这种情况下，多个显示装置10_1、10_2、10_3和10_4可以通过接缝部分SM的联接构件或粘合构件彼此连接。接缝部分SM可以设置在第一显示装置10_1和第二显示装置10_2之间、第一显示装置10_1和第三显示装置10_3之间、第二显示装置10_2和第四显示装置10_4之间、以及第三显示装置10_3和第四显示装置10_4之间。
图27详细示出了图26的区域“AA”的放大的布局图。
参考图27，接缝部分SM可以在平铺显示装置TD的其中第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4彼此相邻的中心区域中具有十字或加号的平面形状。接缝部分SM可以设置在第一显示装置10_1和第二显示装置10_2之间、第一显示装置10_1和第三显示装置10_3之间、第二显示装置10_2和第四显示装置10_4之间、以及第三显示装置10_3和第四显示装置10_4之间。
第一显示装置10_1可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置的第一像素PX1，以便显示图像。第二显示装置10_2可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置的第二像素PX2，以便显示图像。第三显示装置10_3可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置的第三像素PX3，以便显示图像。第四显示装置10_4可以包括沿着第一方向DR1和第二方向DR2以矩阵形式布置的第四像素PX4，以便显示图像。
在第一方向DR1上相邻的第一像素PX1之间的最小距离可以被限定为第一水平间隔距离GH1，并且在第一方向DR1上相邻的第二像素PX2之间的最小距离可以被限定为第二水平间隔距离GH2。第一水平间隔距离GH1和第二水平间隔距离GH2可以基本上相同。
接缝部分SM可以设置于在第一方向DR1上相邻的第一像素PX1和第二像素PX2之间。在第一方向DR1上相邻的第一像素PX1和第二像素PX2之间的最小距离GG1可以是第一像素PX1和接缝部分SM之间的在第一方向DR1上的最小距离GHS1、第二像素PX2和接缝部分SM之间的在第一方向DR1上的最小距离GHS2、以及接缝部分SM的在第一方向DR1上的宽度GSM1之和。
在第一方向DR1上相邻的第一像素PX1和第二像素PX2之间的最小距离GG1、第一水平间隔距离GH1和第二水平间隔距离GH2可以基本上相同。为此，第一像素PX1和接缝部分SM之间的在第一方向DR1上的最小距离GHS1可以小于第一水平间隔距离GH1，并且第二像素PX2和接缝部分SM之间的在第一方向DR1上的最小距离GHS2可以小于第二水平间隔距离GH2。此外，接缝部分SM的在第一方向DR1上的宽度GSM1可以小于第一水平间隔距离GH1或第二水平间隔距离GH2。
在第一方向DR1上相邻的第三像素PX3之间的最小距离可以被限定为第三水平间隔距离GH3，并且在第一方向DR1上相邻的第四像素PX4之间的最小距离可以被限定为第四水平间隔距离GH4。第三水平间隔距离GH3和第四水平间隔距离GH4可以基本上相同。
接缝部分SM可以设置于在第一方向DR1上相邻的第三像素PX3和第四像素PX4之间。在第一方向DR1上相邻的第三像素PX3和第四像素PX4之间的最小距离GG4可以是第三像素PX3和接缝部分SM之间的在第一方向DR1上的最小距离GHS3、第四像素PX4和接缝部分SM之间的在第一方向DR1上的最小距离GHS4、以及接缝部分SM的在第一方向DR1上的宽度GSM1之和。
在第一方向DR1上相邻的第三像素PX3和第四像素PX4之间的最小距离GG4、第三水平间隔距离GH3和第四水平间隔距离GH4可以基本上相同。为此，第三像素PX3和接缝部分SM之间的在第一方向DR1上的最小距离GHS3可以小于第三水平间隔距离GH3，并且第四像素PX4和接缝部分SM之间的在第一方向DR1上的最小距离GHS4可以小于第四水平间隔距离GH4。此外，接缝部分SM的在第一方向DR1上的宽度GSM1可以小于第三水平间隔距离GH3或第四水平间隔距离GH4。
在第二方向DR2上相邻的第一像素PX1之间的最小距离可以被限定为第一竖直间隔距离GV1，并且在第二方向DR2上相邻的第三像素PX3之间的最小距离可以被限定为第三竖直间隔距离GV3。第一竖直间隔距离GV1和第三竖直间隔距离GV3可以基本上相同。
接缝部分SM可以设置于在第二方向DR2上相邻的第一像素PX1和第三像素PX3之间。在第二方向DR2上相邻的第一像素PX1和第三像素PX3之间的最小距离GG2可以是第一像素PX1和接缝部分SM之间的在第二方向DR2上的最小距离GVS1、第三像素PX3和接缝部分SM之间的在第二方向DR2上的最小距离GVS3、以及接缝部分SM的在第二方向DR2上的宽度GSM2之和。
在第二方向DR2上相邻的第一像素PX1和第三像素PX3之间的最小距离GG2、第一竖直间隔距离GV1和第三竖直间隔距离GV3可以基本上相同。为此，第一像素PX1和接缝部分SM之间的在第二方向DR2上的最小距离GVS1可以小于第一竖直间隔距离GV1，并且第三像素PX3和接缝部分SM之间的在第二方向DR2上的最小距离GVS3可以小于第三竖直间隔距离GV3。此外，接缝部分SM的在第二方向DR2上的宽度GSM2可以小于第一竖直间隔距离GV1或第三竖直间隔距离GV3。
在第二方向DR2上相邻的第二像素PX2之间的最小距离可以被限定为第二竖直间隔距离GV2，并且在第二方向DR2上相邻的第四像素PX4之间的最小距离可以被限定为第四竖直间隔距离GV4。第二竖直间隔距离GV2和第四竖直间隔距离GV4可以基本上相同。
接缝部分SM可以设置于在第二方向DR2上相邻的第二像素PX2和第四像素PX4之间。在第二方向DR2上相邻的第二像素PX2和第四像素PX4之间的最小距离GG3可以是第二像素PX2和接缝部分SM之间的在第二方向DR2上的最小距离GVS2、第四像素PX4和接缝部分SM之间的在第二方向DR2上的最小距离GVS4、以及接缝部分SM的在第二方向DR2上的宽度GSM2之和。
在第二方向DR2上相邻的第二像素PX2和第四像素PX4之间的最小距离GG3、第二竖直间隔距离GV2和第四竖直间隔距离GV4可以基本上相同。为此，第二像素PX2和接缝部分SM之间的在第二方向DR2上的最小距离GVS2可以小于第二竖直间隔距离GV2，并且第四像素PX4和接缝部分SM之间的在第二方向DR2上的最小距离GVS4可以小于第四竖直间隔距离GV4。此外，接缝部分SM的在第二方向DR2上的宽度GSM2可以小于第二竖直间隔距离GV2或第四竖直间隔距离GV4。
如图27所示，为了防止由多个显示装置10_1、10_2、10_3和10_4显示的图像之间的接缝部分SM被看到，相邻的显示装置的像素之间的最小距离可以与显示装置中的每个的像素之间的最小距离基本上相同。
图28示出了沿着图27的线J-J'截取的平铺显示装置的示例的剖视图。
参考图28，第一显示装置10_1包括第一显示模块DPM1和第一前盖COV1。第二显示装置10_2包括第二显示模块DPM2和第二前盖COV2。
第一显示模块DPM1和第二显示模块DPM2中的每个包括衬底SUB、薄膜晶体管层TFTL和发光元件层EML。已经参考图7详细描述了薄膜晶体管层TFTL和发光元件层EML。在图28中，将省略图7中描述的内容。
衬底SUB可以包括其上设置有薄膜晶体管层TFTL的第一表面41、与第一表面41相对的第二表面42、以及设置在第一表面41和第二表面42之间的第一侧表面43。第一表面41可以是衬底SUB的前表面或上表面，并且第二表面42可以是衬底SUB的后表面或下表面。
此外，衬底SUB还可以包括设置在第一表面41和第一侧表面43之间以及第二表面42和第一侧表面43之间的倒角表面44_1和44_2。薄膜晶体管层TFTL和发光元件层EML可以不设置在倒角表面44_1和44_2上。由于倒角表面44_1和44_2，可以防止第一显示装置10_1的衬底SUB和第二显示装置10_2的衬底SUB发生碰撞且被损坏。
倒角表面44_1和44_2可以分别设置在除了第一表面41之外的其它表面和第一侧表面43之间、以及除了第二表面42之外的其它表面和第一侧表面43之间。例如，当第一显示装置10_1和第二显示装置10_2具有如图26所示的矩形平面形状时，倒角表面44_1和44_2可以分别设置在第一显示装置10_1的第一表面41与上、左侧和下侧表面之间，并且分别设置在第一显示装置10_1的第二表面42与上、左侧和下侧表面之间。
第一前盖COV1可以设置在衬底SUB的倒角表面44_1、44_2上方。即，第一前盖COV1可以在第一方向DR1和第二方向DR2上比衬底SUB进一步突出。因此，第一显示装置10_1的衬底SUB和第二显示装置10_2的衬底SUB之间的距离GSUB可以大于第一前盖COV1和第二前盖COV2之间的距离GCOV。
第一前盖COV1和第二前盖COV2中的每个可以包括粘合构件51、设置在粘合构件51上的透光率控制层52、以及设置在透光率控制层52上的抗眩光层53。
第一前盖COV1的粘合构件51用于将第一显示模块DPM1的发光元件层EML和第一前盖COV1结合。第二前盖COV2的粘合构件51用于将第二显示模块DPM2的发光元件层EML和第二前盖COV2结合。粘合构件51可以是能够透射光的透明粘合构件。例如，粘合构件51可以是光学透明粘合剂膜或光学透明粘合剂树脂。
抗眩光层53可以被设计成漫反射外部光，以通过原样反射外部光来防止图像可见度的劣化。因此，由于抗眩光层53，可以增加由第一显示装置10_1和第二显示装置10_2显示的图像的对比度。
透光率控制层52可以被设计成减小外部光或从第一显示模块DPM1和第二显示模块DPM2反射的光的透射率。因此，可以防止第一显示模块DPM1的衬底SUB和第二显示模块DPM2的衬底SUB之间的距离GSUB从外部被看到。
抗眩光层53可以被实施为偏振片，并且透光率控制层52可以被实施为相位延迟层，但是本说明书的实施方式不限于此。
沿着图27的线K-K'、线L-L'和线M-M'截取的平铺显示装置的示例基本上与参考图28描述的沿着线J-J'截取的平铺显示装置的示例相同，因此将省略对其的描述。
图29详细示出了图26的区域“BB”的放大的布局图。为了更好地理解且为了便于描述，图29示出了设置在第一显示装置10_1的上侧处的焊盘PAD和第一像素PX1。第二显示装置10_2、第三显示装置10_3和第四显示装置10_4具有与第一显示装置10_1的配置基本上相同的配置，因此将省略对其的重复描述。
参考图29，焊盘PAD可以设置在第一显示装置10_1的上边缘处。当第一显示装置10_1的数据线(参考图5或图30的“DL”)在第二方向DR2上延伸时，焊盘PAD可以设置在第一显示装置10_1的上边缘和下边缘处。可选地，当第一显示装置10_1的数据线在第一方向DR1上延伸时，焊盘PAD可以设置在第一显示装置10_1的左边缘和右边缘处。
焊盘PAD中的每个可以连接到衬底SUB的上表面上的数据线。此外，焊盘PAD中的每个可以连接到侧布线(参考图30的“SSL”)。侧布线可以设置在衬底SUB的上表面、一个侧表面和下表面(或后表面)。侧布线SSL可以连接到衬底SUB下表面上的连接布线(参考图30中的“CCL”)。
图30示出了沿着图29的线N-N'截取的平铺显示装置的示例的剖视图。在图30中，相同的附图标记被表示为与图28和图7所示的剖视图的构成元件相同，并且将省略图28和图7中描述的内容。
参考图30，焊盘PAD可以设置在第一钝化层PAS1上。焊盘PAD的一部分可以被暴露而不被第三钝化层PAS3(和/或第二钝化层PAS2)和第四钝化层PAS4覆盖。焊盘PAD可以包括与像素电极AND和公共电极COM相同的材料。例如，焊盘PAD可以包括高反射性的金属材料，诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金、以及APC合金和ITO的堆叠结构(ITO/APC/ITO)。
第一源极金属层SDL1(例如，参见图7)可以包括数据线DL。数据线DL可以设置在层间绝缘膜ILD上。即，数据线DL可以设置在与第一连接电极CCE1相同的层上(或与第一连接电极CCE1相同的层处)，并且可以包括与第一连接电极CCE1相同的材料。
焊盘PAD可以通过穿过第一钝化层PAS1或者在一些实施方式中穿过第三通孔层VIA3(和/或第二通孔层VIA2)和第三钝化层PAS3(和/或第二钝化层PAS2)的第三十五接触孔CT35连接到数据线DL。
连接布线CCL可以设置在衬底SUB的下表面上。连接布线CCL可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的一种或其合金制成的单层或多层。
第五通孔层VIA5可以设置在连接布线CCL的一部分上。第五通孔层VIA5可以形成为包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜。
第五钝化层PAS5可以设置在第五通孔层VIA5上。第五钝化层PAS5可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
侧布线SSL可以设置在衬底SUB的上边缘、侧边缘和下边缘处。侧布线SSL的一端可以连接到焊盘PAD。侧布线SSL的一端可以通过穿过第四钝化层PAS4和/或第三钝化层PAS3(和/或第二钝化层PAS2)的第三十六接触孔CT36连接到焊盘PAD。侧布线SSL的另一端可以连接到连接布线CCL。
侧布线SSL可以设置在衬底SUB的侧表面、缓冲膜BF的侧表面、第一栅极绝缘膜GI1的侧表面、第二栅极绝缘膜GI2的侧表面、层间绝缘膜ILD的侧表面、第一钝化层PAS1的侧表面、第三钝化层PAS3(和/或第二钝化层PAS2)的侧表面和第四钝化层PAS4的侧表面上。
因为形成在衬底SUB的上边缘处的焊盘PAD和形成在衬底SUB的下边缘处的连接布线CCL通过侧布线SSL连接，所以可以形成围绕边缘区域的第一涂层图案和第二涂层图案，以保护暴露于外部的侧布线SSL免受水分和氧气的影响并防止其被用户从外部看到。
柔性膜FPCB可以设置在第五钝化层PAS5的下表面上。柔性膜FPCB可以通过使用导电粘合构件CAM经由穿过第五通孔层VIA5和第五钝化层PAS5的第三十七接触孔CT37连接到连接布线CCL。用于向数据线DL提供数据电压的源极驱动电路可以设置在柔性膜FPCB的下表面上。导电粘合构件CAM可以是各向异性导电膜或各向异性导电膏。
如上所述，在第一显示装置10_1中，设置在衬底SUB的下部分处的柔性膜FPCB的源极驱动电路可以通过连接布线CCL、侧布线SSL和焊盘PAD连接到数据线DL。即，因为源极驱动电路被设置在衬底SUB的下部分处，所以可以消除非显示区域，从而可以在衬底SUB的边缘处形成像素PX。
图31示出了根据一个或多个实施方式的平铺显示装置的框图。为了更好地理解且为了便于描述，图31示出了第一显示装置10_1和主机系统HOST。
参考图31，根据一个或多个实施方式的平铺显示装置TD可以包括主机系统HOST、广播调谐部分210、信号处理器220、显示部分230、扬声器240、用户输入部分250、硬盘驱动器(HDD)260、网络通信部分270、用户界面(UI)生成器280和控制器290。
主机系统HOST可以实施为电视系统、家庭影院系统、机顶盒、导航系统、数字通用光盘(DVD)播放器、蓝光播放器、个人计算机、移动电话系统和平板中的一个。
用户的指令可以以各种格式输入到主机系统HOST。例如，通过用户的触摸输入的命令可以被输入到主机系统HOST。此外，可以将通过遥控器的键盘输入或按钮输入的用户命令输入到主机系统HOST。
主机系统HOST可以从外部接收与原始图像对应的原始视频数据。主机系统HOST可以将原始视频数据除以显示装置的数量。例如，主机系统HOST可以对应于第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4将原始视频数据划分成与第一图像对应的第一视频数据、与第二图像对应的第二视频数据、与第三图像对应的第三视频数据、以及与第四图像对应的第四视频数据。主机系统HOST可以将第一视频数据传输到第一显示装置10_1，将第二视频数据传输到第二显示装置10_2，将第三视频数据传输到第三显示装置10_3，以及将第四视频数据传输到第四显示装置10_4。
第一显示装置10_1可以根据第一视频数据显示第一图像，第二显示装置10_2可以根据第二视频数据显示第二图像，第三显示装置10_3可以根据第三视频数据显示第三图像，并且第四显示装置10_4可以根据第四视频数据显示第四图像。因此，用户可以观看到在第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4上显示的第一图像至第四图像被组合的原始图像。
第一显示装置10_1可以包括广播调谐部分210、信号处理器220、显示部分230、扬声器240、用户输入部分250、HDD 260、网络通信部分270、UI生成器280和控制器290。
广播调谐部分210可以通过根据控制器290的控制调谐期望的信道频率(例如，预定的信道频率)来通过天线接收相应信道的广播信号。广播调谐部分210可以包括信道检测模块和射频(RF)解调模块。
由广播调谐部分210解调的广播信号由信号处理器220处理以输出到显示部分230和扬声器240。这里，信号处理器220可以包括解复用器221、视频解码器222、视频处理器223、音频解码器224和附加数据处理器225。
解复用器221将解调的广播信号分离成视频信号、音频信号和附加数据。分离的视频信号、音频信号和附加数据分别由视频解码器222、音频解码器224和附加数据处理器225恢复。在这种情况下，当传输广播信号时，视频解码器222、音频解码器224和附加数据处理器225将它们恢复成与编码格式对应的解码格式。
在一个或多个实施方式中，通过视频处理器223将解码的视频信号转换成符合满足显示部分230的输出标准的垂直频率、分辨率、屏幕比率等，并且将解码的音频信号输出到扬声器240。
显示部分230可以包括其上显示图像的显示面板和用于控制显示面板的驱动的面板驱动器。
用户输入部分250可以接收由主机系统HOST传输的信号。用户输入部分250允许用户接收有关于与其它显示装置的通信的命令以及与频道选择、用户界面(UI)菜单选择和由主机系统HOST传输的操作有关的数据。可以提供用于选择和输入的数据以进行输入。
HDD 260存储包括操作系统(OS)程序、记录的广播程序的各种软件程序、运动图像、照片和其它数据，并且可以实现为存储介质，诸如硬盘或非易失性存储器。
网络通信部分270用于与主机系统HOST和其它显示装置进行短距离通信，并且是包括可实现移动通信、数据通信、蓝牙、RF、以太网等的天线方向图(antenna pattern)的通信模块。
网络通信部分270可以通过将稍后描述的天线方向图在根据用于移动通信的技术标准或通信方法(例如，全球移动通信系统(GSM)、码分多址(CDMA)、码分多址2000(CDMA2000)、增强语音数据优化或仅增强语音数据(EV-DO)、宽带CDMA(WCDMA)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、高级长期演进(LTE-A)、5G等)构建的移动通信网络上与基站、外部终端和服务器中的至少一个传输/接收无线信号。
网络通信部分270可以通过将稍后描述的天线方向图根据无线因特网技术在通信网络中传输/接收无线信号。作为无线因特网技术，例如，WLAN(无线局域网)、Wi-Fi(无线保真)、Wi-Fi(无线保真)直连、DLNA(数字生活网络联盟)、WiBro(无线宽带)、WiMAX(全球微波接入互操作性)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、高级长期演进(LTE-A)等，并且天线方向图根据包括以上未列出的因特网技术的范围内的至少一种无线因特网技术来传输和接收数据。
UI生成器280生成用于与主机系统HOST和其它显示装置通信的UI菜单，并且可以通过算法代码和屏幕上显示(OSD)集成电路(IC)来实施。用于与主机系统HOST和其它显示装置进行通信的UI菜单是用于指定用于通信的对应数字电视(TV)并选择期望功能的菜单。
控制器290负责第一显示装置10_1的总体控制，并且负责主机系统HOST和其它显示装置10_2、10_3和10_4的通信控制，并且存储用于控制的相应算法代码，并且其可以通过运行所存储的算法代码的微控制器单元(MCU)来实施。
根据用户输入部分250的输入和选择，控制器290控制通过网络通信部分270向主机系统HOST和其它显示装置10_2、10_3和10_4传输相应的控制命令和数据。当然，当从主机系统HOST和其它显示装置10_2、10_3和10_4输入适当的控制命令和数据(例如，预定的控制命令和数据)时，根据控制命令执行操作。
在一个或多个实施方式中，第二显示装置10_2的框图、第三显示装置10_3的框图和第四显示装置10_4的框图与参考图31描述的第一显示装置10_1的框图基本上相同，因此将省略重复的描述。
虽然已经参考本公开的特定实施方式示出和描述了本公开，但是本领域的技术人员将理解，在不背离由所附权利要求及其等同限定的本公开的精神和范围的情况下，可以在其中在形式和细节上做出各种改变。
因此，本公开的技术范围可以通过所附权利要求及其等同的技术范围来确定。

Claims (10)

1.显示装置，其特征在于，所述显示装置包括：
像素，其中，所述像素包括：
第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；
第一像素电极，接触所述第一发光元件至所述第三发光元件；以及
第二像素电极，与所述第一像素电极配对，并且接触所述第一发光元件至所述第三发光元件，
其中，所述第一发光元件至所述第三发光元件中的每个包括第一半导体层、第二半导体层、以及在所述第一半导体层和所述第二半导体层之间的有源层，并且包括台面区域，
在所述台面区域中，所述第一半导体层和所述第二半导体层中的一个被其另一个部分地暴露；
其中，所述第一发光元件的所述台面区域与所述第一像素电极中的一个接触；
其中，所述第二发光元件的所述台面区域与所述第二像素电极中的一个接触；以及
其中，接触所述第一发光元件的所述第一像素电极和所述第二像素电极的布置顺序与接触所述第二发光元件的所述第一像素电极和所述第二像素电极的布置顺序相反。
2.根据权利要求1所述的显示装置，其特征在于，所述第一发光元件至所述第三发光元件中的每个包括沿着所述台面区域的边缘的倾斜表面，以及
其中，所述第一发光元件至所述第三发光元件的所述倾斜表面分别面向相同的方向。
3.根据权利要求1所述的显示装置，其特征在于，接触所述第三发光元件的所述第一像素电极和所述第二像素电极的布置顺序与接触所述第二发光元件的所述第一像素电极和所述第二像素电极的所述布置顺序相同。
4.根据权利要求1所述的显示装置，其特征在于，所述第一发光元件至所述第三发光元件沿着所述第一方向顺序地布置，以及
其中，接触所述第一发光元件的所述第一像素电极和接触所述第二发光元件的所述第一像素电极之间的在所述第一方向上的距离不同于接触所述第二发光元件的所述第一像素电极和接触所述第三发光元件的所述第一像素电极之间的在所述第一方向上的距离。
5.根据权利要求1所述的显示装置，其特征在于，接触所述第一发光元件的所述第一像素电极和接触所述第二发光元件的所述第一像素电极之间的在所述第一方向上的距离不同于接触所述第一发光元件的所述第二像素电极和接触所述第二发光元件的所述第二像素电极之间的在所述第一方向上的距离。
6.根据权利要求5所述的显示装置，其特征在于，接触所述第二发光元件的所述第一像素电极和接触所述第三发光元件的所述第一像素电极之间的在所述第一方向上的距离与接触所述第二发光元件的所述第二像素电极和接触所述第三发光元件的所述第二像素电极之间的在所述第一方向上的距离相同。
7.根据权利要求1所述的显示装置，其特征在于，所述第一发光元件配置成发射红色的光，并且所述第二发光元件配置成发射绿色的光或蓝色的光。
8.根据权利要求1所述的显示装置，其特征在于，所述像素还包括第一像素电路、第二像素电路和第三像素电路，所述第一像素电路、所述第二像素电路和所述第三像素电路分别配置成经由所述第一像素电极将驱动电流提供给所述第一发光元件至所述第三发光元件，以及
其中，所述第一像素电路至所述第三像素电路中的每个包括至少一个晶体管和至少一个电容器。
9.显示装置，其特征在于，所述显示装置包括：
像素，其中，所述像素包括：
第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；以及
第一像素电极，接触所述第一发光元件至所述第三发光元件，
其中，所述第一发光元件至所述第三发光元件中的每个包括第一半导体层、第二半导体层、以及在所述第一半导体层和所述第二半导体层之间的有源层，并且包括台面区域，在所述台面区域中，所述第一半导体层和所述第二半导体层中的一个被其另一个部分地暴露；
其中，所述第一发光元件的所述台面区域在所述第一半导体层中；
其中，所述第二发光元件的所述台面区域在所述第二半导体层中；以及
其中，所述第一像素电极沿着所述第一方向以不同的距离布置。
10.平铺显示装置，其特征在于，所述平铺显示装置包括：
多个显示装置，以及
接缝部分，位于所述多个显示装置之间；
其中，所述多个显示装置中的第一显示装置包括：
衬底；以及
像素，在所述衬底的第一表面上，
其中，所述像素包括：
第一发光元件、第二发光元件和第三发光元件，沿着第一方向彼此等距离地布置；
第一像素电极，接触所述第一发光元件至所述第三发光元件；以及
第二像素电极，与所述第一像素电极配对，并且接触所述第一发光元件至所述第三发光元件，
其中，所述第一发光元件至所述第三发光元件中的每个包括第一半导体层、第二半导体层、以及在所述第一半导体层和所述第二半导体层之间的有源层，并且包括台面区域，在所述台面区域中，所述第一半导体层和所述第二半导体层中的一个被其另一个部分地暴露；
其中，所述第一发光元件的所述台面区域与所述第一像素电极中的一个接触；
其中，所述第二发光元件的所述台面区域与所述第二像素电极中的一个接触；以及
其中，接触所述第一发光元件的所述第一像素电极和所述第二像素电极的布置顺序与接触所述第二发光元件的所述第一像素电极和所述第二像素电极的布置顺序相反。
CN202320006976.4U 2022-01-21 2023-01-03 显示装置及平铺显示装置 Active CN219286411U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0009533 2022-01-21
KR1020220009533A KR20230113472A (ko) 2022-01-21 2022-01-21 표시 장치 및 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN219286411U true CN219286411U (zh) 2023-06-30

Family

ID=86924652

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310003018.6A Pending CN116487389A (zh) 2022-01-21 2023-01-03 显示装置及平铺显示装置
CN202320006976.4U Active CN219286411U (zh) 2022-01-21 2023-01-03 显示装置及平铺显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310003018.6A Pending CN116487389A (zh) 2022-01-21 2023-01-03 显示装置及平铺显示装置

Country Status (5)

Country Link
US (1) US20230238372A1 (zh)
KR (1) KR20230113472A (zh)
CN (2) CN116487389A (zh)
TW (1) TW202335284A (zh)
WO (1) WO2023140458A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080225B2 (en) 2022-10-11 2024-09-03 Samsung Display Co., Ltd. Display device and tiled display device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR20210005454A (ko) * 2019-07-05 2021-01-14 삼성전자주식회사 발광소자 패키지 제조방법 및 이를 이용한 디스플레이 패널 제조방법
KR20210073677A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20210125220A (ko) * 2020-04-08 2021-10-18 엘지디스플레이 주식회사 투명 마이크로 디스플레이 장치
KR20210127272A (ko) * 2020-04-13 2021-10-22 삼성디스플레이 주식회사 타일형 표시 장치

Also Published As

Publication number Publication date
WO2023140458A1 (ko) 2023-07-27
TW202335284A (zh) 2023-09-01
CN116487389A (zh) 2023-07-25
US20230238372A1 (en) 2023-07-27
KR20230113472A (ko) 2023-07-31

Similar Documents

Publication Publication Date Title
CN219286411U (zh) 显示装置及平铺显示装置
CN219321350U (zh) 显示装置和平铺显示装置
CN219658364U (zh) 显示装置
CN219371030U (zh) 显示装置和包括其的拼接显示装置
EP4213138A1 (en) Display device
CN219321001U (zh) 显示装置及平铺显示装置
KR20240018012A (ko) 표시 장치 및 타일형 표시 장치
CN221127825U (zh) 背板衬底
KR20230112020A (ko) 표시 장치
CN219842798U (zh) 显示装置和拼接显示装置
KR20230112017A (ko) 표시 장치
CN219834823U (zh) 显示装置
CN116504801A (zh) 显示装置及包括该显示装置的瓦片形显示装置
KR20230116640A (ko) 표시 장치 및 이를 포함한 타일형 표시 장치
KR20230117032A (ko) 표시 장치와 타일형 표시 장치
CN219872850U (zh) 显示装置和拼接式显示装置
CN219321353U (zh) 显示设备和拼接显示设备
TW202336727A (zh) 顯示裝置及包含其之拼接狀顯示裝置
KR20230113485A (ko) 표시 장치
CN116525590A (zh) 显示装置和平铺显示装置
CN116504790A (zh) 显示装置以及拼接型显示装置
CN116469892A (zh) 显示装置和包括显示装置的拼接显示装置
KR20230112522A (ko) 표시 장치와 이의 제조 방법 및 이를 포함한 타일형 표시 장치
CN116486711A (zh) 显示装置及平铺显示装置
KR20230116657A (ko) 표시 장치 및 타일형 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant