CN116504790A - 显示装置以及拼接型显示装置 - Google Patents

显示装置以及拼接型显示装置 Download PDF

Info

Publication number
CN116504790A
CN116504790A CN202310085708.0A CN202310085708A CN116504790A CN 116504790 A CN116504790 A CN 116504790A CN 202310085708 A CN202310085708 A CN 202310085708A CN 116504790 A CN116504790 A CN 116504790A
Authority
CN
China
Prior art keywords
display device
layer
conductive
disposed
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310085708.0A
Other languages
English (en)
Inventor
严泰锺
梁熙元
李裁必
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220136144A external-priority patent/KR20230116657A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116504790A publication Critical patent/CN116504790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种显示装置以及拼接型显示装置。显示装置包括：基板的第一表面上的信号线；发光元件，布置在所述信号线上且包括第一半导体层、第二半导体层和所述第一半导体层与所述第二半导体层之间的活性层；连接线，布置在所述基板的第二表面上且与所述信号线电连接；以及导电线，布置在所述基板的所述第二表面上且与所述连接线分离，其中，所述导电线包括第一导电层以及覆盖所述第一导电层的第二导电层。

Description

显示装置以及拼接型显示装置
技术领域
本发明涉及一种显示装置以及拼接型显示装置。
背景技术
最近，随着对信息显示的关注度达到高潮，针对显示装置的研究开发正在持续进行。
发明内容
本发明所要解决的技术问题在于提供一种能够使静电放电的显示装置以及拼接型显示装置。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下记载被本领域技术人员明确地理解。
根据本发明的实施例的显示装置包括：基板的第一表面上的信号线；发光元件，布置在所述信号线上，包括第一半导体层、第二半导体层和所述第一半导体层与所述第二半导体层之间的活性层；连接线，布置在所述基板的第二表面上且与所述信号线电连接；以及导电线，布置在所述基板的所述第二表面上且与所述连接线分离，其中，所述导电线包括第一导电层以及覆盖所述第一导电层的第二导电层。
所述导电线可以包括：第一导电线，沿第一方向延伸；以及第二导电线，沿与所述第一方向交叉的第二方向延伸。
所述第二导电层可以直接布置在第一导电层上。
所述第二导电层可以包括透明金属物质。
所述发光元件还可以包括：所述第一半导体上的第一电极；以及所述第二半导体层上的第二电极。
所述发光元件可以是倒装芯片型的微型发光二极管元件。
所述显示装置还可以包括：垫电极，与所述连接线电连接。
所述垫电极可以包括：第一垫电极层；以及所述第一垫电极层上的第二垫电极层。
所述第二导电层可以布置在与所述第二垫电极层相同的层。
所述第一导电层可以布置在与所述连接线相同的层。
所述显示装置还可以包括：侧表面线，布置在所述基板的所述第一表面与所述第二表面之间的侧表面上，并且将所述信号线与所述连接线电连接。
根据本发明的实施例的拼接型显示装置包括：显示装置以及所述显示装置之间的接头部，其中，所述显示装置中的第一显示装置包括：基板的第一表面上的信号线；发光元件，布置在所述信号线上，包括第一半导体层、第二半导体层和所述第一半导体层与所述第二半导体层之间的活性层；连接线，布置在所述基板的第二表面上且与所述信号线电连接；以及导电线，布置在所述基板的所述第二表面上且与所述连接线分离。
所述第一显示装置还可以包括：垫电极，布置在所述基板的所述第二表面上且与所述连接线电连接。
所述垫电极可以包括：第一垫电极层；以及所述第一垫电极层上的第二垫电极层。
所述导电线可以包括：第一导电层，布置在与所述第一垫电极层相同的层。
所述导线层还可以包括：第二导电层，覆盖所述第一导电层，并且布置在与所述第二垫电极层相同的层。
所述导电线可以与所述垫电极相接。
所述第一显示装置还可以包括：侧表面线，布置在所述基板的所述第一表面与所述第二表面之间的侧表面上，并且将所述信号线与所述连接线电连接。
所述发光元件可以是倒装芯片型的微型发光二极管元件。
所述显示装置可以以矩阵形态排列在M个行和N个列中，所述M和所述N分别为正整数。
其他实施例的具体事项包括在详细的说明和附图中。
根据上述的实施例，可以通过形成于显示装置的后表面的导电线，使流入到显示装置的静电扩散而放电，因此能够最小化由静电引起的损伤。
根据实施例的效果并不局限于以上例示的内容，更加多样的效果包括在本说明书中。
附图说明
图1和图2是示意性地示出根据实施例的显示装置的平面图。
图3和图4是示意性地示出图1的像素的平面图。
图5是示意性地示出图1的显示装置的平面图。
图6是示意性地示出包括在图5的显示装置中的像素电路和级(stage)之间的连接关系的图。
图7是示意性地示出图3的子像素的剖面图。
图8是示意性地示出包括根据实施例的显示装置的拼接型显示装置的平面图。
图9是示意性地示出图8的AA区域的平面图。
图10是沿图9的A-A'线剖切的剖面图。
图11至图16是示意性地示出图8的BB区域的平面图。
图17和图18是示意性地示出根据实施例的导电线的平面图。
图19是以图11的E-E'线为基准剖切的剖面图。
图20和图21是示意性地示出图12的导电线的剖面图。
图22是示意性地示出根据实施例的拼接型显示装置的框图。
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以以互不相同的多种形态来实现，而不局限于以下公开的实施例，提供本实施例的目的仅在于使得本发明的公开得以完整，并向本发明所属技术领域中具有普通知识的人完整地告知发明的范围，本发明仅由权利要求的范围来定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括在其他元件或层的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中所公开的形状、尺寸、比率、角度、数量等是示例性的，因此本发明并不局限于图示的事项。
虽然两个构成之间的“连接”可以意味着包括电连接和物理连接这两者而使用的情形，但并非必须限于此。例如，以电路图为基准使用的“连接”可以意味着电连接，以剖面图和平面图为基准使用的“连接”可以意味着物理连接。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够局部地或整体地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下，参照附图针对具体的实施例进行说明。
图1和图2是示意性地示出根据实施例的显示装置的平面图。图1中示出了布置有像素PX的显示装置10的前表面或上表面，图2中示出了布置有源极驱动电路SIC的显示装置10的后表面或下表面。图3和图4是示意性地示出图1的像素的平面图。
参照图1，显示装置10(或者，显示面板)作为显示图像(例如，视频、静止图像)的装置，不仅可以用作诸如移动电话(mobile phone)、智能电话(smart phone)、平板个人计算机(tablet personal computer)、智能手表(smart watch)、手表电话(watch phone)、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：portable multimediaplayer)、导航仪、超级移动电脑(UMPC：Ultra Mobile PC)等的便携式电子设备的显示屏幕，还可以用作电视、笔记本计算机、监视器、广告板、物联网(IOT：internet of things)装置等的各种产品的显示屏幕。
显示装置10可以形成为具有在第一方向DR1上的长边和在与第一方向DR1交叉的第二方向DR2上的短边的矩形形态的平面。在第一方向DR1上的长边与在第二方向DR2上的短边相遇的边角(corner)可以形成为直角，或者可以具有曲率地圆滑地形成。显示装置10的平面状态不限于四边形，可以形成为其他四边形、圆形或椭圆形。显示装置10可以平坦地形成，但并不限于此。例如，显示装置10可以包括形成于左右侧的末端且具有预定曲率或具有变化的曲率的曲面部。此外，显示装置10可以柔韧地形成为能够弯折或打弯或弯曲或折叠或卷曲。
显示装置10可以包括用于显示图像的像素PX以及与像素PX电连接的信号线。像素PX可以在第一方向DR1和第二方向DR2上以矩阵形态排列。作为一示例，信号线可以包括沿第一方向DR1延伸的扫描线和/或沿第二方向DR2延伸的数据线。
参照图2，通过数据线向像素PX提供数据信号(或者，数据电压)的源极驱动电路SIC可以布置在显示装置10的后表面或下表面。例如，源极驱动电路SIC可以贴装于柔性膜FPCB，并且可以通过柔性膜FPCB结合于显示面板(作为一示例，形成有像素PX和数据线的面板)的后表面或下表面。
像素PX中的每一个可以包括如图3和图4所示的子像素SPX1、SPX2、SPX3。在图3和图4中例示了像素PX中的每一个包括三个子像素SPX1、SPX2、SPX3(作为一示例，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3)的情形，但并非必须限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个可以与数据线中的任意一条数据线以及扫描线中的至少一条扫描线连接。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个可以具有矩形、正方形或菱形的平面形态。例如，如图3所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个可以具有包括在第一方向DR1上的短边和在第二方向DR2上的长边的矩形的平面形状。或者，如图4所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个可以具有包括在第一方向DR1和第二方向DR2上具有相同长度的边的正方形或菱形的平面形态。
如图3所示，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以沿第一方向DR1排列。或者，第二子像素SPX2和第三子像素SPX3中的任意一个和第一子像素SPX1可以沿第一方向DR1排列，第二子像素SPX2和第三子像素SPX3中的剩余一个和第一子像素SPX1沿第二方向DR2排列。例如，如图4所示，也可以第一子像素SPX1和第二子像素SPX2沿第一方向DR1排列，第一子像素SPX1和第三子像素SPX3沿第二方向DR2排列。
或者，也可以第一子像素SPX1和第三子像素SPX3中的任意一个和第二子像素SPX2沿第一方向DR1排列，第一子像素SPX1和第三子像素SPX3中的剩余一个和第二子像素SPX2沿第二方向DR2排列。或者，也可以第一子像素SPX1和第二子像素SPX2中的任意一个和第三子像素SPX3沿第一方向DR1排列，第一子像素SPX1和第二子像素SPX2中的剩余一个和第三子像素SPX3沿第二方向DR2排列。
第一子像素SPX1可以发出第一光，第二子像素SPX2可以发出第二光，第三子像素SPX3可以发出第三光。在此，第一光可以是红色波长带的光，第二光可以是绿色波长带的光，第三光可以是蓝色波长带的光。红色波长带可以是大约600nm至750nm的波长带，绿色波长带可以是大约480nm至560nm的波长带，蓝色波长带可以是大约370nm至460nm的波长带，但并非必须限于此。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个作为发出光的发光元件，可以包括具有无机半导体的无机发光元件。例如，无机发光元件可以是倒装芯片(flip chip)型的微型发光二极管(LED：Light Emitting Diode)，但并非必须限于此。
如图3和图4所示，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积可以相同，但并非必须限于此。第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积中的至少一个可以与另一个不同。或者，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积中的任意两个可以相同，剩余一个可以与所述两个不同。或者，第一子像素SPX1的面积、第二子像素SPX2的面积和第三子像素SPX3的面积可以彼此不同。
图5是示意性地示出图1的显示装置的平面图。图6是示意性地示出包括在图5的显示装置中的像素电路和级之间的连接关系的图。级可以构成至少一个栅极驱动部(或者，扫描驱动部)。
参照图1至图5，显示装置10(或者，显示面板)可以包括像素PX，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
第一子像素SPX1可以包括第一发光元件LD1以及第一像素电路PC1，并且第一像素电路PC1可以向第一发光元件LD1供应驱动电流。第一像素电路PC1可以以第一发光元件LD1为基准位于第二方向DR2，并且第一像素电路PC1可以电连接到第一发光元件LD1。第二子像素SPX1可以包括第二发光元件LD2以及第二像素电路PC2，并且第二像素电路PC2可以向第二发光元件LD2供应驱动电流。第二像素电路PC2可以以第二发光元件LD2为基准位于第二方向DR2，并且第二像素电路PC2可以电连接到第二发光元件LD2。第三子像素SPX3可以包括第三发光元件LD3以及第三像素电路PC3，并且第三像素电路PC3可以向第三发光元件LD3供应驱动电流。第三像素电路PC3可以以第三发光元件LD3为基准位于第二方向DR2，并且第三像素电路PC3可以电连接到第三发光元件LD3。像素电路PC1、PC2、PC3中的每一个可以包括至少一个薄膜晶体管TFT(图7)以及至少一个电容器Cst(图7)。
根据实施例，子像素SPX1、SPX2、SPX3中的每一个可以包括两个发光元件。例如，子像素SPX1、SPX2、SPX3中的每一个可以包括主发光元件以及修复发光元件，但并不限于此。作为另一示例，子像素SPX1、SPX2、SPX3中的每一个也可以包括三个以上的发光元件。
以发光元件LD1、LD2、LD3为基准，像素PX可以以具有均匀的像素间距的方式排列。发光元件LD1、LD2、LD3可以沿着像素行排列。例如，发光元件LD1、LD2、LD3可以沿着第k像素行PROWk至第k+5像素行PROWk+5排列(其中，k为正整数)。像素电路PC1、PC2、PC3可以沿着电路行排列。像素电路PC1、PC2、PC3可以沿着第k电路行CROWk至第k+5电路行CROWk+5排列。
第k像素行PROWk可以沿第二方向DR2的相反方向与第k电路行CROWk相邻，第k+1像素行PROWk+1可以沿第二方向DR2与第k+1电路行CROWk+1相邻。第k电路行CROWk和第k+1电路行CROWk+1可以布置在第k像素行PROWk与第k+1像素行PROWk+1之间。相似地，第k+2像素行PROWk+2可以沿第二方向DR2的相反方向与第k+2电路行CROWk+2相邻，第k+3像素行PROWk+3可以沿第二方向DR2与第k+3电路行CROWk+3相邻。第k+2电路行CROWk+2和第k+3电路行CROWk+3可以布置在第k+2像素行PROWk+2与第k+3像素行PROWk+3之间。相似地，第k+4像素行PROWk+4可以沿第二方向DR2的相反方向与第k+4电路行CROWk+4相邻，第k+5像素行PROWk+5可以沿第二方向DR2与第k+5电路行CROWk+5相邻。第k+4电路行CROWk+4和第k+5电路行CROWk+5可以布置在第k+4像素行PROWk+4与第k+5像素行PROWk+5之间。
第k级STGk可以布置在第k电路行CROWk和第k像素行PROWk的上侧。第k级STGk可以向与第k电路行CROWk的像素电路PC1、PC2、PC3相连的第k栅极线GLk供应栅极信号。第k级STGk可以通过栅极连接线GCL而与第k栅极线GLk相连。第k级STGk可以通过沿第一方向DR1延伸的第一栅极连接线GCL1以及沿第二方向DR2延伸的第二栅极连接线GCL2而与第k栅极线GLk相连。
第k+1级STGk+1和第k+2级STGk+2可以布置在第k+1像素行PROWk+1与第k+2像素行PROWk+2之间。第k+1级STGk+1可以布置在第k+1电路行CROWk+1和第k+1像素行PROWk+1的下侧。第k+1级STGk+1可以向与第k+1电路行CROWk+1的像素电路PC相连的第k+1栅极线GLk+1供应栅极信号。第k+1级STGk+1可以通过栅极连接线GCL而与第k+1栅极线GLk+1相连。
第k+2级STGk+2可以布置在第k+2电路行CROWk+2和第k+2像素行PROWk+2的上侧。第k+2级STGk+2可以向与第k+2电路行CROWk+2的像素电路PC相连的第k+2栅极线GLk+2供应栅极信号。第k+2级STGk+2可以通过栅极连接线GCL而与第k+2栅极线GLk+2相连。
第k+3级STGk+3和第k+4级STGk+4可以布置在第k+3像素行PROWk+3与第k+4像素行PROWk+4之间。第k+3级STGk+3可以布置在第k+3电路行CROWk+3和第k+3像素行PROWk+3的下侧。第k+3级STGk+3可以向与第k+3电路行CROWk+3的像素电路PC相连的第k+3栅极线GLk+3供应栅极信号。第k+3级STGk+3可以通过栅极连接线GCL而与第k+3栅极线GLk+3相连。
第k+4级STGk+4可以布置在第k+4电路行CROWk+4和第k+4像素行PROWk+4的上侧。第k+4级STGk+4可以向与第k+4电路行CROWk+4的像素电路PC相连的第k+4栅极线GLk+4供应栅极信号。第k+4级STGk+4可以通过栅极连接线GCL而与第k+4栅极线GLk+4相连。
第k+5级STGk+5可以布置在第k+5电路行CROWk+5和第k+5像素行PROWk+5的下侧。第k+5级STGk+5可以向与第k+5电路行CROWk+5的像素电路PC相连的第k+5栅极线GLk+5供应栅极信号。第k+5级STGk+5可以通过栅极连接线GCL而与第k+5栅极线GLk+5相连。
数据线DL可以包括数据线DL1、DL2、DL3。第一数据线DL1可以向布置在同一列的第一像素电路PC1供应数据信号。第二数据线DL2可以向布置在同一列的第二像素电路PC2供应数据信号。第三数据线DL3可以向布置在同一列的第三像素电路PC3供应数据信号。
图7是示意性地示出图3的子像素的剖面图。由于子像素SXP1、SPX2、SPX3彼此相同或相似，因此将子像素SXP1、SPX2、SPX3统称为子像素SPX进行说明。
参照图7，薄膜晶体管层TFTL可以布置在基板SUB上。薄膜晶体管层TFTL可以是形成薄膜晶体管TFT的层。在本发明的实施例中，除非另有说明，“形成和/或提供于相同的层”可以指在同一工序中形成，“形成和/或提供于不同的层”可以指在不同的工序中形成。
基板SUB可以是用于支撑显示装置10的基础基板或基础部件。基板SUB可以是玻璃材质的刚性(rigid)基板。或者，基板SUB可以是能够弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板SUB可以包括诸如聚酰亚胺(PI)之类的高分子树脂等的绝缘物质。
缓冲膜BF可以布置在基板SUB的一表面上。缓冲膜BF可以是用于防止空气或水分的渗透的膜。缓冲膜BF可以利用交替堆叠的多个无机膜构成。例如，缓冲膜BF可以利用硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)以及铝氧化物(AlOx)中的一种以上的无机膜交替堆叠的多重膜形成。根据实施例，缓冲膜BF可以被省略。
有源层ACT可以布置在缓冲膜BF上。有源层ACT可以包括诸如多晶硅、单晶硅、低温多晶硅以及非晶硅之类的硅半导体，或者可以包括氧化物半导体。
有源层ACT可以包括薄膜晶体管TFT的沟道、源极区域SE以及漏极区域DE。薄膜晶体管TFT的沟道可以是在作为基板SUB的厚度方向的第三方向DR3上与薄膜晶体管TFT的栅极电极GE重叠的区域。薄膜晶体管TFT的源极区域SE可以布置在沟道的一侧，漏极区域DE可以布置在沟道的另一侧。薄膜晶体管TFT的源极区域SE和漏极区域DE可以是在第三方向DR3上与栅极电极GE不重叠的区域。薄膜晶体管TFT的源极区域SE和漏极区域DE可以是离子被掺杂在硅半导体或氧化物半导体中而具有导电性的区域。
第一栅极绝缘膜GI1可以布置在有源层ACT上。第一栅极绝缘膜GI1可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
薄膜晶体管TFT的栅极电极GE和/或第一电容器电极CE1可以布置在第一栅极绝缘膜GI1上。栅极电极GE和/或第一电容器电极CE1可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。
第二栅极绝缘膜GI2可以布置在栅极电极GE和/或第一电容器电极CE1上。第二栅极绝缘膜GI2可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
第二电容器电极CE2可以布置在第二栅极绝缘膜GI2上。第二电容器电极CE2可以与第一电容器电极CE1一起构成电容器Cst(例如，为子像素SPX存储数据信号或与其对应的电压的存储电容器)。
第二电容器电极CE2可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。
层间绝缘膜ILD可以布置在第二电容器电极CE2上。层间绝缘膜ILD可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
第一桥电极BRE1可以布置在层间绝缘膜ILD上。第一桥电极BRE1可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。
第一桥电极BRE1可以通过贯通第一栅极绝缘膜GI1、第二栅极绝缘膜GI2和/或层间绝缘膜ILD的接触孔而与薄膜晶体管TFT的漏极区域DE电连接。
第一过孔层VIA1可以形成在第一桥电极BRE1上。第一过孔层VIA1可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)或聚酰亚胺树脂(polyimide resin)等的有机膜形成。
第一保护层PAS1可以布置在第一过孔层VIA1上。第一保护层PAS1可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
第二桥电极BRE2和/或电源线VSL可以布置在第一保护层PAS1上。第二桥电极BRE2可以通过贯通第一保护层PAS1和第一过孔层VIA1的接触孔而与第一桥电极BRE1电连接。电源线VSL中可以施加有用于驱动子像素SPX所需的电源电压(例如，低电源电压或驱动电压)。第二桥电极BRE2和/或电源线VSL可以形成为利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。
第二过孔层VIA2可以形成在第二桥电极BRE2和/或电源线VSL上。第二过孔层VIA2可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolicresin)、聚酰胺树脂(polyamide resin)或聚酰亚胺树脂(polyimide resin)等的有机膜形成。
第二保护层PAS2可以布置在第二过孔层VIA2上。第二保护层PAS2可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
发光元件层EML可以布置在第二保护层PAS2上。发光元件层EML可以包括像素电极AND(或者第一像素电极)、公共电极COM(或者第二像素电极)以及发光元件LD。
像素电极AND和/或公共电极COM可以布置在第二保护层PAS2上。像素电极AND可以通过贯通第二保护层PAS2和第二过孔层VIA2的接触孔而与第二桥电极BRE2电连接。像素电极AND可以通过第二桥电极BRE2和第一桥电极BRE1而与薄膜晶体管TFT电连接。据此，可以向像素电极AND施加被薄膜晶体管TFT控制的像素电压或阳极电压。
公共电极COM可以通过贯通第二保护层PAS2和第二过孔层VIA2的接触孔而与电源线VSL电连接。据此，可以向公共电极COM施加电源线VSL的电源电压。
像素电极AND和/或公共电极COM可以包括诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的堆叠结构(ITO/APC/ITO)之类的反射率高的金属物质。APC合金是银(Ag)、钯(Pd)以及铜(Cu)的合金。
第三过孔层VIA3可以布置在第二保护层PAS2上。第三过孔层VIA3可以覆盖像素电极AND的边缘和公共电极COM的边缘，并且可以包括至少局部地暴露像素电极AND和公共电极COM的开口部。第三过孔层VIA3可以利用丙烯酸树脂(acryl resin)、环氧树脂(epoxyresin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamide resin)或聚酰亚胺树脂(polyimide resin)等的有机膜形成。
第三保护层PAS3可以布置在第三过孔层VIA3上。第三保护层PAS3可以覆盖像素电极AND的边缘和公共电极COM的边缘，并且可以包括至少局部地暴露像素电极AND和公共电极COM的开口部。第三保护层PAS3可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
发光元件LD可以布置在借由第三过孔层VIA3和第三保护层PAS3被暴露的像素电极AND和公共电极COM上。在图7中例示了发光元件LD为倒装芯片型的微型发光二极管的情形。发光元件LD可以利用诸如GaN之类的无机物质形成。发光元件LD的在第一方向DR1上的长度、在第二方向DR2上的长度和/或在第三方向DR3上的长度可以分别为几μm至几百μm。例如，发光元件LD的在第一方向DR1上的长度、在第二方向DR2上的长度和/或在第三方向DR3上的长度可以分别为大约100μm以下。
发光元件LD可以是包括第一半导体层11(或者第一半导体)、活性层12(或者发光层)、第二半导体层13(或者第二半导体)、第一接触电极ELT1(或者第一电极)和/或第二接触电极ELT2(或者第二电极)的发光结构物。根据实施例，发光元件LD还可以包括位于最下部的基础基板14。基础基板14可以是蓝宝石基板，但并不限于此。
第一半导体层11可以布置在活性层12的一表面上。第一半导体层11可以利用掺杂有诸如Mg、Zn、Ca、Sr、Ba等的p型导电型掺杂剂的GaN形成。
活性层12可以布置在第一半导体层11的一表面上。活性层12可以包括单量子阱结构或多量子阱结构的物质。在活性层12包括多量子阱结构的物质的情况下，也可以是阱层(well layer)和势垒层(barrier layer)彼此交替堆叠的结构。此时，阱层利用InGaN形成，势垒层利用GaN或AlGaN形成，但并不限于此。或者，活性层12也可以是能带隙(Band gap)大的种类的半导体物质和能带隙小的半导体物质彼此交替地堆叠的结构，根据发出的光的波长带，也可以包括其他Ⅲ族半导体物质至Ⅴ族半导体物质。
在活性层12包括InGaN的情况下，根据铟(In)的含量，发出的光的颜色可以不同。例如，铟(In)的含量越高，活性层12发出的光的波长带可以越向红色波长带移动，铟(In)的含量越低，发出的光的波长带可以越向蓝色波长带移动。作为一示例，根据活性层12的铟(In)的含量，可以确定从发光元件LD发出的光的颜色(或者，波长带)。
第二半导体层13可以布置在活性层12的另一表面上，或者可以布置在活性层12与基础基板14之间。例如，第二半导体层13可以利用掺杂有诸如Si、Ge、Se、Sn之类的n型导电型掺杂剂的GaN形成。
第一接触电极ELT1可以布置在第一半导体层11的一表面上，第二接触电极ELT2可以布置在第二半导体层13的一表面上。
第一接触电极ELT1可以与像素电极AND电连接。例如，第一接触电极ELT1和像素电极AND可以通过诸如各向异性导电膜(ACF：Anisotropic Conductive Film)或各向异性导电胶(ACP：Anisotropic Conductive Paste)之类的导电性粘合部件而彼此粘合。或者，第一接触电极ELT1和像素电极AND可以通过焊接(soldering)工艺而彼此粘合。
第二接触电极ELT2可以与公共电极COM电连接。例如，第二接触电极ELT2和公共电极COM可以通过诸如各向异性导电膜(ACF：Anisotropic Conductive Film)或各向异性导电胶(ACP：Anisotropic Conductive Paste)之类的导电性粘合部件而彼此粘合。或者，第二接触电极ELT2和公共电极COM可以通过焊接(soldering)工艺而彼此粘合。
在实施例中，为了倒装芯片型，发光元件LD可以具有台面(mesa)结构。例如，发光元件LD可以具有借由第一半导体层11和第二半导体层13中的一个而另一个被局部地被暴露的台面区域。例如，在发光元件LD中，第一半导体层11可以具有在第二半导体层13的一表面上突出的形状，并且第二半导体层13的一表面可以借由第一半导体层11而被局部地暴露，但并不限于此。
图8是示意性地示出包括根据实施例的显示装置的拼接型显示装置的平面图。
参照图8，拼接型显示装置TD可以包括显示装置10_1、10_2、10_3、10_4以及接头部SM。例如，拼接型显示装置TD可以包括第一显示装置10_1、第二显示装置10_2、第三显示装置10_3以及第四显示装置10_4。
显示装置10_1、10_2、10_3、10_4可以排列为格子形态。显示装置10_1、10_2、10_3、10_4可以在M个行和N个列中以矩阵形态排列。在此，M和N可以分别为正整数。例如，第一显示装置10_1和第二显示装置10_2可以在第一方向DR1上彼此相邻。第一显示装置10_1和第三显示装置10_3可以在第二方向DR2上彼此相邻。第三显示装置10_3和第四显示装置10_4可以在第一方向DR1上彼此相邻。第二显示装置10_2和第四显示装置10_4可以在第二方向DR2上彼此相邻。然而，并非必须限于此，在拼接型显示装置TD中，显示装置10_1、10_2、10_3、10_4的个数和布置可以考虑拼接型显示装置TD的大小和形状而决定。
显示装置10_1、10_2、10_3、10_4中的每一个可以具有彼此相同的大小，但并不限于此。例如，显示10_1、10_2、10_3、10_4中的每一个可以具有彼此不同的大小。
显示装置10_1、10_2、10_3、10_4中的每一个可以是包括长边和短边的矩形形状。显示装置10_1、10_2、10_3、10_4可以布置为长边或短边彼此连接。显示装置10_1、10_2、10_3、10_4中的一部分或全部可以布置在拼接型显示装置TD的边缘，并且可以构成拼接型显示装置TD的一边。显示装置10_1、10_2、10_3、10_4中的至少一个显示装置可以布置在拼接型显示装置TD的至少一个的边角，并且可以形成拼接型显示装置TD的相邻的两个边。显示装置10_1、10_2、10_3、10_4中的至少一个显示装置可以被其他显示装置围绕。
显示装置10_1、10_2、10_3、10_4中的每一个可以与参照图1至图7说明的显示装置10相同或相似，因此省略重复的说明。
接头部SM可以包括结合部件或粘合部件。显示装置10_1、10_2、10_3、10_4可以通过接头部SM的结合部件或粘合部件而彼此连接。接头部SM可以布置在第一显示装置10_1与第二显示装置10_2之间、第一显示装置10_1与第三显示装置10_3之间、第二显示装置10_2与第四显示装置10_4之间以及第三显示装置10_3与第四显示装置10_4之间。
图9是示意性地示出图8的AA区域的平面图。
参照图9，接头部SM可以在第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4相邻的拼接型显示装置TD的中央区域中具有十字形、十字架或加号符号的平面形态。接头部SM可以布置在第一显示装置10_1与第二显示装置10_2之间、第一显示装置10_1与第三显示装置10_3之间、第二显示装置10_2与第四显示装置10_4之间以及第三显示装置10_3与第四显示装置10_4之间。
第一显示装置10_1可以包括为了显示图像而在第一方向DR1和第二方向DR2上排列为矩阵形态的第一像素PX1。第二显示装置10_2可以包括为了显示图像而在第一方向DR1和第二方向DR2上排列为矩阵形态的第二像素PX2。第三显示装置10_3可以包括为了显示图像而在第一方向DR1和第二方向DR2上排列为矩阵形态的第三像素PX3。第四显示装置10_4可以包括为了显示图像而在第一方向DR1和第二方向DR2上排列为矩阵形态的第四像素PX4。像素PX1、PX2、PX3、PX4中的每一个可以与参照图3和图4说明的像素PX相同或相似。
在第一方向DR1上相邻的第一像素PX1之间的最小距离可以被定义为第一水平相隔距离GH1，在第一方向DR1上相邻的第二像素PX2之间的最小距离可以被定义为第二水平相隔距离GH2。第一水平相隔距离GH1和第二水平相隔距离GH2可以相同。
在第一方向DR1上相邻的第一像素PX1与第二像素PX2之间可以布置有接头部SM。在第一方向DR1上相邻的第一像素PX1与第二像素PX2之间的最小距离GG1可以是在第一方向DR1上的第一像素PX1与接头部SM之间的最小距离GHS1、在第一方向DR1上的第二像素PX2与接头部SM之间的最小距离GHS2以及在第一方向DR1上的接头部SM的宽度GSM1之和。
在第一方向DR1上相邻的第一像素PX1与第二像素PX2之间的最小距离GG1、第一水平相隔距离GH1以及第二水平相隔距离GH2可以相同。为此，在第一方向DR1上的第一像素PX1与接头部SM之间的最小距离GHS1(作为一示例，从位于第一显示装置10_1的最外廓的第一像素PX1至第一显示在10_1的边缘的距离)可以小于第一水平相隔距离GH1，在第一方向DR1上的第二像素PX2与接头部SM之间的最小距离GHS2可以小于第二水平相隔距离GH2。在第一方向DR1上的接头部SM的宽度GSM1可以小于第一水平相隔距离GH1或第二水平相隔距离GH2。
在第一方向DR1上相邻的第三像素PX3之间的最小距离可以被定义为第三水平相隔距离GH3，在第一方向DR1上相邻的第四像素PX4之间的最小距离可以被定义为第四水平相隔距离GH4。第三水平相隔距离GH3和第四水平相隔距离GH4可以相同。
在第一方向DR1上相邻的第三像素PX3与第四像素PX4之间可以布置有接头部SM。在第一方向DR1上相邻的第三像素PX3与第四像素PX4之间的最小距离GG4可以是在第一方向DR1上的第三像素PX3与接头部SM之间的最小距离GHS3、在第一方向DR1上的第四像素PX4与接头部SM之间的最小距离GHS4以及在第一方向DR1上的接头部SM的宽度GSM1之和。
在第一方向DR1上相邻的第三像素PX3与第四像素PX4之间的最小距离GG4、第三水平相隔距离GH3以及第四水平相隔距离GH4可以相同。为此，在第一方向DR1上的第三像素PX3与接头部SM之间的最小距离GHS3可以小于第三水平相隔距离GH3，在第一方向DR1上的第四像素PX4与接头部SM之间的最小距离GHS4可以小于第四水平相隔距离GH4。在第一方向DR1上的接头部SM的宽度GSM1可以小于第三水平相隔距离GH3或第四水平相隔距离GH4。
在第二方向DR2上相邻的第一像素PX1之间的最小距离可以被定义为第一垂直相隔距离GV1，在第二方向DR2上相邻的第三像素PX3之间的最小距离可以被定义为第三垂直相隔距离GV3。第一垂直相隔距离GV1和第三垂直相隔距离GV3可以相同。
在第二方向DR2上相邻的第一像素PX1与第三像素PX3之间可以布置有接头部SM。在第二方向DR2上相邻的第一像素PX1与第三像素PX3之间的最小距离GG2可以是在第二方向DR2上的第一像素PX1与接头部SM之间的最小距离GVS1、在第二方向DR2上的第三像素PX3与接头部SM之间的最小距离GVS3以及在第二方向DR2上的接头部SM的宽度GSM2之和。
在第二方向DR2上相邻的第一像素PX1与第三像素PX3之间的最小距离GG2、第一垂直相隔距离GV1以及第三垂直相隔距离GV3可以相同。为此，在第二方向DR2上的第一像素PX1与接头部SM之间的最小距离GVS1可以小于第一垂直相隔距离GV1，在第二方向DR2上的第三像素PX3与接头部SM之间的最小距离GVS3可以小于第三垂直相隔距离GV3。在第二方向DR2上的接头部SM的宽度GSM2可以小于第一垂直相隔距离GV1或第三垂直相隔距离GV3。
在第二方向DR2上相邻的第二像素PX2之间的最小距离可以被定义为第二垂直相隔距离GV2，在第二方向DR2上相邻的第四像素PX4之间的最小距离可以被定义为第四垂直相隔距离GV4。第二垂直相隔距离GV2和第四垂直相隔距离GV4可以相同。
在第二方向DR2上相邻的第二像素PX2与第四像素PX4之间可以布置有接头部SM。在第二方向DR2上相邻的第二像素PX2与第四像素PX4之间的最小距离GG3可以是在第二方向DR2上的第二像素PX2与接头部SM之间的最小距离GVS2、在第二方向DR2上的第四像素PX4与接头部SM之间的最小距离GVS4以及在第二方向DR2上的接头部SM的宽度GSM2之和。
在第二方向DR2相邻的第二像素PX2与第四像素PX4之间的最小距离GG3、第二垂直相隔距离GV2以及第四垂直相隔距离GV4可以相同。为此，在第二方向DR2上的第二像素PX2与接头部SM之间的最小距离GVS2可以小于第二垂直相隔距离GV2，在第二方向DR2上的第四像素PX4与接头部SM之间的最小距离GVS4可以小于第四垂直相隔距离GV4。在第二方向DR2上的接头部SM的宽度GSM2可以小于第二垂直相隔距离GV2或第四垂直相隔距离GV4。
如图9所示，为了在显示装置10_1、10_2、10_3、10_4显示的图像之间接头部SM不被识别，彼此相邻的显示装置10_1、10_2、10_3、10_4的像素之间的最小距离可以与显示装置10_1、10_2、10_3、10_4中的每一个的像素之间的最小距离相同。
图10是沿图9的A-A'线剖切的剖面图。
参照图10，第一显示装置10_1和第二显示装置10_2中的每一个包括基板SUB、薄膜晶体管层TFTL(或者，像素电路层)以及发光元件层EML。由于薄膜晶体管层TFTL和发光元件层EML参照图7进行了详细的说明，因此省略重复的说明。
基板SUB可以包括布置薄膜晶体管层TFTL的第一表面41、与第一表面41面对的第二表面42以及布置在第一表面41与第二表面42之间的第一侧表面43。第一表面41可以是基板SUB的前表面或上表面，第二表面42可以是基板SUB的后表面或下表面。
基板SUB还可以包括布置在第一表面41与第一侧表面43之间以及第二表面42与第一侧表面43之间的倒角(chamfer)表面44_1、44_2。在倒角表面44_1、44_2上可以不布置有薄膜晶体管层TFTL和发光元件层EML。由于倒角表面44_1、44_2，可以防止第一显示装置10_1的基板SUB与第二显示装置10_2的基板SUB碰撞而破损。
倒角表面44_1、44_2也可以布置在第一表面41与除了第一侧表面43之外的其他侧表面中的每一个之间和第二表面42与除了第一侧表面43之外的其他侧表面中的每一个之间。例如，在第一显示装置10_1和第二显示装置10_2具有如图8所示的矩形的平面形态的情况下，倒角表面44_1、44_2可以布置在第一表面41与第二侧表面、第三侧表面和第四侧表面中的每一个之间以及第二表面42与第二侧表面、第三侧表面和第四侧表面中的每一个之间。
根据实施例，在第一显示装置10_1和第二显示装置10_2的上部可以配备有至少一个功能层。例如，功能层可以通过诸如光学透明粘合膜(optically clear adhesive film)或光学透明树脂(optically clear resin)之类的透明的粘合部件而贴附在第一显示装置10_1和第二显示装置10_2的上部。例如，功能层可以包括防眩光层(Anti-Glare Layer)和/或透光率调节层。防眩光层可以设计为使外部光漫反射，以防止由于外部光直接反射而导致的图像的识别性的降低。通过防眩光层可以提高由第一显示装置10_1和第二显示装置10_2显示的图像的明暗度。透光率调节层可以设计为降低外部光或者从第一显示装置10_1和第二显示装置10_2反射的光的透光率。在这种情况下，可以防止从外部识别到第一显示装置10_1的基板SUB与第二显示装置10_2的基板SUB之间的距离GSUB。防眩光层可以利用偏振板实现，透光率调节层可以利用相位延迟层实现，但并不限于此。
另外，由于沿图9的B-B'线、C-C'线和D-D'线剖切的拼接型显示装置的一示例可以与参照图10说明的沿A-A'线剖切的拼接型显示装置的一示例相同或相似，因此省略重复的说明。
图11至图16是示意性地示出图8的BB区域的平面图。图17和图18是示意性地示出根据实施例的导电线的平面图。图19是以图11的E-E'线为基准剖切的剖面图。图20和图21是示意性地示出图12的导电线的剖面图。
在图11中以第一显示装置10_1的前表面或上表面为中心示意性地示出了第一显示装置10_1，图12至图14以第一显示装置10_1的后表面或下表面为中心示意性地示出了第一显示装置10_1。第二显示装置10_2、第三显示装置10_3和第四显示装置10_4具有与第一显示装置10_1相同或相似的构成，从而省略重复的说明。
参照图11至图14，在第一显示装置10_1的上侧边缘可以布置有第一接触部CH1。然而，第一接触部CH1的位置并非必须限于此，在与信号线重叠或连接的范围内，第一接触部CH1的位置可以自由地变更。
参照图19，数据线DL可以通过第一接触部CH1而与连接电极CTE电连接。数据线DL可以布置在层间绝缘膜ILD上。数据线DL可以布置在与上述的第一桥电极BRE1相同的层，但并非必须限于此。
连接电极CTE可以布置在第一保护层PAS1上。连接电极CTE可以布置在与上述的第二桥电极BRE2和/或电源线VSL相同的层，但并非必须限于此。连接电极CTE可以通过贯通第一保护层PAS1的第一接触部CH1而与数据线DL电连接。在连接电极CTE上可以布置有第二保护层PAS2和/或第三保护层PAS3。
在第一显示装置10_1的后表面或下表面可以布置有连接线FOL(或者扇出线)、垫PAD(或者垫电极)和/或导电线LN。垫PAD可以位于第一显示装置10_1的一区域(例如，中央区域)。连接线FOL可以从垫PAD延伸到第二接触部CH2。导电线LN可以布置在除了垫PAD和/或连接线FOL之外的区域中。
连接线FOL可以布置在基板SUB的第二表面42上。连接线FOL可以是利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任何一种或它们的合金构成的单层或多层。
在连接线FOL和基板SUB的第二表面42上可以布置有第四过孔层VIA4。第四过孔层VIA4可以至少局部地暴露连接线FOL。第四过孔层VIA4可以利用诸如丙烯酸树脂(acrylresin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamideresin)或聚酰亚胺树脂(polyimide resin)等的有机膜形成。在第四过孔层VIA4上可以布置有第四保护层PAS4。第四保护层PAS4可以至少局部地暴露连接线FOL。第四保护层PAS4可以利用无机膜(例如，硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、硅氧化物(SiOx)、钛氧化物(TiOx)或铝氧化物(AlOx))形成。
连接线FOL可以通过第二接触部CH2而与布置在基板SUB的第一表面41(作为一示例，基板SUB的前表面或上表面)的信号线电连接。例如，连接线FOL可以通过借由第四过孔层VIA4和第四保护层PAS4被暴露的第二接触部CH2而与侧表面线SSL电连接。侧表面线SSL可以从基板SUB的第二表面42延伸到第一表面41。侧表面线SSL的一端可以在基板SUB的第二表面42上通过第二接触部CH2而与连接线FOL电连接。侧表面线SSL的另一端可以在基板SUB的第一表面41上通过借由第二保护层PAS2和/或第三保护层PAS3被暴露的第三接触部CH3而与连接电极CTE电连接。据此，布置在基板SUB的第一表面41(作为一示例，基板SUB的前表面或上表面)的信号线可以通过连接线FOL和/或侧表面线SSL而与垫PAD电连接。
垫PAD可以布置在基板SUB的第二表面42上。垫PAD可以包括第一垫电极层PE1和第二垫电极层PE2。第一垫电极层PE1可以布置在基板SUB与第二垫电极层PE2之间。第二垫电极层PE2可以直接布置在第一垫电极层PE1上。第二垫电极层PE2可以覆盖第一垫电极层PE1。例如，第一垫电极层PE1可以被第二垫电极层PE2覆盖而不暴露到外部。
第一垫电极层PE1可以是利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。第一垫电极层PE1可以布置在与上述的连接线FOL相同的层。第一垫电极层PE1与连接线FOL可以在同一工序中同时形成，但并非必须限于此。第二垫电极层PE2可以包括诸如ITO、IZO之类的透明金属物质(TCO：Transparent Conductive Material)。
柔性膜FPCB可以位于基板SUB的第二表面42上。柔性膜FPCB可以利用导电性粘合部件CAM而与借由第四过孔层VIA4和/或第四保护层PAS4被暴露的垫PAD电连接。导电性粘合部件CAM可以是各向异性导电膜或各向异性导电胶，但并非必须限于此。在柔性膜FPCB的下表面上可以布置有用于向数据线DL供应数据电压的源极驱动电路SIC(图2)。布置在基板SUB的第二表面42(作为一示例，基板SUB的后表面或下表面)的柔性膜FPCB的源极驱动电路SIC可以通过垫PAD、连接线FOL和/或侧表面线SSL而与数据线DL连接。作为一示例，由于源极驱动电路SIC布置于基板SUB，因此可以去除非显示区域，从而像素PX也可以形成在基板SUB的边缘。
导电线LN布置于第一显示装置10_1的后表面，并且可以与连接线FOL和/或垫PAD分离。例如，如图12所示，导电线LN可以整体地布置在除了连接线FOL和垫PAD之外的区域(或者虚设区域)中。作为一示例，导电线LN可以以网格形态形成于第一显示装置10_1的后表面，但并非必须限于此。在第一显示装置10_1的后表面形成有大面积的网格形态的导电线LN的情况下，当进行拼接型显示装置TD的侧表面工艺时，可以使流入到第一显示装置10_1的后表面的静电扩散而放电。同时，以第一显示装置10_1的前表面为基准，即使产生拉伸应力(Tensile Stress)，也可以通过在第一显示装置10_1的后表面增加导电线LN而产生压缩应力(Compressive Stress)，从而改善第一显示装置10_1的翘曲(Warpage)。
或者，如图13所示，导电线LN可以与连接线FOL分离，并且可以与垫PAD连接。作为一示例，导电线LN可以与垫PAD相接。导电线LN和垫PAD可以以相同的导电层形成为一体，但并非必须限于此。如此，在导电线LN与垫PAD连接的情况下，流入到第一显示装置10_1的后表面的静电可以通过导电线LN传递到垫PAD和柔性膜FPCB等而被放电。因此，可以最小化静电引起的损伤。
或者，如图14所示，布置在第一区域A1的导电线LN可以与连接线FOL和/或垫PAD分离，布置在第二区域A2的导电线LN可以与连接线FOL分离，并且可以与垫PAD连接。例如，布置在第一区域A1的导电线LN可以整体地布置在除了连接线FOL、垫PAD和第二区域A2之外的区域(或者虚设区域)中。布置在第二区域A2的导电线LN可以与垫PAD相接。如此，在布置于至少一区域(作为一示例，第二区域A2)的导电线LN与垫PAD连接的情况下，流入到第一显示装置10_1的后表面的静电可以通过导电线LN传递到垫PAD和柔性膜FPCB等而被放电。因此，可以最小化由静电引起的损伤。
导电线LN可以包括彼此交叉的第一导电线LN1以及第二导电线LN2。第一导电线LN1可以沿第一方向DR1延伸，第二导电线LN2可以沿第二方向DR2延伸。或者，如图15所示，导电线LN可以沿第一方向DR1延伸。根据实施例，导电线LN可以沿第二方向DR2彼此相隔，并且导电线LN的一端可以彼此连接。或者，如图16所示，导电线LN可以沿第二方向DR2延伸。根据实施例，导电线LN可以沿第一方向DR1彼此相隔，并且导电线LN的一端可以彼此连接。或者，如图17所示，第一导电线LN1可以沿第一方向DR1与第二方向DR2之间的第一对角线方向延伸，第二导电线LN2可以沿与第一导电线LN1交叉的第二对角线方向延伸。或者，如图18所示，第一导电线LN1和第二导电线LN2交叉的位置处还可以布置有连接部LNC。连接部LNC的在第一方向DR1上的宽度可以大于第二导电线LN2的在第一方向DR1上的宽度。连接部LNC的在第二方向DR2上的宽度可以大于第一导电线LN1的在第二方向DR2上的宽度。然而，导电线LN的排列并非必须限于此，导电线LN可以以各种形态形成。
导电线LN可以布置在基板SUB的第二表面42上。如图20所示，导电线LN可以包括第一导电层CL1和第二导电层CL2。第一导电层CL1可以布置在基板SUB与第二导电层CL2之间。第二导电层CL2可以直接布置在第一导电层CL1上。第二导电层CL2可以覆盖第一导电层CL1。例如，第一导电层CL1可以被第二导电层CL2覆盖而不暴露到外部。据此，可以最小化第一导电层CL1的腐蚀。根据实施例，如图21所示，也可以第一导电层CL1被省略，并且第二导电层CL2布置在基板SUB的第二表面42上。
第一导电层CL1可以是利用钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任意一种或它们的合金构成的单层或多层。第一导电层CL1可以布置在与上述的连接线FOL和/或第一垫电极层PE1相同的层。第一导电层CL1、连接线FOL和/或第一垫电极层PE1可以在同一工序中同时形成，但并非必须限于此。
第二导电层CL2可以包括诸如ITO、IZO之类的透明金属物质(TCO：TransparentConductive Material)。第二导电层CL2可以布置在与上述的第二垫电极层PE2相同的层。第二导电层CL2和第二垫电极层PE2可以在同一工序中同时形成，但并非必须限于此。
如上所述，在基板SUB的第二表面42，即，显示装置10的下表面或后表面形成有大面积的网格形态的导电线LN的情况下，当进行拼接型显示装置TD的侧表面工艺时，静电即使流入到显示装置10的后表面，也可以通过导电线LN使静电扩散而放电。同时，在导电线LN与垫PAD连接的情况下，静电可以通过导电线LN传递到垫PAD和柔性膜FPCB等而被放电。因此，可以最小化由静电引起的损伤。
图22是示意性地示出根据实施例的拼接型显示装置的框图。为了便于说明，在图22中示出了第一显示装置10_1与主机系统HOST。
参照图22，拼接型显示装置TD可以包括主机系统HOST、广播调谐部210、信号处理部220、显示部230、扬声器240、用户输入部250、HDD 260、网络通信部270、UI生成部280以及控制部290。
主机系统HOST可以利用电视系统、家庭影院系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机、便携电话系统(mobile phone system)、平板电脑中的任意一种来实现。
用户的命令可以以各种形式输入到主机系统HOST。例如，主机系统HOST可以借由用户的触摸输入而被输入命令。或者，在主机系统HOST中可以借由键盘输入或遥控器的按钮输入而被输入用户的命令。
主机系统HOST可以从外部接收相当于原始图像的原始视频数据。主机系统HOST可以将原始视频数据分割成与显示装置的数量相同的数量。例如，主机系统HOST可以与第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4对应地将原始视频数据分割成与第一图像对应的第一视频数据、与第二图像对应的第二视频数据、与第三图像对应的第三视频数据以及与第四图像对应的第四视频数据。主机系统HOST可以将第一视频数据传送到第一显示装置10_1，可以将第二视频数据传送到第二显示装置10_2，可以将第三视频数据传送到第三显示装置10_3，可以将第四视频数据传送到第四显示装置10_4。
第一显示装置10_1可以根据第一视频数据显示第一图像，第二显示装置10_2可以根据第二视频数据显示第二图像，第三显示装置10_3可以根据第三视频数据显示第三图像，第四显示装置10_4可以根据第四视频数据显示第四图像。据此，用户可以收看第一显示装置10_1、第二显示装置10_2、第三显示装置10_3和第四显示装置10_4所显示的第一图像、第二图像、第三图像和第四图像组合的原始图像。
第一显示装置10_1可以包括广播调谐部210、信号处理部220、显示部230、扬声器240、用户输入部250、HDD 260、网络通信部270、UI生成部280以及控制部290。
广播调谐部210可以根据控制部290的控制来调谐信道频率，从而通过天线接收相应信道的广播信号。广播调谐部210可以包括信道检测模块以及射频(RF)解调模块。
借由广播调谐部210而被解调的广播信号可以被信号处理部220处理而输出到显示部230和扬声器240。在此，信号处理部220可以包括多路分配器221、视频解码器222、视频处理部223、音频解码器224以及附加数据处理部225。
多路分配器221可以将解调的广播信号分离为视频信号、音频信号、附加数据。被分离的视频信号、音频信号、附加数据可以分别通过视频解码器222、音频解码器224、附加数据处理部225被复原。此时，视频解码器222、音频解码器224、附加数据处理部225可以复原为与传送广播信号时的编码格式对应的解码格式。
经解码的视频信号可以借由视频处理部223转换成适合于显示部230的输出标准的垂直频率、分辨率、画面比例等，并且经解码的音频信号可以输出到扬声器240。
显示部230可以包括显示图像的显示面板以及控制显示面板的驱动的面板驱动部。
用户输入部250可以接收由主机系统HOST传送的信号。用户输入部250可以被提供为不仅是关于主机系统HOST传送的信道的选台、用户界面(UI：User Interface)菜单的选择和操作的数据，还能够将关于与另一显示装置之间的通信的命令通过用户的选择和输入而输入数据。
HDD 260是存储包括操作系统(OS：Operating System)程序在内的各种软件程序、录制的广播节目、视频、照片和其他数据的构成，可以利用硬盘或非易失性存储器等的存储介质形成。
网络通信部270是用于与主机系统HOST和其他显示装置之间的近距离通信的构成，可以由包括能够实现移动通信、数据通信、蓝牙、射频(RF)、以太网等的天线图案的通信模块来实现。
网络通信部270也可以通过后述的天线图案在根据用于移动通信的技术标准或通信方式(例如，全球移动通信(GSM：Global System for Mobile communication)、码分多址(CDMA：Code Division Multi Access)、码分多址2000(CDMA2000：Code Division MultiAccess 2000)、优化的增强语音数据或仅增强语音数据(EV-DO：Enhanced Voice-DataOptimized or Enhanced Voice-Data Only)、宽带码分多址(WCDMA：Wideband CDMA)、高速下行链路分组接入(HSDPA：High Speed Downlink Packet Access)、高速上行链路分组接入(HSUPA：High Speed Uplink Packet Access)、长期演进(LTE：Long Term Evolution)、高级长期演进(LTE-A：Long Term Evolution-Advanced)、第五代移动通信(5G)等)构建的移动通信网络上与基站、外部的终端和服务器中的至少一个收发无线信号。
网络通信部270可以通过后述的天线图案在基于无线互联网技术的通信网中收发无线信号。无线互联网技术例如包括无线局域网(WLAN：Wireless LAN)、无线保真(Wi-Fi：Wireless-Fidelity)、无线保真直连(Wi-Fi(Wireless Fidelity)Direct)、数字生活网络联盟(DLNA：Digital Living Network Alliance)、无线宽带(WiBro：WirelessBroadband)、全球微波接入互操作性(WiMAX：World Interoperability for MicrowaveAccess)、高速下行链路分组接入(HSDPA：High Speed Downlink Packet Access)、高速上行链路分组接入(HSUPA：High Speed Uplink Packet Access)、长期演进(LTE：Long TermEvolution)、高级长期演进(LTE-A：Long Term Evolution-Advanced)等，并且天线图案可以根据包括在上述中未列出的互联网技术在内的范围内的至少一种无线互联网技术来收发数据。
UI生成部280是生成用于与主机系统HOST和其他显示装置通信的UI菜单的构成，可以通过算法代码和屏幕信息显示集成电路(OSD IC)来实现。用于与主机系统HOST和另一显示装置通信的UI菜单可以是用于指定期望的通信的对方数字TV并选择期望的功能的菜单。
控制部290是负责第一显示装置10_1的整体控制且负责主机系统HOST和第二显示装置10_2、第三显示装置10_3和第四显示装置10_4的通信控制的构成，可以通过存储有用于控制的相应的算法代码且执行被存储的算法代码的微控制器(MCU：Micro ControllerUnit)来实现。
控制部290可以根据用户输入部250的输入和选择来控制为通过网络通信部270向主机系统HOST和第二显示装置10_2、第三显示装置10_3和第四显示装置10_4传送相应的控制命令和数据。当然，在从主机系统HOST和第二显示装置10_2、第三显示装置10_3和第四显示装置10_4被输入控制命令和数据的情况下，可以根据相应的控制命令执行操作。
由于第二显示装置10_2的框图、第三显示装置10_3的框图和第四显示装置10_4的框图可以与参照图22说明的第一显示装置10_1的框图相同或相似，因此省略重复的说明。
以上，虽然参照本发明的优选实施例进行了说明，但只要是本技术领域的熟练的技术人员或者具有本技术领域中的普通知识的人员，便可以理解在不脱离权利要求书中记载的本发明的思想和技术领域的范围内，可以对本发明进行多种修改和变更。因此，本发明的技术范围并不应该局限于说明书的详细说明中记载的内容，而应当通过权利要求书来确定。

Claims (20)

1.一种显示装置，包括：
基板的第一表面上的信号线；
发光元件，布置在所述信号线上，包括第一半导体层、第二半导体层和所述第一半导体层与所述第二半导体层之间的活性层；
连接线，布置在所述基板的第二表面上且与所述信号线电连接；以及
导电线，布置在所述基板的所述第二表面上且与所述连接线分离，
其中，所述导电线包括第一导电层以及覆盖所述第一导电层的第二导电层。
2.根据权利要求1所述的显示装置，其中，
所述导电线包括：
第一导电线，沿第一方向延伸；以及
第二导电线，沿与所述第一方向交叉的第二方向延伸。
3.根据权利要求1所述的显示装置，其中，
所述第二导电层直接布置在所述第一导电层上。
4.根据权利要求1所述的显示装置，其中，
所述第二导电层包括透明金属物质。
5.根据权利要求1所述的显示装置，其中，
所述发光元件还包括：
所述第一半导体层上的第一电极；以及
所述第二半导体层上的第二电极。
6.根据权利要求1所述的显示装置，其中，
所述发光元件是倒装芯片型的微型发光二极管元件。
7.根据权利要求1所述的显示装置，还包括：
垫电极，与所述连接线电连接。
8.根据权利要求7所述的显示装置，其中，
所述垫电极包括：
第一垫电极层；以及
所述第一垫电极层上的第二垫电极层。
9.根据权利要求8所述的显示装置，其中，
所述第二导电层布置在与所述第二垫电极层相同的层。
10.根据权利要求1所述的显示装置，其中，
所述第一导电层布置在与所述连接线相同的层。
11.根据权利要求1所述的显示装置，还包括：
侧表面线，布置在所述基板的所述第一表面与所述第二表面之间的侧表面上，并且将所述信号线与所述连接线电连接。
12.一种拼接型显示装置，包括：
显示装置以及所述显示装置之间的接头部，
其中，在所述显示装置中的第一显示装置包括：
基板的第一表面上的信号线；
发光元件，布置在所述信号线上，包括第一半导体层、第二半导体层和所述第一半导体层与所述第二半导体层之间的活性层；
连接线，布置在所述基板的第二表面上且与所述信号线电连接；以及
导电线，布置在所述基板的所述第二表面上且与所述连接线分离。
13.根据权利要求12所述的拼接型显示装置，其中，
所述第一显示装置还包括：垫电极，布置在所述基板的所述第二表面上且与所述连接线电连接。
14.根据权利要求13所述的拼接型显示装置，其中，
所述垫电极包括：
第一垫电极层；以及
所述第一垫电极层上的第二垫电极层。
15.根据权利要求14所述的拼接型显示装置，其中，
所述导电线包括：第一导电层，布置在与所述第一垫电极层相同的层。
16.根据权利要求15所述的拼接型显示装置，其中，
所述导电线还包括：第二导电层，覆盖所述第一导电层，并且布置在与所述第二垫电极层相同的层。
17.根据权利要求13所述的拼接型显示装置，其中，
所述导电线与所述垫电极相接。
18.根据权利要求12所述的拼接型显示装置，其中，
所述第一显示装置还包括：侧表面线，布置在所述基板的所述第一表面与所述第二表面之间的侧表面上，并且将所述信号线与所述连接线电连接。
19.根据权利要求12所述的拼接型显示装置，其中，
所述发光元件是倒装芯片型的微型发光二极管元件。
20.根据权利要求12所述的拼接型显示装置，其中，
所述显示装置以矩阵形态排列在M个行和N个列中，所述M和所述N分别为正整数。
CN202310085708.0A 2022-01-27 2023-01-18 显示装置以及拼接型显示装置 Pending CN116504790A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0012576 2022-01-27
KR10-2022-0136144 2022-10-21
KR1020220136144A KR20230116657A (ko) 2022-01-27 2022-10-21 표시 장치 및 타일형 표시 장치

Publications (1)

Publication Number Publication Date
CN116504790A true CN116504790A (zh) 2023-07-28

Family

ID=87327309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310085708.0A Pending CN116504790A (zh) 2022-01-27 2023-01-18 显示装置以及拼接型显示装置

Country Status (1)

Country Link
CN (1) CN116504790A (zh)

Similar Documents

Publication Publication Date Title
EP4318447A1 (en) Display device and tiled display device
CN116504790A (zh) 显示装置以及拼接型显示装置
KR20230113467A (ko) 표시 장치 및 이를 포함한 타일형 표시 장치
CN219106159U (zh) 显示装置和瓦片型显示装置
KR20230116657A (ko) 표시 장치 및 타일형 표시 장치
CN219286411U (zh) 显示装置及平铺显示装置
CN220382121U (zh) 显示设备
US20230238499A1 (en) Display device and tiled display device
CN219959037U (zh) 显示设备和拼接显示设备
CN219832686U (zh) 显示设备
KR20230116640A (ko) 표시 장치 및 이를 포함한 타일형 표시 장치
CN221127825U (zh) 背板衬底
KR20230112017A (ko) 표시 장치
CN116504802A (zh) 显示装置和瓦片型显示装置
KR20230112020A (ko) 표시 장치
US20230326932A1 (en) Display device and manufacturing method of the same
KR20230113485A (ko) 표시 장치
CN116504801A (zh) 显示装置及包括该显示装置的瓦片形显示装置
KR20230142017A (ko) 발광 소자, 발광 소자의 제조 방법, 및 표시 장치
KR20230115843A (ko) 표시 장치 및 타일형 표시 장치
CN116469892A (zh) 显示装置和包括显示装置的拼接显示装置
KR20230112522A (ko) 표시 장치와 이의 제조 방법 및 이를 포함한 타일형 표시 장치
KR20230115863A (ko) 표시 장치와 타일형 표시 장치
KR20230116633A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230112798A (ko) 표시 장치, 타일드 표시 장치, 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication