KR20230116153A - 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치 - Google Patents

표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치 Download PDF

Info

Publication number
KR20230116153A
KR20230116153A KR1020220012657A KR20220012657A KR20230116153A KR 20230116153 A KR20230116153 A KR 20230116153A KR 1020220012657 A KR1020220012657 A KR 1020220012657A KR 20220012657 A KR20220012657 A KR 20220012657A KR 20230116153 A KR20230116153 A KR 20230116153A
Authority
KR
South Korea
Prior art keywords
disposed
substrate
laser
sub
display device
Prior art date
Application number
KR1020220012657A
Other languages
English (en)
Inventor
최낙초
안상우
손용덕
장원호
허명구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220012657A priority Critical patent/KR20230116153A/ko
Priority to US17/970,406 priority patent/US20230238494A1/en
Priority to CN202310071588.9A priority patent/CN116504143A/zh
Priority to EP23152379.6A priority patent/EP4220715A1/en
Priority to TW112102720A priority patent/TW202341115A/zh
Publication of KR20230116153A publication Critical patent/KR20230116153A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 제1 면, 상기 제1 면과 대향하는 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면을 포함하는 기판, 상기 기판의 제1 면 상에 배치되며, 광을 발광하는 무기 발광 소자를 각각 포함하는 복수의 서브 화소들, 상기 기판의 제1 면, 상기 제1 모따기면, 상기 제1 측면, 상기 제2 모따기면, 및 상기 제2 면 상에 배치되는 측면 배선, 및 상기 기판의 제2 면 상에 배치되며, 상기 측면 배선에 전기적으로 연결되는 회로 보드를 구비한다. 상기 측면 배선은 금속 입자들을 포함하며, 상기 측면 배선은 상기 기판의 제1 면 상에 배치되는 제1 부분과 상기 기판의 제1 측면 상에 배치되는 제2 부분을 포함한다. 상기 제1 부분의 상기 금속 입자들의 채우기 밀도는 상기 제2 부분의 상기 금속 입자들의 채우기 밀도보다 높다.

Description

표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치{DISPLAY DEVICE AND METHOD FOR FABRICATING THE DISPLAY DEVICE, AND TILED DISPLAY INCLUDING A PLURALITY OF DISPLAY DEVICES}
본 발명은 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 발광 표시 패널(Light Emitting Display) 등과 같은 평판 표시 장치일 수 있다. 발광 표시 장치는 발광 소자로서 유기 발광 다이오드 소자를 포함하는 유기 발광 표시 장치, 또는 발광 소자로서 LED(Light Emitting Diode)와 같은 무기 발광 다이오드 소자를 포함하는 발광 다이오드 표시 장치를 포함할 수 있다.
표시 장치는 화상을 표시하는 화소들이 표시되는 표시 영역과 표시 영역의 주변에 배치되며, 화소들을 구동하기 위한 배선들이 배치되는 비표시 영역(또는 베젤 영역)을 포함한다. 최근에는 표시 영역의 면적을 최대한 넓히기 위해, 베젤 리스(bezel-less) 표시 장치가 출시되고 있다. 이에 따라, 기판의 측면에 배선을 형성함으로써, 비표시 영역의 면적을 줄이거나 비표시 영역의 면적을 줄이거나 비표시 영역을 아예 없앨 수 있는 표시 장치에 대한 요구가 증가하고 있다.
본 발명이 해결하고자 하는 과제는 측면 배선의 비저항을 줄일 수 있는 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 면, 상기 제1 면과 대향하는 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면을 포함하는 기판, 상기 기판의 제1 면 상에 배치되며, 광을 발광하는 무기 발광 소자를 각각 포함하는 복수의 서브 화소들, 상기 기판의 제1 면, 상기 제1 모따기면, 상기 제1 측면, 상기 제2 모따기면, 및 상기 제2 면 상에 배치되는 측면 배선, 및 상기 기판의 제2 면 상에 배치되며, 상기 측면 배선에 전기적으로 연결되는 회로 보드를 구비한다. 상기 측면 배선은 금속 입자들을 포함하며, 상기 측면 배선은 상기 기판의 제1 면 상에 배치되는 제1 부분과 상기 기판의 제1 측면 상에 배치되는 제2 부분을 포함한다. 상기 제1 부분의 상기 금속 입자들의 채우기 밀도는 상기 제2 부분의 상기 금속 입자들의 채우기 밀도보다 높다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판의 제1 면에 배치되는 제1 패드들과 상기 기판의 제1 면과 대향하는 제2 면의 제2 패드들을 각각 연결하기 위해, 상기 기판의 제1 면, 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면 상에 복수의 측면 배선들을 형성하는 단계, 상기 기판의 제2 면에 배치되는 상기 복수의 측면 배선들 중에서 제1 측면 배선의 제1 부분에 레이저를 조사하는 단계, 상기 기판의 제1 측면에 배치되는 상기 제1 측면 배선의 제2 부분에 상기 레이저를 조사하는 단계, 및 상기 기판의 제1 면에 배치되는 상기 제1 측면 배선의 제3 부분에 상기 레이저를 조사하는 단계를 포함한다.
상기 과제를 해결하기 위한 일 실시예에 따른 타일형 표시 장치는 제1 표시 장치와 제2 표시 장치, 및 상기 제1 표시 장치와 상기 제2 표시 장치 사이에 배치되며, 상기 제1 표시 장치와 상기 제2 표시 장치를 결합하는 이음부를 구비한다. 상기 제1 표시 장치와 상기 제2 표시 장치 각각은 제1 면, 상기 제1 면과 대향하는 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면을 포함하는 기판, 상기 기판의 제1 면 상에 배치되며, 광을 발광하는 무기 발광 소자를 각각 포함하는 복수의 서브 화소들, 상기 기판의 제1 면, 상기 제1 모따기면, 상기 제1 측면, 상기 제2 모따기면, 및 상기 제2 면 상에 배치되는 측면 배선, 및 상기 기판의 제2 면 상에 배치되며, 상기 측면 배선에 전기적으로 연결되는 회로 보드를 구비한다. 상기 측면 배선은 금속 입자들을 포함하며, 상기 측면 배선은 상기 기판의 제1 면 상에 배치되는 제1 부분과 상기 기판의 제1 측면 상에 배치되는 제2 부분을 포함한다. 상기 제1 부분의 상기 금속 입자들의 채우기 밀도는 상기 제2 부분의 상기 금속 입자들의 채우기 밀도보다 높다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치에 의하면, 기판의 전면에 대응하는 제1 부분에 전달되는 레이저의 에너지가 기판의 측면에 대응하는 제3 부분에 전달되는 레이저의 에너지보다 높을 수 있다. 그러므로, 제1 패드에 연결되는 제1 부분에서는 측면 배선의 금속 입자들을 밀착시켜 비저항을 낮출 뿐만 아니라, 측면 배선과 제1 패드 간의 접촉 저항을 낮출 수 있다.
또한, 기판의 모따기면 상에 배치되는 측면 배선의 제2 부분의 두께가 기판의 전면에 배치되는 제1 부분의 두께와 기판의 측면에 배치되는 제3 부분의 두께보다 얇기 때문에, 기판의 모따기면 상에 배치되는 측면 배선의 제2 부분에는 레이저를 이용한 소결 공정이 진행되지 않는다. 그러므로, 측면 배선의 제2 부분이 레이저의 에너지에 의해 손상되는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1a와 도 1b는 일 실시예에 따른 표시 장치를 보여주는 사시도들이다.
도 2는 도 1a의 화소의 일 예를 보여주는 예시 도면이다.
도 3은 도 1a의 화소의 또 다른 예를 보여주는 예시 도면이다.
도 4는 일 실시예에 따른 표시 장치의 일 측 가장자리를 상세히 보여주는 사시도이다.
도 5는 일 실시예에 따른 표시 장치의 일 측 가장자리를 보여주는 평면도이다.
도 6은 일 실시예에 따른 표시 장치의 일 측 가장자리를 보여주는 배면도이다.
도 7은 측면 배선의 제2 부분의 금속 입자들을 보여주는 현미경 이미지이다.
도 8은 측면 배선의 제3 부분의 금속 입자들을 보여주는 현미경 이미지이다.
도 9는 측면 배선의 제1 부분의 금속 입자들을 보여주는 현미경 이미지이다.
도 10은 도 3의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 11은 도 5와 도 6의 B-B'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 13 내지 도 18, 도 19 및 도 19b는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 예시 도면들이다.
도 20 내지 도 22는 레이저의 에너지에 따른 측면 배선의 금속 입자들의 소결 상태를 보여주는 예시 도면들이다.
도 23은 일 실시예에 따른 타일형 표시 장치를 보여주는 평면도이다.
도 24는 도 23의 A 영역을 상세히 보여주는 확대 레이아웃 도이다.
도 25는 도 24의 C-C'를 따라 절단한 타일형 표시 장치의 일 예를 보여주는 단면도이다.
도 26은 일 실시예에 따른 타일형 표시 장치를 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1a와 도 1b는 일 실시예에 따른 표시 장치를 보여주는 사시도들이다.
도 1a 및 도 1b를 참조하면, 일 실시예에 따른 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
일 실시예에 따른 표시 장치(10)는 표시 패널(100), 회로 보드(200), 및 표시 구동 회로(300)를 포함할 수 있다.
표시 패널(100)은 기판(SUB), 복수의 화소(PX)들, 및 복수의 측면 배선(SIL)들을 포함할 수 있다. 기판(SUB)은 제1 면(FS), 제2 면(BS), 복수의 모따기면들(CS1~CS8), 및 복수의 측면들(SS1~SS4)을 포함할 수 있다.
제1 면(FS)은 기판(SUB)의 전면일 수 있다. 제1 면(FS)은 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 직사각형 형태를 가질 수 있다.
제2 면(BS)은 제2 면(BS)은 제1 면(FS)과 대향하는 면일 수 있다. 제2 면(BS)은 기판(SUB)의 배면일 수 있다. 제2 면(BS)은 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 직사각형 형태를 가질 수 있다. 제2 면(BS)은 제1 면(FS)과 대향하는 면일 수 있다.
복수의 모따기면들(CS1~CS8)은 복수의 측면 배선(SIL)들에 치핑(chipping) 불량이 발생하는 것을 방지하기 위해, 제1 면(FS)과 복수의 측면들(SS1~SS4) 사이와 제2 면(BS)과 복수의 측면들(SS1~SS4) 사이에 배치되는 비스듬하게 깎인 면들을 가리킨다. 복수의 모따기면들(CS1~CS8)로 인하여, 복수의 측면 배선(SIL)들 각각의 절곡 각도가 완만해질 수 있으므로, 복수의 측면 배선(SIL)들에 치핑(chipping) 또는 크랙(crack)이 발생하는 것을 방지할 수 있다.
제1 모따기면(CS1)은 제1 면(FS)의 제1 측, 예를 들어 하측으로부터 연장될 수 있다. 제2 모따기면(CS2)은 제1 면(FS)의 제2 측, 예를 들어 좌측으로부터 연장될 수 있다. 제3 모따기면(CS3)은 제1 면(FS)의 제3 측, 예를 들어 상측으로부터 연장될 수 있다. 제4 모따기면(CS4)은 제1 면(FS)의 제4 측, 예를 들어 우측으로부터 연장될 수 있다. 제1 면(FS)과 제1 모따기면(CS1)이 이루는 내각, 제1 면(FS)과 제2 모따기면(CS2)이 이루는 내각, 제1 면(FS)과 제3 모따기면(CS3)이 이루는 내각, 및 제1 면(FS)과 제4 모따기면(CS4)이 이루는 내각은 90도보다 클 수 있다.
제5 모따기면(CS5)은 제2 면(BS)의 제1 측, 예를 들어 하측으로부터 연장될 수 있다. 제6 모따기면(CS6)은 제2 면(BS)의 제2 측, 예를 들어 좌측으로부터 연장될 수 있다. 제7 모따기면(CS7)은 제2 면(BS)의 제3 측, 예를 들어 상측으로부터 연장될 수 있다. 제8 모따기면(CS8)은 제2 면(BS)의 제4 측, 예를 들어 우측으로부터 연장될 수 있다. 제2 면(BS)과 제5 모따기면(CS5)이 이루는 내각, 제2 면(BS)과 제6 모따기면(CS6)이 이루는 내각, 제2 면(BS)과 제7 모따기면(CS7)이 이루는 내각, 및 제2 면(BS)과 제8 모따기면(CS8)이 이루는 내각은 90도보다 클 수 있다.
제1 측면(SS1)은 제1 모따기면(CS1)으로부터 연장될 수 있다. 제1 모따기면(CS1)은 제1 면(FS)과 제1 측면(SS1) 사이에 배치될 수 있다. 제1 측면(SS1)은 기판(SUB)의 하측면일 수 있다.
제2 측면(SS2)은 제2 모따기면(CS2)으로부터 연장될 수 있다. 제2 모따기면(CS2)은 제1 면(FS)과 제2 측면(SS2) 사이에 배치될 수 있다. 제2 측면(SS2)은 기판(SUB)의 좌측면일 수 있다.
제3 측면(SS3)은 제3 모따기면(CS3)으로부터 연장될 수 있다. 제3 모따기면(CS3)은 제1 면(FS)과 제3 측면(SS3) 사이에 배치될 수 있다. 제3 측면(SS3)은 기판(SUB)의 상측면일 수 있다.
제4 측면(SS4)은 제4 모따기면(CS4)으로부터 연장될 수 있다. 제4 모따기면(CS4)은 제1 면(FS)과 제4 측면(SS4) 사이에 배치될 수 있다. 제4 측면(SS4)은 기판(SUB)의 우측면일 수 있다.
복수의 화소(PX)들은 기판(SUB)의 제1 면(FS) 상에 배치되어, 화상을 표시할 수 있다. 복수의 화소(PX)들은 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열될 수 있다. 복수의 화소(PX)들에 대한 자세한 설명은 도 2 내지 도 4를 결부하여 후술한다.
복수의 측면 배선(SIL)들 각각은 제1 면(FS)에 배치되는 제1 패드(도 6의 PD1), 예를 들어 전면 패드와 제2 면(BS)에 배치되는 제2 패드(도 7의 PD2), 예를 들어 배면 패드를 연결하는 역할을 한다. 제1 패드(도 6의 PD1)들은 기판(SUB)의 화소(PX)들에 연결되는 데이터 배선들에 연결될 수 있다.
복수의 측면 배선(SIL)들은 제1 면(FS), 제2 면(BS), 복수의 모따기면들(CS1~CS8) 중에서 적어도 어느 두 개의 모따기면, 및 복수의 측면들(SS1~SS4) 중에서 적어도 어느 하나의 측면 상에 배치될 수 있다. 예를 들어, 복수의 측면 배선(SIL)들은 제1 면(FS)의 제1 측에 배치되는 제1 패드(도 6의 PD1)들과 제2 면(BS)의 제1 측에 배치되는 제2 패드(도 7의 PD2)들을 연결하기 위해, 제1 면(FS), 제2 면(BS), 제1 모따기면(CS1), 제5 모따기면(CS5), 및 제1 측면(SS1) 상에 배치될 수 있다.
표시 패널(100)이 기판(SUB)의 제1 면(FS)의 제2 측에 배치되는 제1 패드(도 6의 PD1)들과 제2 면(BS)의 제2 측에 배치되는 제2 패드(도 7의 PD2)들을 추가로 포함하는 경우, 복수의 측면 배선(SIL)들은 제1 면(FS), 제2 면(BS), 제2 모따기면(CS2), 제6 모따기면(CS6), 및 제2 측면(SS2) 상에 추가로 배치될 수 있다. 또한, 표시 패널(100)이 기판(SUB)의 제1 면(FS)의 제3 측에 배치되는 제1 패드(도 6의 PD1)들과 제2 면(BS)의 제3 측에 배치되는 제2 패드(도 7의 PD2)들을 추가로 포함하는 경우, 복수의 측면 배선(SIL)들은 제1 면(FS), 제2 면(BS), 제3 모따기면(CS3), 제7 모따기면(CS7), 및 제2 측면(SS2) 상에 추가로 배치될 수 있다. 나아가, 표시 패널(100)이 기판(SUB)의 제1 면(FS)의 제4 측에 배치되는 제1 패드(도 6의 PD1)들과 제2 면(BS)의 제4 측에 배치되는 제2 패드(도 7의 PD2)들을 추가로 포함하는 경우, 복수의 측면 배선(SIL)들은 제1 면(FS), 제2 면(BS), 제4 모따기면(CS4), 제8 모따기면(CS8), 및 제2 측면(SS2) 상에 추가로 배치될 수 있다.
회로 보드(200)들은 기판(SUB)의 제2 면(BS) 상에 배치될 수 있다. 회로 보드(200)들 각각은 이방성 도전 필름(anisotropic conductive film)과 같은 도전성 접착 부재를 이용하여 기판(SUB)의 제2 면(BS) 상에 배치되는 제3 패드(도 7의 PD3)들에 연결될 수 있다. 도 7에서 후술하겠지만, 제3 패드(도 7의 PD3)들은 제2 패드(PD2)들에 각각 전기적으로 연결되므로, 회로 보드(200)는 측면 배선(SIL)들을 통해 제1 패드(PD1)들에 전기적으로 연결될 수 있다. 회로 보드(200)들은 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
표시 구동 회로(300)는 데이터 전압들을 생성하여 회로 보드(200), 제3 패드(도 7의 PD3)들, 제2 패드(도 7의 PD2)들, 및 복수의 측면 배선(SIL)들, 및 제1 패드(도 6의 PD1)들을 통해 데이터 배선들에 공급할 수 있다. 표시 구동 회로(300)는 집적회로(integrated circuit, IC)로 형성되어 회로 보드(200) 상에 부착될 수 있다. 또는, 표시 구동 회로(300)는 COG(chip on glass) 방식으로 기판(SUB)의 제2 면(BS)에 직접 부착될 수 있다.
도 1a 및 도 1b와 같이, 복수의 측면 배선(SIL)들을 이용하여 제1 면(FS)에 배치되는 제1 패드(도 6의 PD1)들과 제2 면(BS)에 배치되는 제2 패드(도 7의 PD2)들을 연결함으로써, 기판(SUB)의 측면을 따라 절곡되는 연성 필름을 삭제할 수 있다. 이로 인해, 베젤 리스(bezel-less) 표시 장치가 구현될 수 있다.
도 2는 도 1a의 화소의 일 예를 보여주는 예시 도면이다. 도 3은 도 1a의 화소의 또 다른 예를 보여주는 예시 도면이다.
도 2와 도 3을 참조하면, 화소(PX)들 각각은 복수의 서브 화소들(SPX1, SPX2, SPX3)을 포함할 수 있다. 도 2와 도 3에서는 화소(PX)들 각각이 3 개의 서브 화소들(SPX1, SPX2, SPX3), 즉 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)를 포함하는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 데이터 배선들 중에서 어느 한 데이터 배선, 및 스캔 배선들 중에서 적어도 하나의 스캔 배선에 연결될 수 있다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 직사각형, 정사각형 또는 마름모의 평면 형태를 가질 수 있다. 예를 들어, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 도 2와 같이 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 또는, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 도 3과 같이 제1 방향(DR1)과 제2 방향(DR2)에서 동일한 길이를 갖는 변들을 포함하는 정사각형 또는 마름모의 평면 형태를 가질 수 있다.
도 2와 같이, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 제1 방향(DR1)으로 배열될 수 있다. 또는, 제2 서브 화소(SPX2)와 제3 서브 화소(SPX3) 중에서 어느 하나와 제1 서브 화소(SPX1)는 제1 방향(DR1)으로 배열되고, 나머지 하나와 제1 서브 화소(SPX1)는 제2 방향(DR2)으로 배열될 수 있다. 예를 들어, 도 3과 같이, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)는 제1 방향(DR1)으로 배열되고, 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3)는 제2 방향(DR2)으로 배열될 수 있다.
또는, 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3) 중에서 어느 하나와 제2 서브 화소(SPX2)는 제1 방향(DR1)으로 배열되고, 나머지 하나와 제2 서브 화소(SPX2)는 제2 방향(DR2)으로 배열될 수 있다. 또는, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2) 중에서 어느 하나와 제3 서브 화소(SPX3)는 제1 방향(DR1)으로 배열되고, 나머지 하나와 제3 서브 화소(SPX3)는 제2 방향(DR2)으로 배열될 수 있다.
제1 서브 화소(SPX1)는 제1 광을 발광하고, 제2 서브 화소(SPX2)는 제2 광을 발광하며, 제3 서브 화소(SPX3)는 제3 광을 발광할 수 있다. 여기서, 제1 광은 적색 파장 대역의 광이고, 제2 광은 녹색 파장 대역의 광이며, 제3 광은 청색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚의 파장 대역이고, 녹색 파장 대역은 대략 480㎚ 내지 560㎚의 파장 대역이며, 청색 파장 대역은 대략 370㎚ 내지 460㎚의 파장 대역일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 광을 발광하는 발광 소자로서 무기 반도체를 갖는 무기 발광 소자를 포함할 수 있다. 예를 들어, 무기 발광 소자는 플립 칩(flip chip) 타입의 마이크로 LED(Light Emitting Diode)일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
도 2 및 도 3과 같이 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적은 실질적으로 동일할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적 중에서 적어도 어느 하나는 또 다른 하나와 상이할 수 있다. 또는, 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적 중에서 어느 두 개는 실질적으로 동일하고, 나머지 하나는 상기 두 개와 상이할 수 있다. 또는, 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적은 서로 상이할 수 있다.
도 4는 일 실시예에 따른 표시 패널의 일 측 가장자리를 상세히 보여주는 사시도이다. 도 5는 일 실시예에 따른 표시 패널의 일 측 가장자리를 보여주는 평면도이다. 도 6은 일 실시예에 따른 표시 패널의 일 측 가장자리를 보여주는 배면도이다.
도 4 내지 도 6을 참조하면, 표시 패널(100)은 제1 패드(PD1)들, 제2 패드(PD2)들, 제3 패드(PD3)들, 및 배면 연결 배선(BCL)들을 포함한다.
제1 패드(PD1)들은 기판(SUB)의 전면에 해당하는 제1 면(FS)에 배치되는 전면 패드들일 수 있다. 제1 패드(PD1)들은 기판(SUB)의 제1 면(FS)의 제1 측의 가장자리에 배치될 수 있다. 제1 패드(PD1)들은 제1 방향(DR1)으로 배열될 수 있다.
제2 패드(PD2)들은 기판(SUB)의 배면에 해당하는 제2 면(BS)에 배치되는 배면 패드들일 수 있다. 제2 패드(PD2)들은 기판(SUB)의 제2 면(BS)의 제1 측의 가장자리에 배치될 수 있다. 제2 패드(PD2)들은 제1 방향(DR1)으로 배열될 수 있다.
제3 패드(PD3)들은 기판(SUB)의 제2 면(BS)에 배치되는 배면 패드들일 수 있다. 제3 패드(PD3)들은 제2 패드(PD2)들에 비해 기판(SUB)의 제2 면(BS)의 중앙에 인접하게 배치될 수 있다. 제3 패드(PD3)들은 제1 방향(DR1)으로 배열될 수 있다. 회로 보드(200)에 보다 많은 제3 패드(PD3)들을 연결하기 위해, 제1 방향(DR1)에서 서로 이웃하는 제3 패드(PD3)들의 간격은 제1 방향(DR1)에서 서로 이웃하는 제2 패드(PD2)들의 간격보다 작을 수 있다.
배면 연결 배선(BCL)은 제2 패드(PD2)와 제3 패드들(PD3)를 연결하는 역할을 한다. 제1 방향(DR1)에서 서로 이웃하는 제2 패드(PD2)들의 간격과 제1 방향(DR1)에서 서로 이웃하는 제3 패드(PD3)들의 간격이 상이하므로, 배면 연결 배선(BCL)은 적어도 한 번 절곡될 수 있다. 배면 연결 배선(BCL)은 제2 패드(PD2) 및 제3 패드(PD3)와 일체로 형성될 수 있다. 제2 패드(PD2), 제3 패드(PD3), 및 배면 연결 배선(BCL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
측면 배선(SIL)은 제1 내지 제5 부분들(FSP, CSP1, SSP, CSP2, BSP)을 포함할 수 있다.
제1 부분(FSP)은 기판(SUB)의 제1 면(FS) 상에 배치되는 전면부에 해당한다. 제1 부분(FSP)은 제1 패드(PD1) 상에 배치되며, 제1 패드(PD1)를 완전히 덮도록 배치될 수 있다. 제1 부분(FSP)은 제1 패드(PD1)에 연결될 수 있다.
제2 부분(CSP1)은 기판(SUB)의 제1 모따기면(CS1) 상에 배치되는 제1 모따기부에 해당한다. 제2 부분(CSP1)은 제1 부분(FSP)와 제3 부분(SSP) 사이에 배치될 수 있다.
제3 부분(SSP)은 기판(SUB)의 제1 측면(SS1) 상에 배치되는 측면부에 해당한다. 제3 부분(SSP)은 제2 부분(CSP1)과 제4 부분(CSP2) 사이에 배치될 수 있다.
제4 부분(CSP2)은 기판(SUB)의 제5 모따기면(CS5) 상에 배치되는 제2 모따기부에 해당한다. 제4 부분(CSP2)은 제3 부분(SSP)과 제5 부분(BSP) 사이에 배치될 수 있다.
제5 부분(BSP)은 기판(SUB)의 제2 측면(BS) 상에 배치되는 배면부에 해당한다. 제5 부분(BSP)은 제2 패드(PD2) 상에 배치되며, 제2 패드(PD2)를 완전히 덮도록 배치될 수 있다. 제5 부분(BSP)은 제2 패드(PD2)에 연결될 수 있다.
측면 배선(SIL)은 은(Ag) 및 구리(Cu)와 같은 금속 입자들을 포함하는 금속 파우더와 아크릴 수지 또는 에폭시 수지와 같은 폴리머(polymer)를 포함할 수 있다. 금속 파우더는 측면 배선(SIL)이 도전성을 가질 수 있도록 하며, 폴리머는 금속 입자들을 연결하는 바인더(binder)로서 역할을 할 수 있다.
구체적으로, 측면 배선(SIL)은 금속 입자들, 모노머, 및 용액(solvent)를 포함하는 금속 페이스트(metal paste)를 실리콘 패드를 이용하여 기판(SUB)에 인쇄(printing)한 후에, 레이저를 이용하여 소결(sintering)함으로써 형성될 수 있다. 측면 배선(SIL)은 소결 공정에서 레이저에 의한 열에 의해 모노머가 폴리머로 반응하면서 금속 입자들이 서로 밀착되며 응집됨으로써 비저항이 낮아질 수 있다. 측면 배선의 형성 방법에 대한 자세한 설명은 도 12를 결부하여 후술한다.
한편, 측면 배선(SIL)의 두께는 제1 내지 제5 부분들(FSP, CSP1, SSP, CSP2, BSP)에 따라 달라질 수 있다. 측면 배선 형성시, 실리콘 패드를 이용하여 금속 페이스트를 기판(SUB)의 제1 면(FS), 제2 면(BS), 제1 모따기면(CS1), 제5 모따기면(CS5), 및 제1 측면(SS1)에 문질러 도포하는데, 제1 모따기면(CS1)과 제5 모따기면(CS5)에서 실리콘 패드에 의해 가해지는 힘이 제1 면(FS), 제2 면(BS), 및 제1 측면(SS1)에서 실리콘 패드의 의해 가해지는 힘보다 클 수 있다. 이로 인해, 도 13과 같이 제1 모따기면(CS1) 상에 배치되는 제2 부분(CSP1)의 두께와 제5 모따기면(CS5) 상에 배치되는 제4 부분(CSP2)의 두께는 제1 부분(FSP)의 두께, 제3 부분(SSP)의 두께, 및 제5 부분(BSP)의 두께보다 얇을 수 있다. 예를 들어, 제2 부분(CSP1)의 두께와 제4 부분(CSP2)의 두께는 대략 1~3㎛인 반면에, 제1 부분(FSP)의 두께, 제3 부분(SSP)의 두께, 및 제5 부분(BSP)의 두께는 대략 3~5㎛일 수 있다.
측면 배선(SIL)의 제2 부분(CSP1)의 두께와 제4 부분(CSP2)의 두께가 제1 부분(FSP)의 두께, 제3 부분(SSP)의 두께, 및 제5 부분(BSP)의 두께보다 얇기 때문에, 소결 공정에서 측면 배선(SIL)의 제2 부분(CSP1)과 제4 부분(CSP2)은 레이저에 의해 손상될 가능성이 높다. 그러므로, 측면 배선(SIL)의 제2 부분(CSP1)과 제4 부분(CSP2)에는 레이저를 이용한 소결 공정이 진행되지 않는 것이 바람직하다.
또한, 측면 배선(SIL)은 제1 부분(FSP)에서 제1 패드(PD1)에 연결되며, 제5 부분(BSP)에서 제2 패드(PD2)에 연결된다. 소결 공정에서 측면 배선(SIL)의 제1 부분(FSP)의 금속 입자들을 제1 패드(PD1)와 밀착하여 응집시킬수록 제1 패드(PD1)와 측면 배선(SIL) 간의 접촉 저항이 낮아질 수 있다. 또한, 소결 공정에서 측면 배선(SIL)의 제5 부분(BSP)의 금속 입자들을 제2 패드(PD2)와 밀착하여 응집시킬수록 제2 패드(PD2)와 측면 배선(SIL) 간의 접촉 저항이 낮아질 수 있다. 그러므로, 소결 공정에서 측면 배선(SIL)의 제1 부분(FSP)와 제5 부분(BSP)에 조사되는 레이저의 에너지는 제3 부분(SSP)에 조사되는 레이저의 에너지보다 높을 수 있다.
정리하면, 소결 공정에서 측면 배선(SIL)의 제1 부분(FSP)과 제5 부분(BSP)에 가장 높은 에너지의 레이저가 조사되고, 제2 부분(CSP1)과 제4 부분(CSP2)에는 레이저가 조사되지 않을 수 있다. 높은 에너지의 레이저가 조사될수록 측면 배선(SIL)의 금속 입자들이 더욱 밀착되어 고결될 수 있다. 그러므로, 도 9에 도시된 측면 배선(SIL)의 제1 부분(FSP)과 제5 부분(BSP)의 금속 채우기 밀도(metal packing density)는 도 8에 도시된 측면 배선(SIL)의 제3 부분(SSP)의 금속 채우기 밀도보다 높을 수 있다. 또한, 도 8에 도시된 측면 배선(SIL)의 제3 부분(SSP)의 금속 채우기 밀도는 도 7에 도시된 측면 배선(SIL)의 제2 부분(CSP1)과 제4 부분(CSP2)의 금속 채우기 밀도보다 높을 수 있다. 금속 채우기 밀도는 미리 정해진 공간에서 금속 입자들이 채워진 비율을 가리킨다.
금속 채우기 밀도가 높을수록 금속 입자들이 응집되는 정도가 높은 것을 가리키므로, 비저항이 낮을 수 있다. 그러므로, 측면 배선(SIL)의 제1 부분(FSP)의 비저항과 제5 부분(BSP)의 비저항은 측면 배선(SIL)의 제3 부분(SSP)의 비저항보다 낮을 수 있다. 또한, 측면 배선(SIL)의 제3 부분(SSP)의 비저항은 측면 배선(SIL)의 제2 부분(CSP1)의 비저항과 제4 부분(CSP2)의 비저항보다 낮을 수 있다.
도 10은 도 3의 A-A'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 11은 도 7의 B-B'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 10과 도 11을 참조하면, 표시 패널(100)은 기판(SUB) 상에 배치되는 박막 트랜지스터층(TFTL)과 발광 소자(LE)들을 포함할 수 있다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(Thin Film Transistor, TFT)들이 형성되는 층일 수 있다.
박막 트랜지스터층(TFTL)은 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 제1 데이터 금속층(DTL1), 제2 데이터 금속층(DTL2), 제3 데이터 금속층(DTL3), 및 제4 데이터 금속층(DTL4)을 포함한다. 또한, 박막 트랜지스터층(TFTL)은 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(160), 제1 절연막(161), 제2 평탄화막(180), 및 제2 절연막(181)을 포함한다.
기판(SUB)은 표시 장치(10)를 지지하기 위한 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 유리 재질의 리지드(rigid) 기판일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 기판(SUB)은 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 이 경우, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있다.
기판(SUB)의 일면 상에는 버퍼막(BF)이 배치될 수 있다. 버퍼막(BF)은 공기 또는 수분의 침투를 방지하기 위한 막일 수 있다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(BF)은 생략될 수 있다.
버퍼막(BF) 상에는 액티브층(ACT)이 배치될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 및 비정질 실리콘과 같은 실리콘 반도체를 포함하거나, 산화물 반도체를 포함할 수 있다.
액티브층(ACT)은 박막 트랜지스터(TFT)의 채널(TCH), 제1 전극(TS), 및 제2 전극(TD)을 포함할 수 있다. 박막 트랜지스터(TFT)의 채널(TCH)은 기판(SUB)의 두께 방향인 제3 방향(DR3)에서 박막 트랜지스터(TFT)의 게이트 전극(TG)과 중첩하는 영역일 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)은 채널(TCH)의 일 측에 배치되고, 제2 전극(TD)은 채널(TCH)의 타 측에 배치될 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)과 제2 전극(TD)은 제3 방향(DR3)에서 게이트 전극(TG)과 중첩하지 않는 영역일 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)과 제2 전극(TD)은 실리콘 반도체 또는 산화물 반도체에 이온이 도핑되어 도전성을 갖는 영역일 수 있다.
액티브층(ACT) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 게이트층(GTL1)이 배치될 수 있다. 제1 게이트층(GTL1)은 박막 트랜지스터(TFT)의 게이트 전극(TG)과 제1 커패시터 전극(CAE1)을 포함할 수 있다. 제1 게이트층(GTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트층(GTL1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 게이트층(GTL2)이 배치될 수 있다. 제2 게이트층(GTL2)은 제2 커패시터 전극(CAE2)을 포함할 수 있다. 제2 게이트층(GTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트층(GTL2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 층간 절연막(142) 상에는 제1 연결 전극(CE1), 제1 서브 패드(SPD1), 및 데이터 배선(DL)을 포함하는 제1 데이터 금속층(DTL1)이 배치될 수 있다. 데이터 배선(DL)은 제1 서브 패드(SPD1)와 일체로 형성될 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 제1 데이터 금속층(DTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CE1)은 제1 층간 절연막(141)과 제2 층간 절연막(142)을 관통하는 제1 콘택홀(CT1)을 통해 박막 트랜지스터(TFT)의 제1 전극(TS) 또는 제2 전극(TD)에 연결될 수 있다.
제1 데이터 금속층(DTL1) 상에는 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 및 제1 데이터 금속층(DTL1)으로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(160)이 배치될 수 있다. 제1 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(160) 상에는 제2 데이터 금속층(DTL2)이 배치될 수 있다. 제2 데이터 금속층(DTL2)은 제2 연결 전극(CE2)과 제2 서브 패드(PD2)를 포함할 수 있다. 제2 연결 전극(CE2)은 제1 절연막(161)과 제1 평탄화막(160)을 관통하는 제2 콘택홀(CT2)을 통해 제1 연결 전극(CE1)에 연결될 수 있다. 제2 데이터 금속층(DTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 데이터 금속층(DTL2) 상에는 제2 평탄화막(180)이 배치될 수 있다. 제2 평탄화막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(180) 상에는 제3 데이터 금속층(DTL3)이 배치될 수 있다. 제3 데이터 금속층(DTL3)은 제3 연결 전극(CE3)과 제3 서브 패드(SPD3)를 포함할 수 있다. 제3 연결 전극(CE3)은 제2 절연막(181)과 제2 평탄화막(180)을 관통하는 제3 콘택홀(CT3)을 통해 제2 연결 전극(CE2)에 연결될 수 있다. 제3 데이터 금속층(DTL3)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제3 데이터 금속층(DTL3) 상에는 제3 평탄화막(190)이 배치될 수 있다. 제3 평탄화막(190)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제3 평탄화막(190) 상에는 제4 데이터 금속층(DTL4)이 배치될 수 있다. 제4 데이터 금속층(DTL4)은 애노드 패드 전극(APD), 캐소드 패드 전극(CPD), 및 제4 서브 패드(SPD)를 포함할 수 있다. 애노드 패드 전극(APD)은 제3 절연막(191)과 제3 평탄화막(190)을 관통하는 제4 콘택홀(CT4)을 통해 제3 연결 전극(CE3)에 연결될 수 있다. 캐소드 패드 전극(CPD)은 저전위 전압인 제1 전원 전압을 공급받을 수 있다. 제4 데이터 금속층(DTL4)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
애노드 패드 전극(APD)과 캐소드 패드 전극(CPD) 각각 상에는 발광 소자(LE)의 제1 컨택 전극(CTE1) 및 제2 컨택 전극(CTE2)과 접착력을 높이기 위한 투명 도전층(TCO)과 제5 서브 패드(SPD5)가 배치될 수 있다. 투명 도전층(TCO)과 제5 서브 패드(SPD5)는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(transparent conductive oxide)로 형성될 수 있다.
애노드 패드 전극(APD), 캐소드 패드 전극(CPD), 및 제1 패드(PD1) 상에는 제1 보호막(PVX1)이 배치될 수 있다. 제1 보호막(PVX1)은 애노드 패드 전극(APD), 캐소드 패드 전극(CPD), 및 제1 패드(PD1)의 가장자리를 덮도록 배치될 수 있다. 제1 보호막(PVX1)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
발광 소자(LE)는 제1 컨택 전극(CTE1)과 제2 컨택 전극(CTE2)이 애노드 패드 전극(APD) 및 캐소드 패드 전극(CPD)과 마주보게 배치되는 플립 칩 타입의 마이크로 LED인 것을 예시하였다. 발광 소자(LE)는 GaN와 같은 무기 물질로 이루어진 무기 발광 소자일 수 있다. 발광 소자(LE)는 제1 방향(DR1)의 길이, 제2 방향(DR2)의 길이, 및 제3 방향(DR3)의 길이가 각각 수 내지 수백 μm일 수 있다. 예를 들어, 발광 소자(LE)는 제1 방향(DR1)의 길이, 제2 방향(DR2)의 길이, 및 제3 방향(DR3)의 길이가 각각 대략 100μm 이하일 수 있다.
발광 소자(LE)들은 실리콘 웨이퍼와 같은 반도체 기판에서 성장되어 형성될 수 있다. 발광 소자(LE)들 각각은 실리콘 웨이퍼에서 바로 기판(SUB)의 애노드 패드 전극(APD)과 캐소드 패드 전극(CPD) 상에 옮겨질 수 있다. 또는, 발광 소자(LE)들 각각은 정전 헤드(Electrostatic Head)를 사용하는 정전기 방식 또는 PDMS나 실리콘 등의 탄성이 있는 고분자 물질을 전사 기판으로 사용하는 스탬프 방식을 통해 기판(SUB)의 애노드 패드 전극(APD)과 캐소드 패드 전극(CPD) 상에 옮겨질 수 있다.
발광 소자(LE)들 각각은 베이스 기판(SSUB), n형 반도체(NSEM), 활성층(MQW), p형 반도체(PSEM), 제1 컨택 전극(CTE1), 제2 컨택 전극(CTE2)을 포함하는 발광 구조물일 수 있다.
베이스 기판(SSUB)은 사파이어 기판일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
n형 반도체(NSEM)은 베이스 기판(SSUB)의 일면 상에 배치될 수 있다. 예를 들어, n형 반도체(NSEM)은 베이스 기판(SSUB)의 하면 상에 배치될 수 있다. n형 반도체(NSEM)은 Si, Ge, Sn 등과 같은 n형 도전형 도펀트가 도핑된 GaN으로 이루어질 수 있다.
활성층(MQW)은 n형 반도체(NSEM)의 일면의 일부 상에 배치될 수 있다. 활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
p형 반도체(PSEM)은 활성층(MQW)의 일면 상에 배치될 수 있다. p형 반도체(PSEM)은 Mg, Zn, Ca, Se, Ba 등과 같은 p형 도전형 도펀트가 도핑된 GaN으로 이루어질 수 있다.
제1 컨택 전극(CTE1)은 p형 반도체(PSEM) 상에 배치되고, 제2 컨택 전극(CTE2)은 n형 반도체(NSEM)의 일면의 다른 일부 상에 배치될 수 있다. 제2 컨택 전극(CTE2)이 배치되는 n형 반도체(NSEM)의 일면의 다른 일부는 활성층(MQW)이 배치되는 n형 반도체(NSEM)의 일면의 일부와 떨어져 배치될 수 있다.
제1 컨택 전극(CTE1)과 애노드 패드 전극(APD)은 이방성 도전 필름(ACF, Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP, Anisotropic Conductive Paste)과 같은 도전성 접착 부재를 통해 서로 접착될 수 있다. 또는, 제1 컨택 전극(CTE1)과 애노드 패드 전극(APD)은 솔더링(soldering) 공정을 통해 서로 접착될 수 있다.
제1 패드(PD1)는 제1 내지 제5 서브 패드들(SPD1, SPD2, SPD3, SPD4, SPD5)을 포함할 수 있다. 제2 서브 패드(SPD2)는 제1 서브 패드(SPD1) 상에 배치되며, 제3 서브 패드(SPD3)는 제2 서브 패드(SPD2) 상에 배치될 수 있다. 제4 서브 패드(SPD4)는 제3 서브 패드(SPD3) 상에 배치되고, 제5 서브 패드(SPD5)는 제4 서브 패드(SPD4) 상에 배치될 수 있다. 제1 서브 패드(SPD1)의 상면은 제2 서브 패드(SPD2)의 하면과 접촉하고, 제2 서브 패드(SPD2)의 상면은 제3 서브 패드(SPD3)의 하면과 접촉할 수 있다. 제3 서브 패드(SPD3)의 상면은 제4 서브 패드(SPD4)의 하면과 접촉하고, 제4 서브 패드(SPD4)의 상면은 제5 서브 패드(SPD5)의 하면과 접촉할 수 있다.
배면 연결 배선(BCL)은 기판(SUB)의 배면 상에 배치될 수 있다. 연결 배선(BCL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
제2 패드(PD2)는 배면 연결 배선(BCL)의 일 단에 배치되고, 제3 패드(PD3)는 배면 연결 배선(BCL)의 타 단에 배치될 수 있다. 제2 패드(PD2)와 제3 패드(PD3)는 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전 산화물(transparent conductive oxide)로 형성될 수 있다.
제4 평탄화막(170)은 연결 배선(CCL)과 기판(SUB)의 배면 상에 배치될 수 있다. 제4 평탄화막(170)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 보호막(PVX2)은 제4 평탄화막(170) 상에 배치될 수 있다. 제2 보호막(PVX2)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
측면 배선(SIL)은 기판(SUB)의 제1 면(FS), 제1 모따기면(CS1), 제1 측면(SS1), 제5 모따기면(CS5), 및 제2 면(BS) 상에 배치될 수 있다. 측면 배선(SIL)은 기판(SUB)의 제1 면(FS)의 가장자리에 배치된 제1 패드(PD1) 상에 배치되어 제1 패드(PD1)에 연결될 수 있다. 측면 배선(SIL)은 기판(SUB)의 제2 면(BS)의 가장자리에 배치된 제2 패드(PD2) 상에 배치되어 제2 패드(PD2)에 연결될 수 있다. 측면 배선(SIL)은 기판(SUB)의 제1 모따기면(CS1), 제1 측면(SS1), 및 제5 모따기면(CS5)과 접촉할 수 있다.
오버코트층(OC)은 기판(SUB)의 제1 면(FS), 제1 모따기면(CS1), 제1 측면(SS1), 제5 모따기면(CS5), 및 제2 면(BS) 상에 배치될 수 있다. 오버코트층(OC)은 측면 배선(SIL)을 덮도록 배치될 수 있다. 오버코트층(OC)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
회로 보드(200)는 기판(SUB)의 배면 상에 배치될 수 있다. 회로 보드(200)는 도전성 접착 부재(CAM)를 이용하여 제5 평탄화막(170)과 제2 보호막(PVX2)에 의해 덮이지 않고 노출된 제3 패드(PD3)에 연결될 수 있다. 회로 보드(200)는 도전성 접착 부재(CAM)를 통해 제3 패드(PD3)에 연결될 수 있다. 도전성 접착 부재(CAM)는 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다. 도 13 내지 도 18, 도 19a, 및 도 19b는 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 예시 도면들이다. 도 20 내지 도 22는 레이저의 에너지에 따른 측면 배선의 금속 입자들의 소결 상태를 보여주는 예시 도면들이다.
이하에서는, 도 12 도 18, 도 19a, 도 19b, 및 도 20 내지 도 22를 결부하여, 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
첫 번째로, 표시 패널(100)의 제1 패드(PD1)들과 제2 패드(PD2)들을 각각 연결하는 복수의 측면 배선(SIL)들을 인쇄(printing)한다. (도 12의 S110)
복수의 측면 배선(SIL)들은 도 20과 같이 금속 입자(MP)들, 모노머(MOM), 및 용액(SOL)를 포함하는 금속 페이스트(metal paste)를 실리콘 패드를 이용하여 기판(SUB)의 제1 면(FS), 제2 면(BS), 복수의 모따기면들(CS1~CS8) 중에서 적어도 어느 두 개의 모따기면, 및 복수의 측면들(SS1~SS4) 중에서 적어도 어느 하나의 측면 상에 문질러 도포한다. 금속 페이스트는 대략 70wt% 내지 80wt%의 금속 입자(CP)들, 대략 10wt%의 모노머(MOM), 대략 10wt% 내지 20wt%의 용액을 포함할 수 있다.
금속 입자들은 은(Ag) 및 구리(Cu)와 같은 금속일 수 있다. 모노머(MOM)는 에폭시기 체인 또는 아크릴기 체인을 가질 수 있다. 용액(SOL)은 에탄올 계열 물질, 에테르 계열 물질, 또는 알코올 계열 물질일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
두 번째로, 도 19a와 같이 표시 패널(100)을 수평 방향(HD) 대비 대략 135도 기울어지게 배치한다. (도 12의 S120)
기판(SUB)의 제1 면(FS)은 수평 방향(HD) 대비 대략 135도 기울어질 수 있다. 이 경우, 표시 패널(100)의 수직 방향(VD)에 배치되는 레이저 장치(LD)에서 복수의 측면 배선(SIL)들 각각의 제5 부분(BSP)과 제3 부분(SSP)이 보일 수 있다. 즉, 레이저 장치(LD)가 복수의 측면 배선(SIL)들 각각의 제5 부분(BSP)과 제3 부분(SSP)에 레이저(LR)를 조사 가능하도록 기판(SUB)이 정렬될 수 있다.
세 번째로, 도 13 및 도 14와 같이 복수의 측면 배선(SIL)들 각각의 제5 부분(BSP)에 레이저를 조사한다. (도 12의 S130)
측면 배선(SIL)의 제5 부분(BSP)이 배치되는 기판(SUB)의 제2 면(BS)과 레이저 장치(LD)에서 조사되는 레이저(LR)가 이루는 각도는 대략 45도일 수 있다. 그리고 나서, 레이저 장치(LD)는 수직 방향(VD)에서 측면 배선(SIL)의 제5 부분(BSP)과 중첩하도록 배치될 수 있다. 레이저 장치(LD)는 측면 배선(SIL)의 제5 부분(BSP)에 레이저(LR)를 조사할 수 있다.
레이저 장치(LD)는 대략 980㎚ 내지 1064㎚ 범위의 적외선 레이저(LR)를 제5 부분(BSP)에 방출할 수 있다. 레이저 장치(LD)는 0.9W 내지 1.1W의 파워와 60kHz 내지 90kHz의 반복률로 레이저(LR)를 제5 부분(BSP)에 조사할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
측면 배선(SIL)의 제5 부분(BSP)의 모노머는 도 21과 같이 레이저(LR)의 열에 의해 모노머가 라디컬 중합 반응에 의해 폴리머로 변화할 수 있다. 이로 인해,
반응하면서 금속 입자들이 서로 더욱 밀착되며 응집될 수 있다. 즉, 측면 배선(SIL)의 제5 부분(BSP)의 모노머(MOM)가 폴리머(POM)로 변화시 길이가 짧아지므로, 제5 부분(BSP)에서 금속 입자(CP)들 간의 거리가 짧아질 수 있다. 이로 인해, 측면 배선(SIL)의 제5 부분(BSP)의 금속 입자(CP)들은 서로 더욱 밀착되어 응집될 수 있다.
다만, 도 22와 같이 측면 배선(SIL)의 제5 부분(BSP)에 조사되는 레이저(LR)의 에너지가 너무 높은 경우, 폴리머(POM)가 분해될 수 있으며, 이로 인해 발생되는 아웃 가스에 의해 버블(BUB)이 발생할 수 있다. 그러므로, 금속 입자들 간의 응집이 약해질 수 있으며, 이로 인해 제5 부분(BSP)의 비저항이 상승할 수 있다.
측면 배선(SIL)의 제5 부분(BSP)은 도 14와 같이 복수의 레이저 조사 영역들(BSP1, BSP2, BSP3, BSP4)을 포함할 수 있다. 제5 부분(BSP)의 복수의 레이저 조사 영역들(BSP1, BSP2, BSP3, BSP4)은 레이저(LR)의 스폿의 크기에 의해 정해질 수 있다. 레이저(LR)의 스폿의 크기는 대략 100㎛일 수 있다. 제5 부분(BSP)에서 수평 방향(HD)으로 서로 이웃하는 레이저 조사 영역들은 서로 중첩할 수 있다.
예를 들어, 제5 부분(BSP)은 제1 내지 제4 레이저 조사 영역들(BSP1, BSP2, BSP3, BSP4)을 포함할 수 있다. 레이저 장치(LD)는 제5 부분(BSP)의 제1 내지 제4 레이저 조사 영역들(BSP1, BSP2, BSP3, BSP4)에 순차적으로 레이저(LR)를 조사할 수 있다. 먼저, 레이저 장치(LD)는 제5 부분(BSP)의 제1 레이저 조사 영역(BSP1)에서 제1 방향(DR1)으로 이동하며 레이저(LR)를 조사하고 나서, 제2 레이저 조사 영역(BSP2)에서 제1 방향(DR1)으로 이동하며 레이저를 조사할 수 있다. 그리고 나서, 레이저 장치(LD)는 제5 부분(BSP)의 제3 레이저 조사 영역(BSP3)에서 제1 방향(DR1)으로 이동하며 레이저를 조사하고 나서, 제4 레이저 조사 영역(BSP4)에서 제1 방향(DR1)으로 이동하며 레이저를 조사할 수 있다. 이때, 제1 방향(DR1)에서 서로 이웃하는 레이저(LR)의 스폿(SP)들은 서로 중첩할 수 있다.
네 번째로, 도 15 및 도 16과 같이 측면 배선(SIL)들 각각의 제3 부분(SSP)에 레이저를 조사한다. (도 12의 S140)
측면 배선(SIL)의 제3 부분(SSP)이 배치되는 기판(SUB)의 제1 측면(SS1)과 레이저 장치(LD)에서 조사되는 레이저(LR)가 이루는 각도는 대략 45도일 수 있다. 레이저 장치(LD)는 수직 방향(VD)에서 측면 배선(SIL)의 제3 부분(SSP)과 중첩하도록 배치될 수 있다. 레이저 장치(LD)는 측면 배선(SIL)의 제3 부분(SSP)에 레이저(LR)를 조사한다.
레이저 장치(LD)는 대략 980㎚ 내지 1064㎚ 범위의 적외선 레이저(LR)를 제3 부분(SSP)에 방출할 수 있다. 레이저 장치(LD)는 0.9W 내지 1.1W의 파워와 60kHz 내지 90kHz의 반복률로 레이저(LR)를 제3 부분(SSP)에 조사할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 측면 배선(SIL)의 제3 부분(SSP)에 조사되는 레이저의 파워, 반복률, 스폿의 크기, 및 스폿 중첩 비율은 측면 배선(SIL)의 제5 부분(BSP)에 조사되는 레이저의 파워, 반복률, 스폿의 크기, 및 스폿 중첩 비율과 실질적으로 동일할 수 있다.
측면 배선(SIL)의 제3 부분(SSP)의 모노머는 레이저(LR)의 열에 의해 모노머가 라디컬 중합 반응에 의해 폴리머로 변화할 수 있다. 이로 인해, 반응하면서 금속 입자들이 서로 더욱 밀착되며 응집될 수 있다. 즉, 측면 배선(SIL)의 제3 부분(SSP)의 모노머가 폴리머로 변화시 길이가 짧아지므로, 제3 부분(SSP)에서 금속 입자들 간의 거리가 짧아질 수 있다. 이로 인해, 측면 배선(SIL)의 제3 부분(SSP)의 금속 입자들은 서로 더욱 밀착되어 응집될 수 있다.
측면 배선(SIL)의 제3 부분(SSP)은 도 16과 같이 복수의 레이저 조사 영역들(SSP1, SSP2, SSP3, SSP4, SSP5, SSP6, SSP7)을 포함할 수 있다. 제3 부분(SSP)의 복수의 레이저 조사 영역들(SSP1, SSP2, SSP3, SSP4, SSP5, SSP6, SSP7)은 레이저(LR)의 스폿(SP)의 크기에 의해 정해질 수 있다. 레이저(LR)의 스폿의 크기는 대략 100㎛일 수 있다.
제3 부분(SSP)에서 제1 방향(DR1)으로 서로 이웃하는 레이저 조사 영역들은 서로 중첩할 수 있다. 제3 부분(SSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율은 제5 부분(BSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율보다 작을 수 있다. 즉, 제5 부분(BSP)의 서로 이웃하는 레이저 조사 영역들에서 레이저(LR)가 중복되어 조사되는 영역의 비율이 제3 부분(SSP)에서보다 커지므로, 제5 부분(BSP)에서 조사되는 레이저(LR)의 에너지가 제3 부분(SSP)에 조사되는 레이저(LR)의 에너지보다 클 수 있다.
예를 들어, 제3 부분(SSP)은 제1 내지 제7 레이저 조사 영역들(SSP1, SSP2, SSP3, SSP4, SSP5, SSP6, SSP7)을 포함할 수 있다. 레이저 장치(LD)는 제3 부분(BSP)의 제1 내지 제7 레이저 조사 영역들(SSP1, SSP2, SSP3, SSP4, SSP5, SSP6, SSP7)에 순차적으로 레이저(LR)를 조사할 수 있다. 먼저, 레이저 장치(LD)는 제3 부분(SSP)의 제1 레이저 조사 영역(SSP1)에서 수평 방향(HD)으로 이동하며 레이저(LR)를 조사하고 나서, 제2 레이저 조사 영역(SSP2)에서 수평 방향(HD)으로 이동하며 레이저를 조사할 수 있다. 그리고 나서, 레이저 장치(LD)는 제3 부분(SSP)의 제3 레이저 조사 영역(SSP3)에서 수평 방향(HD)으로 이동하며 레이저를 조사하고 나서, 제4 레이저 조사 영역(SSP4)에서 수직 방향(VD)으로 이동하며 레이저를 조사할 수 있다. 그리고 나서, 레이저 장치(LD)는 제3 부분(SSP)의 제5 레이저 조사 영역(SSP5)에서 수평 방향(HD)으로 이동하며 레이저를 조사하고 나서, 제6 레이저 조사 영역(SSP6)에서 수평 방향(HD)으로 이동하며 레이저를 조사할 수 있다. 마지막으로, 레이저 장치(LD)는 제3 부분(SSP)의 제7 레이저 조사 영역(SSP7)에서 수평 방향(HD)으로 이동하며 레이저를 조사할 수 있다.
이때, 제3 부분(SSP)에서 수평 방향(HD)으로 서로 이웃하는 레이저(LR)의 스폿(SP)들은 서로 중첩할 수 있다. 제3 부분(SSP)에서 수평 방향(HD)으로 서로 이웃하는 레이저(LR)의 스폿(SP)들의 중첩 비율은 제5 부분(BSP)에서 제1 방향(DR1)으로 서로 이웃하는 레이저(LR)의 스폿(SP)들의 중첩 비율과 실질적으로 동일할 수 있다.
다섯 번째로, 도 19b와 같이 표시 패널(100)을 수평 방향(HD) 대비 대략 45도 기울어지게 배치한다. (도 12의 S150)
기판(SUB)의 제1 면(FS)은 수평 방향(HD) 대비 대략 45도 기울어질 수 있다. 이 경우, 표시 패널(100)의 수직 방향(VD)에 배치되는 레이저 장치(LD)에서 복수의 측면 배선(SIL)들 각각의 제1 부분(FSP)과 제3 부분(SSP)이 보일 수 있다. 즉, 레이저 장치(LD)가 복수의 측면 배선(SIL)들 각각의 제1 부분(FSP)에 레이저(LR)를 조사 가능하도록 기판(SUB)이 정렬될 수 있다.
세 번째로, 도 17 및 도 18과 같이 복수의 측면 배선(SIL)들 각각의 제1 부분(FSP)에 레이저를 조사한다. (도 12의 S120)
측면 배선(SIL)의 제1 부분(FSP)이 배치되는 기판(SUB)의 제1 면(FS)과 레이저 장치(LD)에서 조사되는 레이저(LR)가 이루는 각도는 대략 45도일 수 있다. 그리고 나서, 레이저 장치(LD)는 수직 방향(VD)에서 측면 배선(SIL)의 제1 부분(FSP)과 중첩하도록 배치될 수 있다. 레이저 장치(LD)는 측면 배선(SIL)의 제1 부분(FSP)에 레이저(LR)를 조사할 수 있다.
레이저 장치(LD)는 대략 980㎚ 내지 1064㎚ 범위의 적외선 레이저(LR)를 제1 부분(FSP)에 방출할 수 있다. 레이저 장치(LD)는 0.9W 내지 1.1W의 파워와 60kHz 내지 90kHz의 반복률로 레이저(LR)를 제1 부분(FSP)에 조사할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 측면 배선(SIL)의 제1 부분(FSP)에 조사되는 레이저의 파워, 반복률, 스폿의 크기, 및 스폿 중첩 비율은 측면 배선(SIL)의 제5 부분(BSP)에 조사되는 레이저의 파워, 반복률, 스폿의 크기, 및 스폿 중첩 비율과 실질적으로 동일할 수 있다.
측면 배선(SIL)의 제1 부분(FSP)의 모노머는 레이저(LR)의 열에 의해 모노머가 라디컬 중합 반응에 의해 폴리머로 변화할 수 있다. 이로 인해, 반응하면서 금속 입자들이 서로 더욱 밀착되며 응집될 수 있다. 즉, 측면 배선(SIL)의 제1 부분(FSP)의 모노머가 폴리머로 변화시 길이가 짧아지므로, 제1 부분(FSP)에서 금속 입자들 간의 거리가 짧아질 수 있다. 이로 인해, 측면 배선(SIL)의 제1 부분(FSP)의 금속 입자들은 서로 더욱 밀착되어 응집될 수 있다.
측면 배선(SIL)의 제1 부분(FSP)은 도 18과 같이 복수의 레이저 조사 영역들(FSP1, FSP2, FSP3, FSP4)을 포함할 수 있다. 제1 부분(FSP)의 복수의 레이저 조사 영역들(FSP1, FSP2, FSP3, FSP4)은 레이저(LR)의 스폿의 크기에 의해 정해질 수 있다. 레이저(LR)의 스폿의 크기는 대략 100㎛일 수 있다. 제1 부분(FSP)에서 수평 방향(HD)으로 서로 이웃하는 레이저 조사 영역들은 서로 중첩할 수 있다.
제1 부분(FSP)에서 제1 방향(DR1)으로 서로 이웃하는 레이저 조사 영역들은 서로 중첩할 수 있다. 제1 부분(FSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율은 제3 부분(SSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율보다 클 수 있다. 즉, 제1 부분(FSP)의 서로 이웃하는 레이저 조사 영역들에서 레이저(LR)가 중복되어 조사되는 영역의 비율이 제3 부분(SSP)에서보다 커지므로, 제1 부분(FSP)에서 조사되는 레이저(LR)의 에너지가 제3 부분(SSP)에 조사되는 레이저(LR)의 에너지보다 클 수 있다.
예를 들어, 제1 부분(FSP)은 제1 내지 제4 레이저 조사 영역들(FSP1, FSP2, FSP3, FSP4)을 포함할 수 있다. 레이저 장치(LD)는 제5 부분(BSP)의 제1 내지 제4 레이저 조사 영역들(BSP1, BSP2, BSP3, BSP4)에 순차적으로 레이저(LR)를 조사할 수 있다. 먼저, 레이저 장치(LD)는 제1 부분(FSP)의 제1 레이저 조사 영역(FSP1)에서 제1 방향(DR1)으로 이동하며 레이저(LR)를 조사하고 나서, 제2 레이저 조사 영역(FSP2)에서 제1 방향(DR1)으로 이동하며 레이저를 조사할 수 있다. 그리고 나서, 레이저 장치(LD)는 제1 부분(FSP)의 제3 레이저 조사 영역(FSP3)에서 제1 방향(DR1)으로 이동하며 레이저를 조사하고 나서, 제4 레이저 조사 영역(FSP4)에서 제1 방향(DR1)으로 이동하며 레이저를 조사할 수 있다.
이때, 제1 부분(FSP)에서 제1 방향(DR1)으로 서로 이웃하는 레이저(LR)의 스폿(SP)들은 서로 중첩할 수 있다. 제1 부분(FSP)에서 제1 방향(DR1)으로 서로 이웃하는 레이저(LR)의 스폿(SP)들의 중첩 비율은 제5 부분(BSP)에서 제1 방향(DR1)으로 서로 이웃하는 레이저(LR)의 스폿(SP)들의 중첩 비율과 실질적으로 동일할 수 있다.
이상에서 살펴본 바와 같이, 제1 부분(FSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율과 제5 부분(BSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율은 제3 부분(SSP)에서 서로 이웃하는 레이저 조사 영역들의 중첩 비율보다 높을 수 있다. 이로 인해, 제1 부분(FSP), 제3 부분(SSP), 및 제5 부분(BSP) 각각에 레이저의 파워, 반복률, 스폿의 크기, 및 스폿 중첩 비율이 실질적으로 동일하더라도, 제1 부분(FSP)과 제5 부분(BSP)에 전달되는 레이저의 에너지가 제3 부분(SSP)에 전달되는 레이저의 에너지보다 높을 수 있다. 그러므로, 제1 패드(PD1)에 연결되는 제1 부분(FSP)에서는 측면 배선(SIL)의 금속 입자들을 밀착시켜 비저항을 낮출 뿐만 아니라, 측면 배선(SIL)과 제1 패드(PD1) 간의 접촉 저항을 낮출 수 있다. 또한, 제2 패드(PD2)에 연결되는 제2 부분(BSP)에서는 측면 배선(SIL)의 금속 입자들을 밀착시켜 비저항을 낮출 뿐만 아니라, 측면 배선(SIL)과 제2 패드(PD2) 간의 접촉 저항을 낮출 수 있다.
또한, 측면 배선(SIL)에서 제1 모따기면(CS1) 상에 배치되는 제2 부분(CSP1)의 두께와 제5 모따기면(CS5) 상에 배치되는 제4 부분(CSP2)의 두께는 제1 부분(FSP)의 두께, 제3 부분(SSP)의 두께, 및 제5 부분(BSP)의 두께보다 얇을 수 있다. 그러므로, 측면 배선(SIL)의 제2 부분(CSP1)과 제4 부분(CSP2)은 레이저(LR)를 조사하는 경우, 레이저의 에너지에 의해 손상될 가능성이 높다. 그러므로, 측면 배선(SIL)의 제2 부분(CSP1)과 제4 부분(CSP2)에는 레이저를 이용한 소결 공정이 진행되지 않는다.
한편, 본 명세서의 실시예에서는 측면 배선(SIL)들의 제5 부분(BSP)들에 레이저(LR)를 조사하고 나서, 측면 배선(SIL)들의 제3 부분(SSP)들에 레이저(LR)를 조사하며, 그리고 나서 측면 배선(SIL)들의 제1 부분(FSP)들에 레이저(LR)를 조사하는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 측면 배선(SIL)마다 제5 부분(BSP)과 제3 부분(SSP)에 레이저(LR)를 조사하고 나서, 측면 배선(SIL)의 제1 부분(FSP)마다 레이저를 조사할 수 있다.
도 23은 일 실시예에 따른 타일형 표시 장치를 보여주는 평면도이다.
도 23을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(11, 12, 13, 14), 및 이음부(SM)를 포함할 수 있다. 예를 들어, 타일형 표시 장치(TD)는 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)를 포함할 수 있다.
복수의 표시 장치(11, 12, 13, 14)는 격자 형태로 배열될 수 있다. 복수의 표시 장치(11, 12, 13, 14)는 M(M은 양의 정수) 개의 행과 N(N은 양의 정수) 개의 열에 매트릭스 형태로 배열될 수 있다. 예를 들어, 제1 표시 장치(11)와 제2 표시 장치(12)는 제1 방향(DR1)에서 서로 이웃할 수 있다. 제1 표시 장치(11)와 제3 표시 장치(13)는 제2 방향(DR2)에서 서로 이웃할 수 있다. 제3 표시 장치(13)와 제4 표시 장치(14)는 제1 방향(DR1)에서 서로 이웃할 수 있다. 제2 표시 장치(12)와 제4 표시 장치(14)는 제2 방향(DR2)에서 서로 이웃할 수 있다.
하지만, 타일형 표시 장치(TD)에서 복수의 표시 장치(11, 12, 13, 14)의 개수와 배치는 도 23에 도시된 바에 한정되지 않는다. 타일형 표시 장치(TD)에서 표시 장치(11, 12, 13, 14)의 개수 및 배치는 표시 장치(10)와 타일형 표시 장치(TD) 각각의 크기 및 타일형 표시 장치(TD)의 형상에 따라 결정될 수 있다.
복수의 표시 장치(11, 12, 13, 14)는 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 예를 들어, 복수의 표시 장치(11, 12, 13, 14)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(11, 12, 13, 14) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(11, 12, 13, 14)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 복수의 표시 장치(11, 12, 13, 14) 중 일부 또는 전부는 타일형 표시 장치(TD)의 가장자리에 배치되며, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 복수의 표시 장치(11, 12, 13, 14) 중 적어도 하나의 표시 장치는 타일형 표시 장치(TD)의 적어도 하나의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 복수의 표시 장치(11, 12, 13, 14) 중 적어도 하나의 표시 장치는 다른 표시 장치들에 의해 둘러싸일 수 있다.
복수의 표시 장치(11, 12, 13, 14) 각각은 도 1을 결부하여 설명한 표시 장치(100)와 실질적으로 동일할 수 있다. 그러므로, 복수의 표시 장치(11, 12, 13, 14) 각각에 대한 설명은 생략한다.
이음부(SM)는 결합 부재 또는 접착 부재를 포함할 수 있다. 이 경우, 복수의 표시 장치(11, 12, 13, 14)는 이음부(SM)의 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 이음부(SM)는 제1 표시 장치(11)와 제2 표시 장치(12) 사이, 제1 표시 장치(11)와 제3 표시 장치(13) 사이, 제2 표시 장치(12)와 제4 표시 장치(14) 사이, 및 제3 표시 장치(13)와 제4 표시 장치(14) 사이에 배치될 수 있다.
도 24는 도 23의 E 영역을 상세히 보여주는 확대 레이아웃 도이다.
도 24를 참조하면, 이음부(SM)는 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)가 인접하는 타일형 표시 장치(TD)의 중앙 영역에서 열 십자, 십자가, 또는 덧셈 부호의 평면 형태를 가질 수 있다. 이음부(SM)는 제1 표시 장치(11)와 제2 표시 장치(12) 사이, 제1 표시 장치(11)와 제3 표시 장치(13) 사이, 제2 표시 장치(12)와 제4 표시 장치(14) 사이, 및 제3 표시 장치(13)와 제4 표시 장치(14) 사이에 배치될 수 있다.
제1 표시 장치(11)는 화상을 표시하기 위해 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열되는 제1 화소(PX1)들을 포함할 수 있다. 제2 표시 장치(12)는 화상을 표시하기 위해 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열되는 제2 화소(PX2)들을 포함할 수 있다. 제3 표시 장치(13)는 화상을 표시하기 위해 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열되는 제3 화소(PX3)들을 포함할 수 있다. 제4 표시 장치(14)는 화상을 표시하기 위해 제1 방향(DR1)과 제2 방향(DR2)에서 매트릭스 형태로 배열되는 제4 화소(PX4)들을 포함할 수 있다.
제1 방향(DR1)에서 이웃하는 제1 화소(PX1)들 간의 최소 거리는 제1 수평 이격 거리(GH1)로 정의되고, 제1 방향(DR1)에서 이웃하는 제2 화소(PX2)들 간의 최소 거리는 제2 수평 이격 거리(GH2)로 정의될 수 있다. 제1 수평 이격 거리(GH1)와 제2 수평 이격 거리(GH2)는 실질적으로 동일할 수 있다.
제1 방향(DR1)에서 이웃하는 제1 화소(PX1)와 제2 화소(PX2) 사이에는 이음부(SM)가 배치될 수 있다. 제1 방향(DR1)에서 이웃하는 제1 화소(PX1)와 제2 화소(PX2) 사이의 최소 거리(G12)는 제1 방향(DR1)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GHS1), 제1 방향(DR1)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GHS2), 및 제1 방향(DR1)에서 이음부(SM)의 폭(GSM1)의 합일 수 있다.
제1 방향(DR1)에서 이웃하는 제1 화소(PX1)와 제2 화소(PX2) 사이의 최소 거리(G12), 제1 수평 이격 거리(GH1), 및 제2 수평 이격 거리(GH2)는 실질적으로 동일할 수 있다. 이를 위해, 제1 방향(DR1)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GHS1)가 제1 수평 이격 거리(GH1)보다 작고, 제1 방향(DR1)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GHS2)가 제2 수평 이격 거리(GH2)보다 작을 수 있다. 또한, 제1 방향(DR1)에서 이음부(SM)의 폭(GSM1)이 제1 수평 이격 거리(GH1) 또는 제2 수평 이격 거리(GH2)보다 작을 수 있다.
제1 방향(DR1)에서 이웃하는 제3 화소(PX3)들 간의 최소 거리는 제3 수평 이격 거리(GH3)로 정의되고, 제1 방향(DR1)에서 이웃하는 제4 화소(PX4)들 간의 최소 거리는 제4 수평 이격 거리(GH4)로 정의될 수 있다. 제3 수평 이격 거리(GH3)와 제4 수평 이격 거리(GH4)는 실질적으로 동일할 수 있다.
제1 방향(DR1)에서 이웃하는 제3 화소(PX3)와 제4 화소(PX4) 사이에는 이음부(SM)가 배치될 수 있다. 제1 방향(DR1)에서 이웃하는 제3 화소(PX3)와 제4 화소(PX4) 사이의 최소 거리(G34)는 제1 방향(DR1)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GHS3), 제1 방향(DR1)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GHS4), 및 제1 방향(DR1)에서 이음부(SM)의 폭(GSM1)의 합일 수 있다.
제1 방향(DR1)에서 이웃하는 제3 화소(PX3)와 제4 화소(PX4) 사이의 최소 거리(G34), 제3 수평 이격 거리(GH3), 및 제4 수평 이격 거리(GH4)는 실질적으로 동일할 수 있다. 이를 위해, 제1 방향(DR1)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GHS3)가 제3 수평 이격 거리(GH3)보다 작고, 제1 방향(DR1)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GHS4)가 제4 수평 이격 거리(GH4)보다 작을 수 있다. 또한, 제1 방향(DR1)에서 이음부(SM)의 폭(GSM1)이 제3 수평 이격 거리(GH3) 또는 제4 수평 이격 거리(GH4)보다 작을 수 있다.
제2 방향(DR2)에서 이웃하는 제1 화소(PX1)들 간의 최소 거리는 제1 수직 이격 거리(GV1)로 정의되고, 제2 방향(DR2)에서 이웃하는 제3 화소(PX3)들 간의 최소 거리는 제3 수직 이격 거리(GV3)로 정의될 수 있다. 제1 수직 이격 거리(GV1)와 제3 수직 이격 거리(GV3)는 실질적으로 동일할 수 있다.
제2 방향(DR2)에서 이웃하는 제1 화소(PX1)와 제3 화소(PX3) 사이에는 이음부(SM)가 배치될 수 있다. 제2 방향(DR2)에서 이웃하는 제1 화소(PX1)와 제3 화소(PX3) 사이의 최소 거리(G13)는 제2 방향(DR2)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GVS1), 제2 방향(DR2)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GVS3), 및 제2 방향(DR2)에서 이음부(SM)의 폭(GSM2)의 합일 수 있다.
제2 방향(DR2)에서 이웃하는 제1 화소(PX1)와 제3 화소(PX3) 사이의 최소 거리(G13), 제1 수직 이격 거리(GV1), 및 제3 수직 이격 거리(GV3)는 실질적으로 동일할 수 있다. 이를 위해, 제2 방향(DR2)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GVS1)가 제1 수직 이격 거리(GV1)보다 작고, 제2 방향(DR2)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GVS3)가 제3 수직 이격 거리(GV3)보다 작을 수 있다. 또한, 제2 방향(DR2)에서 이음부(SM)의 폭(GSM2)이 제1 수직 이격 거리(GV1) 또는 제3 수직 이격 거리(GV3)보다 작을 수 있다.
제2 방향(DR2)에서 이웃하는 제2 화소(PX2)들 간의 최소 거리는 제2 수직 이격 거리(GV2)로 정의되고, 제2 방향(DR2)에서 이웃하는 제4 화소(PX4)들 간의 최소 거리는 제4 수직 이격 거리(GV4)로 정의될 수 있다. 제2 수직 이격 거리(GV2)와 제4 수직 이격 거리(GV4)는 실질적으로 동일할 수 있다.
제2 방향(DR2)에서 이웃하는 제2 화소(PX2)와 제4 화소(PX4) 사이에는 이음부(SM)가 배치될 수 있다. 제2 방향(DR2)에서 이웃하는 제2 화소(PX2)와 제4 화소(PX4) 사이의 최소 거리(G24)는 제2 방향(DR2)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GVS2), 제2 방향(DR2)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GVS4), 및 제2 방향(DR2)에서 이음부(SM)의 거리(GSM4)의 합일 수 있다.
제2 방향(DR2)에서 이웃하는 제2 화소(PX2)와 제4 화소(PX4) 사이의 최소 거리(G24), 제2 수직 이격 거리(GV2), 및 제4 수직 이격 거리(GV4)는 실질적으로 동일할 수 있다. 이를 위해, 제2 방향(DR2)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GVS2)가 제2 수직 이격 거리(GV2)보다 작고, 제2 방향(DR2)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GVS4)가 제4 수직 이격 거리(GV4)보다 작을 수 있다. 또한, 제2 방향(DR2)에서 이음부(SM)의 폭(GSM2)이 제2 수직 이격 거리(GV2) 또는 제4 수직 이격 거리(GV4)보다 작을 수 있다.
도 24와 같이, 복수의 표시 장치(11, 12, 13, 14)가 표시하는 영상들 사이에 이음부(SM)가 시인되지 않도록 하기 위해, 서로 이웃하는 표시 장치들의 화소들 간의 최소 거리는 표시 장치들 각각의 화소들 간의 최소 거리와 실질적으로 동일할 수 있다.
도 25는 도 24의 E-E'를 따라 절단한 타일형 표시 장치의 일 예를 보여주는 단면도이다.
도 25를 참조하면, 제1 표시 장치(11)는 제1 표시 모듈(DPM1)과 제1 전방 커버(COV1)를 포함한다. 제2 표시 장치(12)는 제2 표시 모듈(DPM2)과 제2 전방 커버(COV2)를 포함한다.
제1 표시 모듈(DPM1)과 제2 표시 모듈(DPM2) 각각은 기판(SUB), 박막 트랜지스터층(TFTL), 및 발광 소자(EL)들을 포함한다. 박막 트랜지스터층(TFTL)과 발광 소자(EL)는 도 10과 도 11을 결부하여 이미 상세히 설명하였다. 도 25에서는 도 10 및 도 11의 실시예와 중복된 설명은 생략한다.
기판(SUB)은 박막 트랜지스터층(TFTL)이 배치되는 제1 면(41), 제1 면과 마주보는 제2 면(42), 및 제1 면(41)과 제2 면(42) 사이에 배치되는 제1 측면(43)을 포함할 수 있다. 제1 면(41)은 기판(SUB)의 전면 또는 상면이고, 제2 면(42)은 기판(SUB)의 배면 또는 하면일 수 있다.
제1 전방 커버(COV1)는 기판(SUB) 상에 배치될 수 있다. 즉, 제1 전방 커버(COV1)는 제1 방향(DR1)과 제2 방향(DR2)에서 기판(SUB)보다 돌출될 수 있다. 그러므로, 제1 표시 장치(11)의 기판(SUB)과 제2 표시 장치(12)의 기판(SUB) 사이의 거리(GSUB)는 제1 전방 커버(COV1)와 제2 전방 커버(COV2) 사이의 거리(GCOV)보다 클 수 있다.
제1 전방 커버(COV1)와 제2 전방 커버(COV2) 각각은 접착 부재(51), 접착 부재(51) 상에 배치되는 광 투과율 조절층(52), 및 광 투과율 조절층(52) 상에 배치되는 눈부심 방지층(Anti-Glare Layer, 53)을 포함할 수 있다.
제1 전방 커버(COV1)의 접착 부재(51)는 제1 표시 모듈(DPM1)의 발광 소자층(EML)과 제1 전방 커버(COV1)를 부착하는 역할을 한다. 제2 전방 커버(COV2)의 접착 부재(51)는 제2 표시 모듈(DPM2)의 발광 소자층(EML2)과 제2 전방 커버(COV2)를 부착하는 역할을 한다. 접착 부재(51)는 광을 투과시킬 수 있는 투명한 접착 부재일 있다. 예를 들어, 접착 부재(51)는 광학 접착 필름(optically clear adhesive film) 또는 광학 접착 레진(optically clear resin)일 수 있다.
눈부심 방지층(53)은 외부 광이 그대로 반사되어 화상의 시인성 저하를 방지하기 위해 외부 광을 난반사하도록 설계될 수 있다. 이에 따라, 눈부심 방지층(53)으로 인해, 제1 표시 장치(10)와 제2 표시 장치(20)가 표시하는 화상의 명암비가 높아질 수 있다.
광 투과율 조절층(52)은 외부 광 또는 제1 표시 모듈(DPM1)과 제2 표시 모듈(DPM2)에서 반사되는 광의 투과율을 저하되도록 설계될 수 있다. 이로 인해, 제1 표시 모듈(DPM1)의 기판(SUB)과 제2 표시 모듈(DPM2)의 기판(SUB) 사이의 간격(GSUB)이 외부에서 시인되는 것을 방지할 수 있다.
눈부심 방지층(53)은 편광판으로 구현되고, 광 투과율 조절층(52)은 위상 지연층으로 구현될 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
한편, 도 24의 F-F', G-G', 및 H-H'를 따라 절단한 타일형 표시 장치의 일 예는 도 25를 결부하여 설명한 E-E'를 따라 절단한 타일형 표시 장치의 일 예와 실질적으로 동일하므로, 이에 대한 설명은 생략한다.
도 26은 일 실시예에 따른 타일형 표시 장치를 보여주는 블록도이다.
도 26에서는 설명의 편의를 위해 제1 표시 장치(11)와 호스트 시스템(HOST)을 도시하였다.
도 26을 참조하면, 일 실시예에 따른 타일형 표시 장치(TD)는 호스트 시스템(HOST), 방송튜닝부(210), 신호처리부(220), 디스플레이부(230), 스피커(240), 사용자입력부(250), HDD(260), 네트워크 통신부(270), UI생성부(280) 및 제어부(290)를 포함할 수 있다.
호스트 시스템(HOST)은 텔레비젼 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 휴대전화 시스템(mobile phone system), 태블릿 중 어느 하나로 구현될 수 있다.
호스트 시스템(HOST)에 사용자의 명령이 다양한 형식으로 입력될 수 있다. 예를 들어, 호스트 시스템(HOST)은 사용자의 터치 입력에 의한 명령이 입력될 수 있다. 또는, 호스트 시스템(HOST)에는 키보드 입력 또는 리모트 콘트롤러의 버튼 입력에 의한 사용자의 명령이 입력될 수 있다.
호스트 시스템(HOST)은 외부로부터 원본 영상에 해당하는 원본 비디오 데이터(ODATA)를 입력 받을 수 있다. 호스트 시스템(HOST)은 원본 비디오 데이터(ODATA)를 표시 장치들의 개수만큼 분할할 수 있다. 예를 들어, 호스트 시스템(HOST)은 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)에 대응하여, 원본 비디오 데이터(ODATA)를 제1 영상에 대응되는 제1 비디오 데이터(DATA1), 제2 영상에 대응되는 제2 비디오 데이터(DATA2), 제3 영상에 대응되는 제3 비디오 데이터(DATA3), 및 제4 영상에 대응되는 제4 비디오 데이터(DATA4)로 분할할 수 있다. 호스트 시스템(HOST)은 제1 비디오 데이터(DATA1)를 제1 표시 장치(11)에 전송하고, 제2 비디오 데이터(DATA2)를 제2 표시 장치(12)에 전송하고, 제3 비디오 데이터(DATA3)를 제3 표시 장치(13)에 전송하고, 제4 비디오 데이터(DATA4)를 제4 표시 장치(14)에 전송할 수 있다.
제1 표시 장치(11)는 제1 비디오 데이터(DATA1)에 따라 제1 영상을 표시하고, 제2 표시 장치(12)는 제2 비디오 데이터(DATA2)에 따라 제2 영상을 표시하며, 제3 표시 장치(13)는 제3 비디오 데이터(DATA3)에 따라 제3 영상을 표시하고, 제4 표시 장치(14)는 제4 비디오 데이터(DATA4)에 따라 제4 영상을 표시할 수 있다. 이에 따라, 사용자는 제1 내지 제4 표시 장치들(11, 12, 13, 14)에 표시되는 제1 내지 제4 영상들이 조합된 원본 영상을 시청할 수 있다.
제1 표시 장치(11)는 방송 튜닝부(210), 신호처리부(220), 디스플레이부(230), 스피커(240), 사용자 입력부(250), HDD(260), 네트워크 통신부(270), UI 생성부(280) 및 제어부(290)를 포함할 수 있다.
방송 튜닝부(210)는 제어부(290)의 제어에 따라 소정 채널 주파수를 튜닝하여 해당 채널의 방송신호를 안테나로 수신할 수 있다. 방송 튜닝부(210)는 채널 디텍션 모듈 및 RF 디모듈레이션 모듈을 포함할 수 있다.
방송 튜닝부(210)에 의해 복조된 방송 신호는 신호 처리부(220)에 의해 처리되어 디스플레이부(230) 및 스피커(240)로 출력된다. 여기서, 신호처리부(220)는 디멀티플렉서(221), 비디오 디코더(222), 비디오 처리부(223), 오디오 디코더(224) 및 부가 데이터 처리부(225)를 포함할 수 있다.
디멀티플렉서(221)는 복조된 방송신호를 비디오 신호, 오디오 신호, 부가 데이터로 분리한다. 분리된 비디오 신호, 오디오 신호, 부가 데이터는 각각 비디오 디코더(222), 오디오 디코더(224), 부가 데이터 처리부(225)에 의해 복원된다. 이때, 비디오 디코더(222), 오디오 디코더(224), 부가 데이터 처리부(225)는 방송신호 전송시의 인코딩 포맷에 대응하는 디코딩 포맷으로 복원한다.
한편, 디코딩된 비디오 신호는 비디오 처리부(223)에 의해 디스플레이부(230)의 출력규격에 맞는 수직주파수, 해상도, 화면비율 등에 맞도록 변환되고, 디코딩된 오디오 신호는 스피커(240)로 출력된다.
디스플레이부(230)는 영상이 표시되는 표시 패널(100)과 표시 패널(100)의 구동을 제어하는 패널 구동부를 포함한다.
사용자 입력부(250)는 호스트 시스템(HOST)이 전송하는 신호를 수신할 수 있다. 사용자 입력부(250)는 호스트 시스템(HOST)이 전송하는 채널의 선국, UI(User Interface)메뉴의 선택 및 조작에 관한 데이터뿐만 아니라, 타 표시 장치(DV2~DV4)와의 통신에 관한 명령을 사용자가 선택, 입력에 대한 데이터가 입력될 수 있도록 마련될 수 있다.
저장부(260)는 OS 프로그램을 비롯한 다양한 소프트웨어 프로그램, 녹화된 방송 프로그램, 동영상, 사진, 기타 데이터를 저장하는 것으로, 하드 디스크 또는 비휘발성 메모리 등 저장 매체로 이루어질 수 있다.
네트워크 통신부(270)는 호스트 시스템(HOST) 및 타 표시장치(DV2~DV4)와의 근거리 통신을 위한 것으로, 이동 통신, 데이터 통신, 블루투스, RF, 이더넷 등을 구현할 수 있는 안테나 패턴을 포함한 통신 모듈로 구현 가능하다.
네트워크 통신부(270)는 후술되는 안테나 패턴을 통해 이동 통신을 위한 기술표준들 또는 통신방식(예를 들어, GSM(Global System for Mobile communication), CDMA(Code Division Multi Access), CDMA2000(Code Division Multi Access 2000), EV-DO(Enhanced Voice-Data Optimized or Enhanced Voice-Data Only), WCDMA(Wideband CDMA), HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), LTE(Long Term Evolution), LTE-A(Long Term Evolution-Advanced), 5G 등)에 따라 구축된 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신할 수도 있다.
네트워크 통신부(270)는 후술되는 안테나 패턴을 통해 무선 인터넷 기술들에 따른 통신망에서 무선 신호를 송수신할 수도 있다. 무선 인터넷 기술로는, 예를 들어 WLAN(Wireless LAN), Wi-Fi(Wireless-Fidelity), Wi-Fi(Wireless Fidelity) Direct, DLNA(Digital Living Network Alliance), WiBro(Wireless Broadband), WiMAX(World Interoperability for Microwave Access), HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), LTE(Long Term Evolution), LTE-A(Long Term Evolution-Advanced) 등이 있으며, 안테나 패턴은 상기에서 나열되지 않은 인터넷 기술까지 포함한 범위에서 적어도 하나의 무선 인터넷 기술에 따라 데이터를 송수신하게 된다.
UI 생성부(280)는 호스트 시스템(HOST) 및 타 표시장치(DV2~DV4)와의 통신을 위한 UI 메뉴를 생성하는 것으로, 알고리즘 코드 및 OSD IC에 의해 구현 가능하다. 호스트 시스템(HOST) 및 타 표시장치(DV2~DV4)와의 통신을 위한 UI 메뉴는 통신을 원하는 상대 디지털 TV의 지정 및 원하는 기능을 선택하기 위한 메뉴일 수 있다.
제어부(290)는 제1 표시 장치(11)의 전반적인 제어를 담당하고, 호스트 시스템(HOST) 및 제2 내지 제4 표시 장치(12, 13, 14)의 통신 제어를 담당하는 것으로, 제어를 위한 해당 알고리즘 코드가 저장되고, 저장된 알고리즘 코드가 실행되는 MCU(Micro Controller Unit)에 의해 구현 가능하다.
제어부(290)는 사용자 입력부(250)의 입력 및 선택에 따라 해당 제어 명령 및 데이터를 네트워크 통신부(270)를 통해 호스트 시스템(HOST) 및 제2 내지 제4 표시 장치(12, 13, 14)로 전송하도록 제어한다. 물론, 호스트 시스템(HOST) 및 제2 내지 제4 표시 장치(12, 13, 14)로부터 소정의 제어 명령 및 데이터가 입력된 경우, 해당 제어 명령에 따라 동작을 수행하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널

Claims (20)

  1. 제1 면, 상기 제1 면과 대향하는 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면을 포함하는 기판;
    상기 기판의 제1 면 상에 배치되며, 광을 발광하는 무기 발광 소자를 각각 포함하는 복수의 서브 화소들;
    상기 기판의 제1 면, 상기 제1 모따기면, 상기 제1 측면, 상기 제2 모따기면, 및 상기 제2 면 상에 배치되는 측면 배선; 및
    상기 기판의 제2 면 상에 배치되며, 상기 측면 배선에 전기적으로 연결되는 회로 보드를 구비하고,
    상기 측면 배선은 금속 입자들을 포함하며,
    상기 측면 배선은 상기 기판의 제1 면 상에 배치되는 제1 부분과 상기 기판의 제1 측면 상에 배치되는 제2 부분을 포함하고,
    상기 제1 부분의 상기 금속 입자들의 채우기 밀도는 상기 제2 부분의 상기 금속 입자들의 채우기 밀도보다 높은 표시 장치.
  2. 제1 항에 있어서,
    상기 측면 배선은 상기 기판의 제1 모따기면 상에 배치되는 제3 부분을 더 포함하며,
    상기 제1 부분의 금속 입자들의 채우기 밀도는 상기 제3 부분의 금속 입자들의 채우기 밀도보다 높은 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 부분의 상기 금속 입자들의 채우기 밀도는 상기 제3 부분의 상기 금속 입자들의 채우기 밀도보다 높은 표시 장치.
  4. 제1 항에 있어서,
    상기 측면 배선은 상기 기판의 제2 면 상에 배치되는 제4 부분을 더 포함하며,
    상기 제4 부분의 상기 금속 입자들의 채우기 밀도는 상기 제2 부분의 상기 금속 입자들의 채우기 밀도보다 높은 표시 장치.
  5. 제4 항에 있어서,
    상기 측면 배선은 상기 기판의 제2 모따기면 상에 배치되는 제5 부분을 더 포함하며,
    상기 제4 부분의 상기 금속 입자들의 채우기 밀도는 상기 제5 부분의 상기 금속 입자들의 채우기 밀도보다 높은 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 부분의 상기 금속 입자들의 채우기 밀도는 상기 제5 부분의 상기 금속 입자들의 채우기 밀도보다 높은 표시 장치.
  7. 제1 항에 있어서,
    상기 측면 배선은 상기 기판의 제1 모따기면 상에 배치되는 제3 부분을 더 포함하며,
    상기 측면 배선의 상기 제1 부분의 두께는 상기 측면 배선의 상기 제3 부분의 두께보다 두꺼운 표시 장치.
  8. 제7 항에 있어서,
    상기 측면 배선의 상기 제2 부분의 두께는 상기 측면 배선의 상기 제3 부분의 두께보다 두꺼운 표시 장치.
  9. 기판의 제1 면에 배치되는 제1 패드들과 상기 기판의 제1 면과 대향하는 제2 면의 제2 패드들을 각각 연결하기 위해, 상기 기판의 제1 면, 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면 상에 복수의 측면 배선들을 형성하는 단계;
    상기 기판의 제2 면에 배치되는 상기 복수의 측면 배선들 중에서 제1 측면 배선의 제1 부분에 레이저를 조사하는 단계;
    상기 기판의 제1 측면에 배치되는 상기 제1 측면 배선의 제2 부분에 상기 레이저를 조사하는 단계; 및
    상기 기판의 제1 면에 배치되는 상기 제1 측면 배선의 제3 부분에 상기 레이저를 조사하는 단계를 포함하는 표시 장치의 제조 방법.
  10. 제9 항에 있어서,
    상기 기판의 제2 면에 배치되는 상기 복수의 측면 배선들 중에서 제1 측면 배선의 제1 부분에 레이저를 조사하는 단계는,
    상기 제1 부분의 제1 서브 영역의 일 측으로부터 타 측으로 이동하며 상기 레이저를 조사하는 단계; 및
    상기 제1 부분의 제2 서브 영역의 일 측으로부터 타 측으로 이동하며 상기 레이저를 조사하는 단계를 포함하는 표시 장치의 제조 방법.
  11. 제10 항에 있어서,
    상기 제1 부분의 제1 서브 영역은 상기 제1 부분의 제2 서브 영역과 중첩하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 기판의 제1 측면에 배치되는 상기 제1 측면 배선의 제2 부분에 상기 레이저를 조사하는 단계는,
    상기 제2 부분의 제1 서브 영역의 일 측으로부터 타 측으로 이동하며 상기 레이저를 조사하는 단계; 및
    상기 제2 부분의 제2 서브 영역의 일 측으로부터 타 측으로 이동하며 상기 레이저를 조사하는 단계를 포함하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 제2 부분의 제1 서브 영역과 상기 제2 부분의 제2 서브 영역은 중첩하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 제1 부분의 제1 서브 영역과 제2 서브 영역의 중첩 비율은 상기 제2 부분의 제1 서브 영역과 제2 서브 영역의 중첩 비율보다 높은 표시 장치의 제조 방법.
  15. 제12 항에 있어서,
    상기 제1 부분의 상기 제1 서브 영역과 상기 제2 서브 영역에서 상기 레이저의 이동 방향은 제1 방향이고,
    상기 제2 부분의 상기 제1 서브 영역과 상기 제2 서브 영역에서 상기 레이저의 이동 방향은 상기 제1 방향과 교차하는 제2 방향인 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 기판의 제1 면에 배치되는 상기 제1 측면 배선의 제3 부분에 상기 레이저를 조사하는 단계는,
    상기 제3 부분의 제1 서브 영역의 일 측으로부터 타 측으로 이동하며 상기 레이저를 조사하는 단계; 및
    상기 제3 부분의 제2 서브 영역의 일 측으로부터 타 측으로 이동하며 상기 레이저를 조사하는 단계를 포함하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제3 부분의 제1 서브 영역과 상기 제3 부분의 제2 서브 영역은 중첩하는 표시 장치의 제조 방법.
  18. 제16 항에 있어서,
    상기 제1 부분의 상기 제1 서브 영역과 상기 제2 서브 영역에서 상기 레이저의 이동 방향과 상기 제3 부분의 상기 제1 서브 영역과 상기 제2 서브 영역에서 상기 레이저의 이동 방향은 동일한 표시 장치의 제조 방법.
  19. 제9 항에 있어서,
    상기 레이저는 적외선 광을 조사하는 표시 장치의 제조 방법.
  20. 제1 표시 장치와 제2 표시 장치; 및
    상기 제1 표시 장치와 상기 제2 표시 장치 사이에 배치되며, 상기 제1 표시 장치와 상기 제2 표시 장치를 결합하는 이음부를 구비하고,
    상기 제1 표시 장치와 상기 제2 표시 장치 각각은,
    제1 면, 상기 제1 면과 대향하는 제2 면, 상기 제1 면의 일 측으로부터 연장되는 제1 모따기면, 상기 제2 면의 일 측으로부터 연장되는 제2 모따기면, 및 상기 제1 모따기면과 상기 제2 모따기면을 연결하는 제1 측면을 포함하는 기판;
    상기 기판의 제1 면 상에 배치되며, 광을 발광하는 무기 발광 소자를 각각 포함하는 복수의 서브 화소들;
    상기 기판의 제1 면, 상기 제1 모따기면, 상기 제1 측면, 상기 제2 모따기면, 및 상기 제2 면 상에 배치되는 측면 배선; 및
    상기 기판의 제2 면 상에 배치되며, 상기 측면 배선에 전기적으로 연결되는 회로 보드를 구비하고,
    상기 측면 배선은 금속 입자들을 포함하며,
    상기 측면 배선은 상기 기판의 제1 면 상에 배치되는 제1 부분과 상기 기판의 제1 측면 상에 배치되는 제2 부분을 포함하고,
    상기 제1 부분의 상기 금속 입자들의 채우기 밀도는 상기 제2 부분의 상기 금속 입자들의 채우기 밀도보다 높은 타일형 표시 장치.
KR1020220012657A 2022-01-27 2022-01-27 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치 KR20230116153A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220012657A KR20230116153A (ko) 2022-01-27 2022-01-27 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치
US17/970,406 US20230238494A1 (en) 2022-01-27 2022-10-20 Display device, method of fabricating the same, and tiled display device including a plurality of display devices
CN202310071588.9A CN116504143A (zh) 2022-01-27 2023-01-13 显示装置、其制造方法及包括其的拼接显示装置
EP23152379.6A EP4220715A1 (en) 2022-01-27 2023-01-19 Display device, method of fabricating the same, and tiled display device including a plurality of display devices
TW112102720A TW202341115A (zh) 2022-01-27 2023-01-19 顯示裝置、其製造方法、以及包含複數個顯示裝置的拼接顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220012657A KR20230116153A (ko) 2022-01-27 2022-01-27 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20230116153A true KR20230116153A (ko) 2023-08-04

Family

ID=85018834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220012657A KR20230116153A (ko) 2022-01-27 2022-01-27 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치

Country Status (5)

Country Link
US (1) US20230238494A1 (ko)
EP (1) EP4220715A1 (ko)
KR (1) KR20230116153A (ko)
CN (1) CN116504143A (ko)
TW (1) TW202341115A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102582059B1 (ko) * 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US11056630B2 (en) * 2019-02-13 2021-07-06 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
KR102196544B1 (ko) * 2019-02-13 2020-12-30 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
JP2021036562A (ja) * 2019-08-30 2021-03-04 昭和電工マテリアルズ株式会社 物品の製造方法

Also Published As

Publication number Publication date
EP4220715A1 (en) 2023-08-02
TW202341115A (zh) 2023-10-16
CN116504143A (zh) 2023-07-28
US20230238494A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
CN219144213U (zh) 显示装置和拼接显示装置
KR20230116153A (ko) 표시 장치, 표시 장치의 제조 방법, 및 복수의 표시 장치를 포함하는 타일형 표시 장치
CN220553465U (zh) 显示装置和拼接显示装置
CN219106159U (zh) 显示装置和瓦片型显示装置
CN219959037U (zh) 显示设备和拼接显示设备
CN219738959U (zh) 显示装置
KR20230169537A (ko) 표시 장치 및 그 제조 방법과 타일형 표시 장치
US20230238394A1 (en) Display device and tiled display device including the same
KR20230115863A (ko) 표시 장치와 타일형 표시 장치
CN219832686U (zh) 显示设备
CN219267234U (zh) 显示设备和拼接显示设备
US20230260973A1 (en) Display device and method of manufacturing the same
KR20230115845A (ko) 표시 장치와 타일형 표시 장치
KR20230116633A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
US20240153967A1 (en) Display device
CN116504802A (zh) 显示装置和瓦片型显示装置
KR20230116657A (ko) 표시 장치 및 타일형 표시 장치
KR20230115183A (ko) 표시 장치 및 이의 제조 방법
KR20240068852A (ko) 표시 장치
KR20230115180A (ko) 표시 장치 및 이의 제조 방법
CN116504905A (zh) 显示装置和拼接显示装置
KR20240015235A (ko) 가압 장치 및 발광 소자의 본딩 방법
CN116487392A (zh) 显示装置、制造显示装置的方法和拼接显示装置
KR20230112798A (ko) 표시 장치, 타일드 표시 장치, 및 그의 제조 방법
CN116487408A (zh) 显示设备及制造其的制造方法