KR20230169537A - 표시 장치 및 그 제조 방법과 타일형 표시 장치 - Google Patents

표시 장치 및 그 제조 방법과 타일형 표시 장치 Download PDF

Info

Publication number
KR20230169537A
KR20230169537A KR1020220069767A KR20220069767A KR20230169537A KR 20230169537 A KR20230169537 A KR 20230169537A KR 1020220069767 A KR1020220069767 A KR 1020220069767A KR 20220069767 A KR20220069767 A KR 20220069767A KR 20230169537 A KR20230169537 A KR 20230169537A
Authority
KR
South Korea
Prior art keywords
display device
layer
via layer
depression
pattern
Prior art date
Application number
KR1020220069767A
Other languages
English (en)
Inventor
현진호
권오준
성우용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220069767A priority Critical patent/KR20230169537A/ko
Priority to US18/328,875 priority patent/US20230402436A1/en
Priority to CN202310676518.6A priority patent/CN117199213A/zh
Priority to CN202321455013.9U priority patent/CN220382121U/zh
Publication of KR20230169537A publication Critical patent/KR20230169537A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 그 제조 방법과 타일형 표시 장치가 제공된다. 표시 장치는 기판의 제1 면 상에 배치된 발광 소자들, 상기 기판의 제2 면 상에 배치된 연결 전극, 및 상기 연결 전극 상에 배치되며, 적어도 하나의 함몰부를 포함하는 비아층을 포함하며, 상기 비아층의 상기 함몰부 내에 배치된 보호층을 포함한다.

Description

표시 장치 및 그 제조 방법과 타일형 표시 장치 {DISPLAY DEVICE, METHOD OF MANUFACTURING THE DISPLAY DEVICE, AND TILED DISPLAY}
본 발명은 표시 장치 및 그 제조 방법과 타일형 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 보호 필름이 박리되는 것을 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판의 제1 면 상에 배치된 발광 소자들, 상기 기판의 제2 면 상에 배치된 연결 전극, 및 상기 연결 전극 상에 배치되며, 적어도 하나의 함몰부를 포함하는 비아층을 포함하며, 상기 비아층의 상기 함몰부 내에 배치된 보호층을 포함한다.
상기 함몰부는 제1 방향을 따라 연장하는 제1 함몰 패턴을 포함할 수 있다.
상기 함몰부는 상기 제1 함몰 패턴과 이격된 제2 함몰 패턴을 더 포함할 수 있다.
상기 제2 함몰 패턴은 상기 제1 방향을 따라 연장할 수 있다.
상기 함몰부는 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 제2 함몰 패턴을 더 포함할 수 있다.
상기 함몰부는 상기 제1 함몰 패턴 및 상기 제2 함몰 패턴과 교차하는 제3 함몰 패턴을 더 포함할 수 있다.
상기 보호층은 상기 비아층과 접할 수 있다.
상기 비아층의 상기 함몰부는 제1 면, 상기 제1 면과 대향하는 제2 면, 및 상기 제1 면과 상기 제2 면 사이에 위치하는 제3 면을 포함할 수 있다.
상기 보호층은 상기 비아층의 상기 함몰부의 상기 제1 면, 상기 제2 면, 및/또는 상기 제3 면과 접할 수 있다.
상기 표시 장치는 상기 기판의 상기 제1 면 상에 배치된 적어도 하나의 트랜지스터를 더 포함할 수 있다.
상기 표시 장치는 상기 트랜지스터와 상기 발광 소자들을 전기적으로 연결하는 전극들을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판의 제1 면 상에 전면 패턴을 형성하는 단계, 상기 기판의 제2 면 상에 배면 패턴을 형성하는 단계, 상기 배면 패턴 상에 비아층을 형성하는 단계, 상기 비아층을 식각하여 적어도 하나의 함몰부를 형성하는 단계, 및 상기 비아층 상에 보호 필름을 형성하는 단계를 포함하며, 상기 보호 필름은 상기 비아층의 상기 함몰부 내에 제공된다.
상기 표시 장치의 제조 방법은 상기 비아층 상에 보호층을 형성하는 단계를 더 포함할 수 있다.
상기 보호층은 상기 비아층의 함몰부 내에 제공될 수 있다.
상기 보호층은 상기 비아층과 접할 수 있다.
상기 보호 필름은 상기 함몰부 내에 제공된 상기 보호층과 접할 수 있다.
상기 함몰부를 형성하는 단계는 제1 방향을 따라 연장하는 제1 함몰 패턴을 형성하는 단계를 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 제1 함몰 패턴과 교차하는 제2 함몰 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 보호 필름을 형성하는 단계는, 상기 비아층의 상기 함몰부 내에 제공된 보호 필름 물질층을 경화하는 단계를 포함할 수 있다.
상기 보호 필름 물질층은 잉크젯 프린팅에 의해 제공될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 타일형 표시 장치는 서로 인접한 표시 장치들 및 상기 표시 장치들을 연결하는 이음부를 포함하고, 상기 표시 장치들은 각각, 기판의 제1 면 상에 배치된 발광 소자들, 상기 기판의 제2 면 상에 배치된 연결 전극, 및 상기 연결 전극 상에 배치되며, 적어도 하나의 함몰부를 포함하는 비아층을 포함하며, 상기 비아층의 상기 함몰부 내에 배치된 보호층을 포함한다.
상기 발광 소자들은 플립 칩 타입의 마이크로 LED일 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상술한 실시예에 의하면, 보호 필름이 부착되는 기판의 배면에 비아층을 이용하여 함몰부를 형성함으로써 보호 필름이 박리되는 것을 방지할 수 있으므로 공정성을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2 및 도 3은 도 1의 화소를 나타내는 평면도들이다.
도 4는 도 3의 A-A' 선을 기준으로 자른 단면도이다.
도 5는 일 실시예에 따른 복수의 표시 장치를 포함하는 타일형 표시 장치를 나타내는 평면도이다.
도 6은 도 5의 AA 영역의 확대도이다.
도 7은 도 6의 B-B'를 기준으로 자른 단면도이다.
도 8은 도 5의 BB 영역의 확대도이다.
도 9 내지 도 12는 도 8의 F-F' 선을 기준으로 자른 단면도들이다.
도 13 내지 도 20은 일 실시예에 따른 함몰부를 나타내는 평면도들이다.
도 21은 일 실시예에 따른 타일형 표시 장치를 나타내는 블록도이다.
도 22 내지 도 31은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2 및 도 3은 도 1의 화소를 나타내는 평면도들이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 제1 방향(X축 방향)의 장변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 단변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 장변과 제2 방향(Y축 방향)의 단변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(10)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 장치(10)는 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 장치(10)는 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외 표시 장치(10)는 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 장치(10)는 화상을 표시하기 위해 화소들(PX), 제1 방향(X축 방향)으로 연장하는 스캔 라인들, 제2 방향(Y축 방향)으로 연장하는 데이터 라인들을 더 포함할 수 있다. 화소들(PX)은 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열될 수 있다.
화소들(PX) 각각은 도 2 및 도 3과 같이 복수의 서브 화소들(SPX1, SPX2, SPX3)을 포함할 수 있다. 도 2와 도 3에서는 화소들(PX) 각각이 3 개의 서브 화소들(SPX1, SPX2, SPX3), 즉 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)를 포함하는 것을 예시하였으나, 반드시 이에 제한되는 것은 아니다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 각각 데이터 라인들 중 적어도 하나의 데이터 라인, 및 스캔 라인들 중 적어도 하나의 스캔 라인에 연결될 수 있다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 직사각형, 정사각형 또는 마름모의 평면 형태를 가질 수 있다. 예를 들어, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 도 2와 같이 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변을 갖는 직사각형의 평면 형태를 가질 수 있다. 또는, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 도 3과 같이 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 동일한 길이를 갖는 변들을 포함하는 정사각형 또는 마름모의 평면 형태를 가질 수 있다.
도 2와 같이, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 제1 방향(X축 방향)으로 배열될 수 있다. 또는, 제2 서브 화소(SPX2)와 제3 서브 화소(SPX3) 중에서 어느 하나와 제1 서브 화소(SPX1)는 제1 방향(X축 방향)으로 배열되고, 나머지 하나와 제1 서브 화소(SPX1)는 제2 방향(Y축 방향)으로 배열될 수 있다. 예를 들어, 도 3과 같이, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)는 제1 방향(X축 방향)으로 배열되고, 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3)는 제2 방향(Y축 방향)으로 배열될 수 있다.
또는, 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3) 중에서 어느 하나와 제2 서브 화소(SPX2)는 제1 방향(X축 방향)으로 배열되고, 나머지 하나와 제2 서브 화소(SPX2)는 제2 방향(Y축 방향)으로 배열될 수 있다. 또는, 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2) 중에서 어느 하나와 제3 서브 화소(SPX3)는 제1 방향(X축 방향)으로 배열되고, 나머지 하나와 제3 서브 화소(SPX3)는 제2 방향(Y축 방향)으로 배열될 수 있다.
제1 서브 화소(SPX1)는 제1 광을 발광하고, 제2 서브 화소(SPX2)는 제2 광을 발광하며, 제3 서브 화소(SPX3)는 제3 광을 발광할 수 있다. 여기서, 제1 광은 적색 파장 대역의 광이고, 제2 광은 녹색 파장 대역의 광이며, 제3 광은 청색 파장 대역의 광일 수 있다. 적색 파장 대역은 대략 600㎚ 내지 750㎚의 파장 대역이고, 녹색 파장 대역은 대략 480㎚ 내지 560㎚의 파장 대역이며, 청색 파장 대역은 대략 370㎚ 내지 460㎚의 파장 대역일 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 광을 발광하는 발광 소자로서 무기 반도체를 갖는 무기 발광 소자를 포함할 수 있다. 예를 들어, 무기 발광 소자는 플립 칩(flip chip) 타입의 마이크로 LED(Light Emitting Diode)일 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 2 및 도 3과 같이 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적은 실질적으로 동일할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적 중에서 적어도 어느 하나는 또 다른 하나와 상이할 수 있다. 또는, 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적 중에서 두 개는 실질적으로 동일하고, 나머지 하나는 상기 두 개와 상이할 수 있다. 또는, 제1 서브 화소(SPX1)의 면적, 제2 서브 화소(SPX2)의 면적, 및 제3 서브 화소(SPX3)의 면적은 서로 상이할 수 있다.
도 4는 도 3의 A-A' 선을 기준으로 자른 단면도이다.
도 4를 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(Thin Film Transistor, TFT)들이 형성되는 층일 수 있다.
박막 트랜지스터층(TFTL)은 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 제1 데이터 금속층(DTL1), 및 제2 데이터 금속층(DTL2)을 포함한다.
또한, 박막 트랜지스터층(TFTL)은 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(160), 제1 절연막(161), 제2 평탄화막(180), 및 제2 절연막(181)을 포함한다.
기판(SUB)은 표시 장치(10)를 지지하기 위한 베이스 기판 또는 베이스 부재일 수 있다. 기판(SUB)은 유리 재질의 리지드(rigid) 기판일 수 있다. 또는, 기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다. 이 경우, 기판(SUB)은 폴리이미드(PI)와 같은 고분자 수지 등의 절연 물질을 포함할 수 있다.
기판(SUB)의 일면 상에는 버퍼막(BF)이 배치될 수 있다. 버퍼막(BF)은 공기 또는 수분의 침투를 방지하기 위한 막일 수 있다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 및 알루미늄 산화물(AlOx) 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 실시예에 따라 버퍼막(BF)은 생략될 수 있다.
버퍼막(BF) 상에는 액티브층(ACT)이 배치될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 및/또는 비정질 실리콘과 같은 실리콘 반도체를 포함하거나, 산화물 반도체를 포함할 수 있다.
액티브층(ACT)은 박막 트랜지스터(TFT)의 채널(TCH), 제1 전극(TS), 및 제2 전극(TD)을 포함할 수 있다. 박막 트랜지스터(TFT)의 채널(TCH)은 기판(SUB)의 두께 방향인 제3 방향(Z축 방향)에서 박막 트랜지스터(TFT)의 게이트 전극(TG)과 중첩하는 영역일 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)은 채널(TCH)의 일 측에 배치되고, 제2 전극(TD)은 채널(TCH)의 타 측에 배치될 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)과 제2 전극(TD)은 제3 방향(Z축 방향)에서 게이트 전극(TG)과 중첩하지 않는 영역일 수 있다. 박막 트랜지스터(TFT)의 제1 전극(TS)과 제2 전극(TD)은 실리콘 반도체 또는 산화물 반도체에 이온이 도핑되어 도전성을 갖는 영역일 수 있다.
액티브층(ACT) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx)로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 게이트층(GTL1)이 배치될 수 있다. 제1 게이트층(GTL1)은 박막 트랜지스터(TFT)의 게이트 전극(TG)과 제1 커패시터 전극(CAE1)을 포함할 수 있다. 제1 게이트층(GTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트층(GTL1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx)로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 게이트층(GTL2)이 배치될 수 있다. 제2 게이트층(GTL2)은 제2 커패시터 전극(CAE2)을 포함할 수 있다. 제2 게이트층(GTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트층(GTL2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx)로 형성될 수 있다.
제2 층간 절연막(142) 상에는 제1 연결 전극(CE1)을 포함하는 제1 데이터 금속층(DTL1)이 배치될 수 있다. 제1 데이터 금속층(DTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(CE1)은 게이트 절연막(130), 제1 층간 절연막(141), 및/또는 제2 층간 절연막(142)을 관통하는 제1 컨택홀(CT1)을 통해 박막 트랜지스터(TFT)의 제1 전극(TS) 또는 제2 전극(TD)에 연결될 수 있다.
제1 데이터 금속층(DTL1) 상에는 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 및/또는 제1 데이터 금속층(DTL1)으로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(160)이 형성될 수 있다. 제1 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 절연막(161)은 제1 평탄화막(160) 상에 배치될 수 있다. 제1 절연막(161)은 무기막, 예를 들어 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx)로 형성될 수 있다.
제1 절연막(161) 상에는 제2 데이터 금속층(DTL2)이 형성될 수 있다. 제2 데이터 금속층(DTL2)은 제2 연결 전극(CE2)과 제1 전원 라인(VSL)을 포함할 수 있다. 제2 연결 전극(CE2)은 제1 절연막(161)과 제1 평탄화막(160)을 관통하는 제2 컨택홀(CT2)을 통해 제1 연결 전극(CE1)에 연결될 수 있다. 제2 데이터 금속층(DTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 데이터 금속층(DTL2) 상에는 단차를 평탄하게 하기 위한 제2 평탄화막(180)이 형성될 수 있다. 제2 평탄화막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 절연막(181)은 제2 평탄화막(180) 상에 배치될 수 있다. 제2 절연막(181)은 무기막, 예를 들어 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx)로 형성될 수 있다.
제2 절연막(181) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 화소 전극들(PXE), 공통 전극들(CE), 및 발광 소자들(LE)을 포함한다. 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3) 각각은 화소 전극(PXE)과 공통 전극(CE)에 연결되는 발광 소자(LE)를 포함한다. 화소 전극(PXE)은 애노드 전극으로 칭해지고, 공통 전극(CE)은 캐소드 전극으로 칭해질 수 있다.
화소 전극들(PXE)과 공통 전극들(CE)은 제2 절연막(181) 상에 배치될 수 있다. 화소 전극들(PXE) 각각은 제2 절연막(181)과 제2 평탄화막(180)을 관통하는 제3 컨택홀(CT3)을 통해 제2 연결 전극(CE2)에 연결될 수 있다. 화소 전극들(PXE) 각각은 제1 연결 전극(CE1)과 제2 연결 전극(CE2)을 통해 박막 트랜지스터(TFT)의 제1 전극(TS) 또는 제2 전극(TD)에 연결될 수 있다. 이에 따라, 박막 트랜지스터(TFT)에 의해 제어되는 화소 전압 또는 애노드 전압이 화소 전극(PXE)에 인가될 수 있다.
공통 전극들(CE) 각각은 제2 절연막(181)과 제2 평탄화막(180)을 관통하는 제4 컨택홀(CT4)을 통해 제1 전원 라인(VSL)에 연결될 수 있다. 이에 따라, 공통 전극들(CE) 각각에는 제1 전원 라인(VSL)의 제1 전원 전압이 인가될 수 있다.
화소 전극들(PXE)과 공통 전극들(CE)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속 물질을 포함할 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
도 4에서는 발광 소자들(LE) 각각이 제1 컨택 전극(CTE1)과 제2 컨택 전극(CTE2)이 화소 전극(PXE) 및 공통 전극(CE)과 마주보게 배치되는 플립 칩 타입의 마이크로 LED인 것을 예시하였다. 발광 소자(LE)는 GaN와 같은 무기 물질로 형성될 수 있다. 발광 소자(LE)는 제1 방향(X축 방향)의 길이, 제2 방향(Y축 방향)의 길이, 및 제3 방향(Z축 방향)의 길이가 각각 수 내지 수백 μm일 수 있다. 예를 들어, 발광 소자(LE)는 제1 방향(X축 방향)의 길이, 제2 방향(Y축 방향)의 길이, 및 제3 방향(Z축 방향)의 길이가 각각 대략 100μm 이하일 수 있다.
발광 소자들(LE) 각각은 n형 반도체(NSEM), 활성층(MQW), p형 반도체(PSEM), 제1 컨택 전극(CTE1), 제2 컨택 전극(CTE2)을 포함하는 발광 구조물일 수 있다.
n형 반도체(NSEM)의 일부는 활성층(MQW) 상에 배치될 수 있다. n형 반도체(NSEM)의 일부는 제2 컨택 전극(CTE2) 상에 배치될 수 있다. 실시예에 따라, n형 반도체(NSEM)의 일면은 표시면을 향할 수 있다. n형 반도체(NSEM)는 Si, Ge, Sn 등과 같은 n형 도전형 도펀트가 도핑된 GaN으로 이루어질 수 있다.
활성층(MQW)은 n형 반도체(NSEM)의 일면의 일부 상에 배치될 수 있다. 활성층(MQW)은 n형 반도체(NSEM)와 p형 반도체(PSEM) 사이에 개재될 수 있다. 활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 또는, 활성층(MQW)은 밴드갭(band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
p형 반도체(PSEM)는 활성층(MQW)의 일면 상에 배치될 수 있다. p형 반도체(PSEM)는 Mg, Zn, Ca, Se, Ba 등과 같은 p형 도전형 도펀트가 도핑된 GaN으로 이루어질 수 있다.
제1 컨택 전극(CTE1)은 p형 반도체(PSEM) 상에 배치되고, 제2 컨택 전극(CTE2)은 n형 반도체(NSEM)의 일면의 다른 일부 상에 배치될 수 있다. 제2 컨택 전극(CTE2)이 배치되는 n형 반도체(NSEM)의 일면의 다른 일부는 활성층(MQW)이 배치되는 n형 반도체(NSEM)의 일면의 일부와 떨어져 배치될 수 있다.
제1 컨택 전극(CTE1)과 화소 전극(PXE)은 이방성 도전 필름(ACF, Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP, Anisotropic Conductive Paste)과 같은 도전성 접착 부재를 통해 서로 접착될 수 있다. 또는, 제1 컨택 전극(CTE1)과 화소 전극(PXE)은 솔더링(soldering) 공정을 통해 서로 접착될 수 있다.
한편, 제2 절연막(181) 상에는 화소 전극(PXE)의 가장자리와 공통 전극(CE)의 가장자리를 덮는 뱅크(190)가 배치될 수 있다. 뱅크(190)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제3 절연막(191)은 뱅크(190) 상에 배치될 수 있다. 제3 절연막(191)은 화소 전극(PXE)의 가장자리와 공통 전극(CE)의 가장자리를 덮을 수 있다. 제3 절연막(191)은 무기막, 예를 들어 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 또는 알루미늄 산화물(AlOx)로 형성될 수 있다.
도 5는 일 실시예에 따른 복수의 표시 장치를 포함하는 타일형 표시 장치를 나타내는 평면도이다.
도 5를 참조하면, 타일형 표시 장치(TLD)는 복수의 표시 장치들(11, 12, 13, 14), 및 이음부(SM)를 포함할 수 있다. 예를 들어, 타일형 표시 장치(TLD)는 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)를 포함할 수 있다.
복수의 표시 장치들(11, 12, 13, 14)은 격자 형태로 배열될 수 있다. 복수의 표시 장치들(11, 12, 13, 14)은 M(M은 양의 정수) 개의 행과 N(N은 양의 정수) 개의 열에 매트릭스 형태로 배열될 수 있다. 예를 들어, 제1 표시 장치(11)와 제2 표시 장치(12)는 제1 방향(X축 방향)에서 서로 이웃할 수 있다. 제1 표시 장치(11)와 제3 표시 장치(13)는 제2 방향(Y축 방향)에서 서로 이웃할 수 있다. 제3 표시 장치(13)와 제4 표시 장치(14)는 제1 방향(X축 방향)에서 서로 이웃할 수 있다. 제2 표시 장치(12)와 제4 표시 장치(14)는 제2 방향(Y축 방향)에서 서로 이웃할 수 있다.
하지만, 타일형 표시 장치(TLD)에서 복수의 표시 장치들(11, 12, 13, 14)의 개수와 배치가 도 5에 도시된 바에 제한되는 것은 아니다. 타일형 표시 장치(TLD)에서 표시 장치들(11, 12, 13, 14)의 개수 및 배치는 표시 장치(10)와 타일형 표시 장치(TLD) 각각의 크기 및 타일형 표시 장치(TLD)의 형상에 따라 결정될 수 있다.
복수의 표시 장치들(11, 12, 13, 14) 각각은 서로 동일한 크기를 가질 수 있으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 실시예에 따라 복수의 표시 장치들(11, 12, 13, 14) 각각은 서로 다른 크기를 가질 수도 있다.
복수의 표시 장치들(11, 12, 13, 14) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치들(11, 12, 13, 14)은 장변 또는 단변이 서로 연결되며 배치될 수 있다. 복수의 표시 장치들(11, 12, 13, 14) 중 일부 또는 전부는 타일형 표시 장치(TLD)의 가장자리에 배치되며, 타일형 표시 장치(TLD)의 일변을 이룰 수 있다. 복수의 표시 장치들(11, 12, 13, 14) 중 적어도 하나의 표시 장치는 타일형 표시 장치(TLD)의 적어도 하나의 모서리에 배치될 수 있고, 타일형 표시 장치(TLD)의 인접한 두 개의 변을 형성할 수 있다. 복수의 표시 장치들(11, 12, 13, 14) 중 적어도 하나의 표시 장치는 다른 표시 장치들에 의해 둘러싸일 수 있다.
복수의 표시 장치들(11, 12, 13, 14) 각각은 도 1 내지 도 4를 결부하여 설명한 표시 장치(10)와 실질적으로 동일할 수 있다. 그러므로, 복수의 표시 장치들(11, 12, 13, 14) 각각에 대한 설명은 생략한다.
이음부(SM)는 결합 부재 또는 접착 부재를 포함할 수 있다. 이 경우, 복수의 표시 장치들(11, 12, 13, 14)은 이음부(SM)의 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 이음부(SM)는 제1 표시 장치(11)와 제2 표시 장치(12) 사이, 제1 표시 장치(11)와 제3 표시 장치(13) 사이, 제2 표시 장치(12)와 제4 표시 장치(14) 사이, 및 제3 표시 장치(13)와 제4 표시 장치(14) 사이에 배치될 수 있다.
도 6은 도 5의 AA 영역의 확대도이다.
도 6을 참조하면, 이음부(SM)는 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)가 인접하는 타일형 표시 장치(TLD)의 중앙 영역에서 열 십자, 십자가, 또는 덧셈 부호의 평면 형태를 가질 수 있다. 이음부(SM)는 제1 표시 장치(11)와 제2 표시 장치(12) 사이, 제1 표시 장치(11)와 제3 표시 장치(13) 사이, 제2 표시 장치(12)와 제4 표시 장치(14) 사이, 및 제3 표시 장치(13)와 제4 표시 장치(14) 사이에 배치될 수 있다.
제1 표시 장치(11)는 화상을 표시하기 위해 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열되는 제1 화소들(PX1)을 포함할 수 있다. 제2 표시 장치(12)는 화상을 표시하기 위해 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열되는 제2 화소들(PX2)을 포함할 수 있다. 제3 표시 장치(13)는 화상을 표시하기 위해 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열되는 제3 화소들(PX3)을 포함할 수 있다. 제4 표시 장치(14)는 화상을 표시하기 위해 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 매트릭스 형태로 배열되는 제4 화소들(PX4)을 포함할 수 있다.
제1 방향(X축 방향)에서 이웃하는 제1 화소들(PX1) 간의 최소 거리는 제1 수평 이격 거리(GH1)로 정의되고, 제1 방향(X축 방향)에서 이웃하는 제2 화소들(PX2) 간의 최소 거리는 제2 수평 이격 거리(GH2)로 정의될 수 있다. 제1 수평 이격 거리(GH1)와 제2 수평 이격 거리(GH2)는 실질적으로 동일할 수 있다.
제1 방향(X축 방향)에서 이웃하는 제1 화소(PX1)와 제2 화소(PX2) 사이에는 이음부(SM)가 배치될 수 있다. 제1 방향(X축 방향)에서 이웃하는 제1 화소(PX1)와 제2 화소(PX2) 사이의 최소 거리(G12)는 제1 방향(X축 방향)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GHS1), 제1 방향(X축 방향)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GHS2), 및 제1 방향(X축 방향)에서 이음부(SM)의 폭(GSM1)의 합일 수 있다.
제1 방향(X축 방향)에서 이웃하는 제1 화소(PX1)와 제2 화소(PX2) 사이의 최소 거리(G12), 제1 수평 이격 거리(GH1), 및 제2 수평 이격 거리(GH2)는 실질적으로 동일할 수 있다. 이를 위해, 제1 방향(X축 방향)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GHS1)가 제1 수평 이격 거리(GH1)보다 작고, 제1 방향(X축 방향)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GHS2)가 제2 수평 이격 거리(GH2)보다 작을 수 있다. 또한, 제1 방향(X축 방향)에서 이음부(SM)의 폭(GSM1)이 제1 수평 이격 거리(GH1) 또는 제2 수평 이격 거리(GH2)보다 작을 수 있다.
제1 방향(X축 방향)에서 이웃하는 제3 화소들(PX3) 간의 최소 거리는 제3 수평 이격 거리(GH3)로 정의되고, 제1 방향(X축 방향)에서 이웃하는 제4 화소들(PX4) 간의 최소 거리는 제4 수평 이격 거리(GH4)로 정의될 수 있다. 제3 수평 이격 거리(GH3)와 제4 수평 이격 거리(GH4)는 실질적으로 동일할 수 있다.
제1 방향(X축 방향)에서 이웃하는 제3 화소(PX3)와 제4 화소(PX4) 사이에는 이음부(SM)가 배치될 수 있다. 제1 방향(X축 방향)에서 이웃하는 제3 화소(PX3)와 제4 화소(PX4) 사이의 최소 거리(G34)는 제1 방향(X축 방향)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GHS3), 제1 방향(X축 방향)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GHS4), 및 제1 방향(X축 방향)에서 이음부(SM)의 폭(GSM1)의 합일 수 있다.
제1 방향(X축 방향)에서 이웃하는 제3 화소(PX3)와 제4 화소(PX4) 사이의 최소 거리(G34), 제3 수평 이격 거리(GH3), 및 제4 수평 이격 거리(GH4)는 실질적으로 동일할 수 있다. 이를 위해, 제1 방향(X축 방향)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GHS3)가 제3 수평 이격 거리(GH3)보다 작고, 제1 방향(X축 방향)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GHS4)가 제4 수평 이격 거리(GH4)보다 작을 수 있다. 또한, 제1 방향(X축 방향)에서 이음부(SM)의 폭(GSM1)이 제3 수평 이격 거리(GH3) 또는 제4 수평 이격 거리(GH4)보다 작을 수 있다.
제2 방향(Y축 방향)에서 이웃하는 제1 화소들(PX1) 간의 최소 거리는 제1 수직 이격 거리(GV1)로 정의되고, 제2 방향(Y축 방향)에서 이웃하는 제3 화소들(PX3) 간의 최소 거리는 제3 수직 이격 거리(GV3)로 정의될 수 있다. 제1 수직 이격 거리(GV1)와 제3 수직 이격 거리(GV3)는 실질적으로 동일할 수 있다.
제2 방향(Y축 방향)에서 이웃하는 제1 화소(PX1)와 제3 화소(PX3) 사이에는 이음부(SM)가 배치될 수 있다. 제2 방향(Y축 방향)에서 이웃하는 제1 화소(PX1)와 제3 화소(PX3) 사이의 최소 거리(G13)는 제2 방향(Y축 방향)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GVS1), 제2 방향(Y축 방향)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GVS3), 및 제2 방향(Y축 방향)에서 이음부(SM)의 폭(GSM2)의 합일 수 있다.
제2 방향(Y축 방향)에서 이웃하는 제1 화소(PX1)와 제3 화소(PX3) 사이의 최소 거리(G13), 제1 수직 이격 거리(GV1), 및 제3 수직 이격 거리(GV3)는 실질적으로 동일할 수 있다. 이를 위해, 제2 방향(Y축 방향)에서 제1 화소(PX1)와 이음부(SM) 사이의 최소 거리(GVS1)가 제1 수직 이격 거리(GV1)보다 작고, 제2 방향(Y축 방향)에서 제3 화소(PX3)와 이음부(SM) 사이의 최소 거리(GVS3)가 제3 수직 이격 거리(GV3)보다 작을 수 있다. 또한, 제2 방향(Y축 방향)에서 이음부(SM)의 폭(GSM2)이 제1 수직 이격 거리(GV1) 또는 제3 수직 이격 거리(GV3)보다 작을 수 있다.
제2 방향(Y축 방향)에서 이웃하는 제2 화소들(PX2) 간의 최소 거리는 제2 수직 이격 거리(GV2)로 정의되고, 제2 방향(Y축 방향)에서 이웃하는 제4 화소들(PX4) 간의 최소 거리는 제4 수직 이격 거리(GV4)로 정의될 수 있다. 제2 수직 이격 거리(GV2)와 제4 수직 이격 거리(GV4)는 실질적으로 동일할 수 있다.
제2 방향(Y축 방향)에서 이웃하는 제2 화소(PX2)와 제4 화소(PX4) 사이에는 이음부(SM)가 배치될 수 있다. 제2 방향(Y축 방향)에서 이웃하는 제2 화소(PX2)와 제4 화소(PX4) 사이의 최소 거리(G24)는 제2 방향(Y축 방향)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GVS2), 제2 방향(Y축 방향)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GVS4), 및 제2 방향(Y축 방향)에서 이음부(SM)의 폭(GSM2)의 합일 수 있다.
제2 방향(Y축 방향)에서 이웃하는 제2 화소(PX2)와 제4 화소(PX4) 사이의 최소 거리(G24), 제2 수직 이격 거리(GV2), 및 제4 수직 이격 거리(GV4)는 실질적으로 동일할 수 있다. 이를 위해, 제2 방향(Y축 방향)에서 제2 화소(PX2)와 이음부(SM) 사이의 최소 거리(GVS2)가 제2 수직 이격 거리(GV2)보다 작고, 제2 방향(Y축 방향)에서 제4 화소(PX4)와 이음부(SM) 사이의 최소 거리(GVS4)가 제4 수직 이격 거리(GV4)보다 작을 수 있다. 또한, 제2 방향(Y축 방향)에서 이음부(SM)의 폭(GSM2)이 제2 수직 이격 거리(GV2) 또는 제4 수직 이격 거리(GV4)보다 작을 수 있다.
도 6과 같이, 복수의 표시 장치들(11, 12, 13, 14)가 표시하는 영상들 사이에 이음부(SM)가 시인되지 않도록 하기 위해, 서로 이웃하는 표시 장치들의 화소들 간의 최소 거리는 표시 장치들 각각의 화소들 간의 최소 거리와 실질적으로 동일할 수 있다.
도 7은 도 6의 B-B'를 기준으로 자른 단면도이다.
도 7을 참조하면, 제1 표시 장치(11)는 제1 표시 모듈(DPM1)과 제1 전방 커버(COV1)를 포함한다. 제2 표시 장치(12)는 제2 표시 모듈(DPM2)과 제2 전방 커버(COV2)를 포함한다.
제1 표시 모듈(DPM1)과 제2 표시 모듈(DPM2) 각각은 기판(SUB), 박막 트랜지스터층(TFTL), 및 발광 소자층(EML)을 포함한다. 박막 트랜지스터층(TFTL)과 발광 소자층(EML)은 도 4를 참조하여 상세히 설명한 바 있으므로, 중복되는 내용은 생략한다.
기판(SUB)은 박막 트랜지스터층(TFTL)이 배치되는 제1 면(41), 제1 면과 마주보는 제2 면(42), 및 제1 면(41)과 제2 면(42) 사이에 배치되는 제1 측면(43)을 포함할 수 있다. 제1 면(41)은 기판(SUB)의 전면 또는 상면이고, 제2 면(42)은 기판(SUB)의 배면 또는 하면일 수 있다.
또한, 기판(SUB)은 제1 면(41)과 제1 측면(43) 사이와 제2 면(42)과 제1 측면(43) 사이에 배치되는 챔퍼(chamfer)면(44_1, 44_2)을 더 포함할 수 있다. 챔퍼면(44_1, 44_2) 상에는 박막 트랜지스터층(TFTL)과 발광 소자층(EML)이 배치되지 않을 수 있다. 챔퍼면(44_1, 44_2)으로 인해, 제1 표시 장치(11)의 기판(SUB)과 제2 표시 장치(12)의 기판(SUB)이 충돌하여 파손되는 것이 방지될 수 있다.
챔퍼면(44_1, 44_2)은 제1 면(41)과 제1 측면(43)을 제외한 다른 측면들 각각의 사이와 제2 면(42)과 제1 측면(43)을 제외한 다른 측면들 각각의 사이에도 배치될 수 있다. 예를 들어, 제1 표시 장치(11)와 제2 표시 장치(12)가 도 5와 같이 직사각형의 평면 형태를 갖는 경우, 기판(SUB)은 제1 면(41)과 제2 측면, 제3 측면, 및 제4 측면 각각 사이와 제2 면(42)과 제2 측면, 제3 측면, 및 제4 측면 각각 사이에 배치될 수 있다.
제1 전방 커버(COV1)는 기판(SUB)의 챔퍼면(44_1, 44_2) 상에 배치될 수 있다. 즉, 제1 전방 커버(COV1)는 제1 방향(X축 방향)과 제2 방향(Y축 방향)에서 기판(SUB)보다 돌출될 수 있다. 그러므로, 제1 표시 장치(11)의 기판(SUB)과 제2 표시 장치(12)의 기판(SUB) 사이의 거리(GSUB)는 제1 전방 커버(COV1)와 제2 전방 커버(COV2) 사이의 거리(GCOV)보다 클 수 있다.
제1 전방 커버(COV1)와 제2 전방 커버(COV2) 각각은 접착 부재(51), 접착 부재(51) 상에 배치되는 광 투과율 조절층(52), 및 광 투과율 조절층(52) 상에 배치되는 눈부심 방지층(Anti-Glare Layer, 53)을 포함할 수 있다.
제1 전방 커버(COV1)의 접착 부재(51)는 제1 표시 모듈(DPM1)의 발광 소자층(EML)과 제1 전방 커버(COV1)를 부착하는 역할을 할 수 있다. 제2 전방 커버(COV2)의 접착 부재(51)는 제2 표시 모듈(DPM2)의 발광 소자층(EML)과 제2 전방 커버(COV2)를 부착하는 역할을 할 수 있다. 접착 부재(51)는 광을 투과시킬 수 있는 투명한 접착 부재일 수 있다. 예를 들어, 접착 부재(51)는 광학 접착 필름(optically clear adhesive film) 또는 광학 접착 레진(optically clear resin)일 수 있다.
눈부심 방지층(53)은 외부 광이 그대로 반사되어 화상의 시인성 저하를 방지하기 위해 외부 광을 난반사하도록 설계될 수 있다. 따라서, 제1 표시 장치(11)와 제2 표시 장치(12)가 표시하는 화상의 명암비가 높아질 수 있다.
광 투과율 조절층(52)은 외부 광 또는 제1 표시 모듈(DPM1)과 제2 표시 모듈(DPM2)에서 반사되는 광의 투과율을 저하되도록 설계될 수 있다. 이로 인해, 제1 표시 모듈(DPM1)의 기판(SUB)과 제2 표시 모듈(DPM2)의 기판(SUB) 사이의 거리(GSUB)가 외부에서 시인되는 것을 방지할 수 있다.
눈부심 방지층(53)은 편광판으로 구현되고, 광 투과율 조절층(52)은 위상 지연층으로 구현될 수 있으나, 반드시 이에 제한되는 것은 아니다.
한편, 도 6의 C-C', D-D', 및 E-E' 선을 기준으로 자른 타일형 표시 장치의 단면 구조는 도 7에 도시된 B-B' 선을 기준으로 자른 타일형 표시 장치의 단면 구조와 실질적으로 동일하므로, 이에 대한 설명은 생략한다.
도 8은 도 5의 BB 영역의 확대도이다.
도 8에는 설명의 편의를 위해, 제3 표시 장치(13)의 하측에 배치된 패드들(PAD)과 제3 화소들(PX3)이 나타나 있다. 제1 표시 장치(11), 제2 표시 장치(12), 및 제4 표시 장치(14)는 제3 표시 장치(13)와 실질적으로 동일한 구성을 가지는 바, 중복되는 설명은 생략한다.
도 8을 참조하면, 제3 표시 장치(13)의 하측 가장자리에는 패드들(PAD)이 배치될 수 있다. 제3 표시 장치(13)의 데이터 라인(도 9의 DL)들이 제2 방향(Y축 방향)으로 연장하는 경우, 패드들(PAD)은 제3 표시 장치(13)의 상측 가장자리와 하측 가장자리에 배치될 수 있다. 또는, 제3 표시 장치(13)의 데이터 라인(도 9의 DL)들이 제1 방향(X축 방향)으로 연장하는 경우, 패드들(PAD)은 제3 표시 장치(13)의 좌측 가장자리와 우측 가장자리에 배치될 수 있다.
패드들(PAD) 각각은 기판(SUB)의 제1 면(41) 상에서 데이터 라인(DL)에 연결될 수 있다. 또한, 패드들(PAD) 각각은 측면 라인(SSL)에 연결될 수 있다. 측면 라인(SSL)은 기판(SUB)의 제1 면(41)에서 제2 면(42)으로 연장될 수 있다. 측면 라인(SSL)은 기판(SUB)의 제2 면(42) 상에서 연결 전극(도 9의 CCL)에 연결될 수 있다.
도 9 내지 도 12는 도 8의 F-F' 선을 기준으로 자른 단면도들이다. 도 13 내지 도 20은 일 실시예에 따른 함몰부를 나타내는 평면도들이다.
도 9 내지 도 12에서는 도 4에 도시된 단면도와 동일한 구성 요소에 동일한 도면 부호를 부여하였으며, 도 4와 중복된 설명은 생략한다.
도 9 내지 도 12를 참조하면, 패드(PAD)는 제1 절연막(161) 상에 배치될 수 있다. 패드(PAD)의 일부는 제2 절연막(181) 및 제3 절연막(191)에 의해 덮이지 않고 노출될 수 있다. 패드(PAD)는 화소 전극들(PXE) 및 공통 전극들(CE)과 동일한 물질을 포함할 수 있다. 예를 들어, 패드(PAD)는 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속 물질을 포함할 수 있다.
제1 데이터 금속층(도 4의 DTL1)은 데이터 라인(DL)을 포함할 수 있다. 데이터 라인(DL)은 제2 층간 절연막(142) 상에 배치될 수 있다. 즉, 데이터 라인(DL)은 제1 연결 전극(CE1)과 동일한 층에 배치되고, 동일한 물질을 포함할 수 있다.
패드(PAD)는 제1 평탄화막(160), 제1 절연막(161), 제2 평탄화막(180), 및/또는 제2 절연막(181)을 관통하는 제5 컨택홀(CT5)을 통해 데이터 라인(DL)에 연결될 수 있다.
연결 전극(CCL)은 기판(SUB)의 제2 면(42) 상에 배치될 수 있다. 연결 전극(CCL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있다.
연결 전극(CCL) 상에는 비아층(170)이 배치될 수 있다. 비아층(170)은 연결 전극(CCL)을 부분적으로 노출할 수 있다. 비아층(170)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
비아층(170)은 적어도 하나의 함몰부(170D)를 포함할 수 있다. 비아층(170)의 함몰부(170D)는 후술할 보호 필름(도 29의 PF)이 제공 또는 부착되는 공간으로서 보호 필름(PF)이 기판(SUB)으로부터 쉽게 박리되는 것을 방지할 수 있다.
도 9 및 도 10에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 단면상 역테이퍼 형상을 가질 수 있다. 즉, 비아층(170)의 함몰부(170D)의 측면은 역테이퍼 형상을 가질 수 있다. 비아층(170)의 함몰부(170D)의 측면은 기판(SUB)의 제2 면(42)과 둔각을 이룰 수 있다. 또한, 도 9에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 비아층(170)을 관통하여 연결 전극(CCL)을 노출할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 도 10에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 제1 면(S1), 제1 면(S1)과 대향하는 제2 면(S2), 및 제1 면(S1)과 제2 면(S2) 사이에 위치하는 제3 면(S3)을 포함할 수 있다. 제1 면(S1)과 제2 면(S2)은 비아층(170)의 함몰부(170D)의 측면을 이루고, 제3 면(S3)은 비아층(170)의 함몰부(170D)의 저면을 이룰 수 있다.
도 11 및 도 12에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 단면상 테이퍼 형상을 가질 수 있다. 즉, 비아층(170)의 함몰부(170D)의 측면은 테이퍼 형상을 가질 수 있다. 비아층(170)의 함몰부(170D)의 측면은 기판(SUB)의 제2 면(42)과 예각을 이룰 수 있다. 또한, 도 11에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 비아층(170)을 관통하여 연결 전극(CCL)을 노출할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 도 12에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 제1 면(S1), 제1 면(S1)과 대향하는 제2 면(S2), 및 제1 면(S1)과 제2 면(S2) 사이에 위치하는 제3 면(S3)을 포함할 수 있다. 제1 면(S1)과 제2 면(S2)은 비아층(170)의 함몰부(170D)의 측면을 이루고, 제3 면(S3)은 비아층(170)의 함몰부(170D)의 저면을 이룰 수 있다.
도 13에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 평면상 제1 방향(X축 방향)을 따라 연장할 수 있다. 또한, 도 14에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 평면상 서로 이격된 제1 함몰 패턴(170D1)과 제2 함몰 패턴(170D2)을 포함할 수 있다. 예를 들어, 비아층(170)의 함몰부(170D)는 제1 방향(X축 방향)을 따라 연장하는 제1 함몰 패턴(170D1)과 제2 함몰 패턴(170D2)을 포함할 수 있다. 또한, 도 15에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 제2 방향(Y축 방향)을 따라 연장하는 제1 함몰 패턴(170D1)과 제2 함몰 패턴(170D2)을 포함할 수 있다. 또한, 도 16에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 평면상 서로 교차하는 제1 함몰 패턴(170D1)과 제2 함몰 패턴(170D2)을 포함할 수 있다. 예를 들어, 비아층(170)의 함몰부(170D)는 제1 방향(X축 방향)을 따라 연장하는 제1 함몰 패턴(170D1)과 제2 방향(Y축 방향)을 따라 연장하는 제2 함몰 패턴(170D2)을 포함할 수 있다. 또한, 도 17에 도시된 바와 같이, 비아층(170)의 함몰부(170D)는 평면상 서로 교차하는 제1 함몰 패턴(170D1), 제2 함몰 패턴(170D2), 및/또는 제3 함몰 패턴(170D3)을 포함할 수 있다. 예를 들어, 비아층(170)의 함몰부(170D)는 제1 방향(X축 방향)을 따라 연장하는 제1 함몰 패턴(170D1), 제2 방향(Y축 방향)을 따라 연장하는 제2 함몰 패턴(170D2), 제1 함몰 패턴(170D1) 및 제2 함몰 패턴(170D2)과 교차하는 제3 함몰 패턴(170D3)을 포함할 수 있다.
한편, 도 13 내지 도 17에서는 비아층(170)의 평면 형상 또는 패턴이 원형인 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 도 18에 도시된 바와 같이, 비아층(170)은 서로 교차하는 제1 함몰 패턴(170D1)과 제2 함몰 패턴(170D2)을 포함하는 모서리가 둥근 사각 형상을 가질 수 있다. 또한, 도 19에 도시된 바와 같이, 비아층(170)은 서로 교차하는 제1 내지 제3 함몰 패턴들(170D1, 170D2, 170D3)을 포함하는 삼각 형상을 가질 수 있다. 또한, 도 20에 도시된 바와 같이, 비아층(170)은 서로 교차하는 제1 내지 제3 함몰 패턴들(170D1, 170D2, 170D3)을 포함하는 육각 형상을 가질 수 있다. 즉, 비아층(170)과 함몰부(170D)의 형상 및 개수는 실시예에 따라 다양하게 변경될 수 있다.
다시 도 9 내지 도 12를 참조하면, 비아층(170) 상에는 보호층(171)이 배치될 수 있다. 보호층(171)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 및 알루미늄 산화물(AlOx) 중 하나 이상을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
보호층(171)은 상술한 비아층(170)의 함몰부(170D) 내에 배치될 수 있다. 보호층(171)은 비아층(170)과 접할 수 있다. 즉, 보호층(171)은 비아층(170)의 함몰부(170D)의 측면과 접할 수 있다. 예를 들어, 보호층(171)은 비아층(170)의 함몰부(170D)의 제1 면(S1), 제2 면(S2), 및/또는 제3 면(S3)과 접할 수 있다.
측면 라인(SSL)의 일 단은 패드(PAD)에 연결될 수 있다. 측면 라인(SSL)의 일 단은 제3 절연막(191) 및/또는 제2 절연막(181)을 관통하는 제6 컨택홀(CT6)을 통해 패드(PAD)에 연결될 수 있다. 측면 라인(SSL)의 타 단은 비아층(170)에 의해 노출된 연결 전극(CCL)에 연결될 수 있다. 이에 따라, 측면 라인(SSL)은 기판(SUB)의 제1 면(41) 상에 형성된 패드(PAD)와 기판(SUB)의 제2 면(42) 상에 연결 전극(CCL)을 연결할 수 있다.
연성 필름(FPCB)은 기판(SUB)의 제2 면(42) 상에 위치할 수 있다. 연성 필름(FPCB)은 도전성 접착 부재(CAM)를 이용하여 비아층(170) 및/또는 보호층(171)에 의해 노출된 연결 전극(CCL)과 연결될 수 있다.
연성 필름(FPCB)의 하면 상에는 데이터 라인(DL)들에 데이터 전압들을 공급하기 위한 소스 구동 회로가 배치될 수 있다. 도전성 접착 부재(CAM)는 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다.
도 8 및 도 9와 같이, 제3 표시 장치(13)는 기판(SUB)의 하부에 배치된 연성 필름(FPCB)의 소스 구동 회로는 연결 전극(CCL), 측면 라인(SSL), 및 패드(PAD)를 통해 데이터 라인(DL)에 연결될 수 있다. 즉, 소스 구동 회로가 기판(SUB)에 배치됨으로써, 비표시 영역(NDA)을 없앨 수 있으므로, 화소들(PX)을 기판(SUB)의 가장자리에도 형성할 수 있다.
상술한 실시예에 의하면, 보호 필름이 부착되는 기판(SUB)의 배면에 비아층(170)을 이용하여 함몰부(170D)를 형성함으로써 보호 필름이 박리되는 것을 방지할 수 있다.
도 21은 일 실시예에 따른 타일형 표시 장치를 나타내는 블록도이다.
도 21에서는 설명의 편의를 위해 제1 표시 장치(11)와 호스트 시스템(HOST)을 도시하였다.
도 21을 참조하면, 일 실시예에 따른 타일형 표시 장치(TLD)는 호스트 시스템(HOST), 방송 튜닝부(210), 신호 처리부(220), 디스플레이부(230), 스피커(240), 사용자 입력부(250), HDD(260), 네트워크 통신부(270), UI 생성부(280), 및/또는 제어부(290)를 포함할 수 있다.
호스트 시스템(HOST)은 텔레비전 시스템, 홈 시어터 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 휴대전화 시스템(mobile phone system), 태블릿 중 어느 하나로 구현될 수 있다.
호스트 시스템(HOST)에 사용자의 명령이 다양한 형식으로 입력될 수 있다. 예를 들어, 호스트 시스템(HOST)은 사용자의 터치 입력에 의한 명령이 입력될 수 있다. 또는, 호스트 시스템(HOST)에는 키보드 입력 또는 리모트 콘트롤러의 버튼 입력에 의한 사용자의 명령이 입력될 수 있다.
호스트 시스템(HOST)은 외부로부터 원본 영상에 해당하는 원본 비디오 데이터를 입력 받을 수 있다. 호스트 시스템(HOST)은 원본 비디오 데이터를 표시 장치들의 개수만큼 분할할 수 있다. 예를 들어, 호스트 시스템(HOST)은 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)에 대응하여, 원본 비디오 데이터를 제1 영상에 대응되는 제1 비디오 데이터, 제2 영상에 대응되는 제2 비디오 데이터, 제3 영상에 대응되는 제3 비디오 데이터, 및 제4 영상에 대응되는 제4 비디오 데이터로 분할할 수 있다. 호스트 시스템(HOST)은 제1 비디오 데이터를 제1 표시 장치(11)에 전송하고, 제2 비디오 데이터를 제2 표시 장치(12)에 전송하고, 제3 비디오 데이터를 제3 표시 장치(13)에 전송하고, 제4 비디오 데이터를 제4 표시 장치(14)에 전송할 수 있다.
제1 표시 장치(11)는 제1 비디오 데이터에 따라 제1 영상을 표시하고, 제2 표시 장치(12)는 제2 비디오 데이터에 따라 제2 영상을 표시하며, 제3 표시 장치(13)는 제3 비디오 데이터에 따라 제3 영상을 표시하고, 제4 표시 장치(14)는 제4 비디오 데이터에 따라 제4 영상을 표시할 수 있다. 이에 따라, 사용자는 제1 내지 제4 표시 장치들(11, 12, 13, 14)에 표시되는 제1 내지 제4 영상들이 조합된 원본 영상을 시청할 수 있다.
제1 표시 장치(11)는 방송 튜닝부(210), 신호 처리부(220), 디스플레이부(230), 스피커(240), 사용자 입력부(250), HDD(260), 네트워크 통신부(270), UI 생성부(280) 및 제어부(290)를 포함할 수 있다.
방송 튜닝부(210)는 제어부(290)의 제어에 따라 소정 채널 주파수를 튜닝하여 해당 채널의 방송 신호를 안테나로 수신할 수 있다. 방송 튜닝부(210)는 채널 디텍션 모듈 및 RF 디모듈레이션 모듈을 포함할 수 있다.
방송 튜닝부(210)에 의해 복조된 방송 신호는 신호 처리부(220)에 의해 처리되어 디스플레이부(230) 및 스피커(240)로 출력된다. 여기서, 신호 처리부(220)는 디멀티플렉서(221), 비디오 디코더(222), 비디오 처리부(223), 오디오 디코더(224) 및 부가 데이터 처리부(225)를 포함할 수 있다.
디멀티플렉서(221)는 복조된 방송 신호를 비디오 신호, 오디오 신호, 부가 데이터로 분리한다. 분리된 비디오 신호, 오디오 신호, 부가 데이터는 각각 비디오 디코더(222), 오디오 디코더(224), 부가 데이터 처리부(225)에 의해 복원된다. 이때, 비디오 디코더(222), 오디오 디코더(224), 부가 데이터 처리부(225)는 방송 신호 전송시의 인코딩 포맷에 대응하는 디코딩 포맷으로 복원한다.
한편, 디코딩된 비디오 신호는 비디오 처리부(223)에 의해 디스플레이부(230)의 출력 규격에 맞는 수직 주파수, 해상도, 화면 비율 등에 맞도록 변환되고, 디코딩된 오디오 신호는 스피커(240)로 출력된다.
디스플레이부(230)는 영상이 표시되는 표시 패널과 표시 패널의 구동을 제어하는 패널 구동부를 포함할 수 있다.
사용자 입력부(250)는 호스트 시스템(HOST)이 전송하는 신호를 수신할 수 있다. 사용자 입력부(250)는 호스트 시스템(HOST)이 전송하는 채널의 선국, UI(User Interface) 메뉴의 선택 및 조작에 관한 데이터뿐만 아니라, 타 표시 장치와의 통신에 관한 명령을 사용자가 선택, 입력에 대한 데이터가 입력될 수 있도록 마련될 수 있다.
HDD(260)는 OS 프로그램을 비롯한 다양한 소프트웨어 프로그램, 녹화된 방송 프로그램, 동영상, 사진, 기타 데이터를 저장하는 것으로, 하드 디스크 또는 비휘발성 메모리 등 저장 매체로 이루어질 수 있다.
네트워크 통신부(270)는 호스트 시스템(HOST) 및 타 표시 장치와의 근거리 통신을 위한 것으로, 이동 통신, 데이터 통신, 블루투스, RF, 이더넷 등을 구현할 수 있는 안테나 패턴을 포함한 통신 모듈로 구현 가능하다.
네트워크 통신부(270)는 후술되는 안테나 패턴을 통해 이동 통신을 위한 기술 표준들 또는 통신 방식(예를 들어, GSM(Global System for Mobile communication), CDMA(Code Division Multi Access), CDMA2000(Code Division Multi Access 2000), EV-DO(Enhanced Voice-Data Optimized or Enhanced Voice-Data Only), WCDMA(Wideband CDMA), HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), LTE(Long Term Evolution), LTE-A(Long Term Evolution-Advanced), 5G 등)에 따라 구축된 이동 통신망 상에서 기지국, 외부의 단말, 서버 중 적어도 하나와 무선 신호를 송수신할 수도 있다.
네트워크 통신부(270)는 후술되는 안테나 패턴을 통해 무선 인터넷 기술들에 따른 통신망에서 무선 신호를 송수신할 수도 있다. 무선 인터넷 기술로는, 예를 들어 WLAN(Wireless LAN), Wi-Fi(Wireless-Fidelity), Wi-Fi(Wireless Fidelity) Direct, DLNA(Digital Living Network Alliance), WiBro(Wireless Broadband), WiMAX(World Interoperability for Microwave Access), HSDPA(High Speed Downlink Packet Access), HSUPA(High Speed Uplink Packet Access), LTE(Long Term Evolution), LTE-A(Long Term Evolution-Advanced) 등이 있으며, 안테나 패턴은 상기에서 나열되지 않은 인터넷 기술까지 포함한 범위에서 적어도 하나의 무선 인터넷 기술에 따라 데이터를 송수신하게 된다.
UI 생성부(280)는 호스트 시스템(HOST) 및 타 표시 장치와의 통신을 위한 UI 메뉴를 생성하는 것으로, 알고리즘 코드 및 OSD IC에 의해 구현 가능하다. 호스트 시스템(HOST) 및 타 표시 장치(DV2~DV4)와의 통신을 위한 UI 메뉴는 통신을 원하는 상대 디지털 TV의 지정 및 원하는 기능을 선택하기 위한 메뉴일 수 있다.
제어부(290)는 제1 표시 장치(11)의 전반적인 제어를 담당하고, 호스트 시스템(HOST) 및 제2 내지 제4 표시 장치(12, 13, 14)의 통신 제어를 담당하는 것으로, 제어를 위한 해당 알고리즘 코드가 저장되고, 저장된 알고리즘 코드가 실행되는 MCU(Micro Controller Unit)에 의해 구현 가능하다.
제어부(290)는 사용자 입력부(250)의 입력 및 선택에 따라 해당 제어 명령 및 데이터를 네트워크 통신부(270)를 통해 호스트 시스템(HOST) 및 제2 내지 제4 표시 장치(12, 13, 14)로 전송하도록 제어한다. 물론, 호스트 시스템(HOST) 및 제2 내지 제4 표시 장치(12, 13, 14)로부터 소정의 제어 명령 및 데이터가 입력된 경우, 해당 제어 명령에 따라 동작을 수행하게 된다.
한편, 제2 표시 장치(12)의 블록도, 제3 표시 장치(13)의 블록도, 및 제4 표시 장치(14)의 블록도는 도 21을 참조하여 설명한 제1 표시 장치(11)의 블록도와 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
계속해서, 상술한 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 22 내지 도 31은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 22 내지 도 31은 도 1 내지 도 21의 표시 장치의 제조 방법을 설명하기 위한 단면도들로서, 설명의 편의를 위해 간략히 도시하고 자세한 부호를 생략한다.
도 22를 참조하면, 먼저 기판(SUB)의 제1 면(41) 상에 전면 패턴(PA)을 형성한다. 전면 패턴(PA)은 상술한 박막 트랜지스터층(TFTL) 및/또는 발광 소자층(EML) 등을 포함할 수 있다.
도 23을 참조하면, 이어서 전면 패턴(PA) 상에 전면 보호층(PSVA)을 형성한다. 전면 보호층(PSVA)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 및 알루미늄 산화물(AlOx) 중 하나 이상을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 24를 참조하면, 이어서 기판(SUB)을 반전하여 기판(SUB)의 제2 면(42) 상에 배면 패턴(PB)을 형성한다. 배면 패턴(PB)은 상술한 연결 전극(CCL) 등을 포함할 수 있다.
도 25를 참조하면, 이어서 배면 패턴(PB) 상에 비아층(170)을 형성한다. 비아층(170)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
도 26을 참조하면, 이어서 비아층(170)을 식각하여 적어도 하나의 함몰부(170D)를 형성한다. 함몰부(170D)는 비아층(170)의 하부에 배치된 배면 패턴(PB)을 노출할 수 있다. 또는, 도 10을 참조하여 설명한 바와 같이, 함몰부(170D)는 제1 면(도 10의 S1), 제2 면(도 10의 S2), 및/또는 제3 면(도 10의 S3)을 포함할 수도 있다. 또한, 함몰부(170D)의 측면은 역테이퍼 형상을 가질 수 있다. 또는, 도 11 및 도 12를 참조하여 설명한 바와 같이, 함몰부(170D)의 측면은 테이퍼 형상을 가질 수도 있다. 또한, 도 13 내지 도 20을 참조하여 설명한 바와 같이, 함몰부(170D)는 제1 함몰 패턴(170D1), 제2 함몰 패턴(170D2), 및/또는 제3 함몰 패턴(170D3)을 포함할 수 있다. 제1 함몰 패턴(170D1), 제2 함몰 패턴(170D2), 및/또는 제3 함몰 패턴(170D3)은 각각 제1 방향(X축 방향) 및/또는 제2 방향(Y축 방향)을 따라 연장할 수 있다. 일 예로, 제1 함몰 패턴(170D1), 제2 함몰 패턴(170D2), 및/또는 제3 함몰 패턴(170D3)은 각각 서로 이격되어 동일한 방향을 따라 연장하거나, 서로 다른 방향을 따라 연장하며 교차할 수 있다.
도 27을 참조하면, 이어서 비아층(170) 상에 보호층(171)을 형성한다. 보호층(171)은 비아층(170)의 함몰부(170D) 내에 제공될 수 있다. 보호층(171)은 비아층(170)과 접할 수 있다. 즉, 보호층(171)은 비아층(170)의 함몰부(170D)의 측면과 접할 수 있다.
보호층(171)은 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산화물(SiOx), 티타늄 산화물(TiOx), 및 알루미늄 산화물(AlOx) 중 하나 이상을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 28 및 도 29를 참조하면, 이어서 비아층(170)과 보호층(171) 상에 보호 필름 물질층(PFL)을 제공하고, 보호 필름 물질층(PFL)을 경화하여 보호 필름(PF)을 형성한다.
보호 필름 물질층(PFL)은 비아층(170)의 함몰부(170D) 내에서 보호층(171) 상에 제공될 수 있다. 즉, 보호 필름 물질층(PFL)은 비아층(170)의 함몰부(170D) 내에 제공된 보호층(171)과 접할 수 있다.
비아층(170)의 함몰부(170D) 내에 제공된 보호 필름 물질층(PFL)이 경화됨에 따라 보호 필름(PF)이 비아층(170)의 함몰부(170D) 내에 형성 또는 결합될 수 있으므로 보호 필름(PF)이 기판(SUB)으로부터 쉽게 박리되는 것을 방지할 수 있다. 이에 따라, 후속 공정을 안정적으로 진행할 수 있으므로 공정성을 향상시킬 수 있다. 보호 필름 물질층(PFL)은 잉크 형태로서 잉크젯 프린팅 방식에 의해 제공될 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 30 및 도 31을 참조하면, 이어서 기판(SUB)을 반전하여 전면 보호층(PSVA)을 식각하여 제거한 후, 보호 필름(PF)을 제거하여 도 1 내지 도 21의 표시 장치를 완성할 수 있다.
상술한 실시예에 의하면, 보호 필름(PF)이 부착되는 기판(SUB)의 배면에 비아층(170)을 이용하여 함몰부(170D)를 형성함으로써 보호 필름(PF)이 박리되는 것을 방지할 수 있으므로 공정성을 향상시킬 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
SUB: 기판
LE: 발광 소자
CCL: 연결 전극
170: 비아층
170D: 함몰부
171: 보호층

Claims (22)

  1. 기판의 제1 면 상에 배치된 발광 소자들;
    상기 기판의 제2 면 상에 배치된 연결 전극; 및
    상기 연결 전극 상에 배치되며, 적어도 하나의 함몰부를 포함하는 비아층을 포함하며,
    상기 비아층의 상기 함몰부 내에 배치된 보호층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 함몰부는 제1 방향을 따라 연장하는 제1 함몰 패턴을 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 함몰부는 상기 제1 함몰 패턴과 이격된 제2 함몰 패턴을 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 함몰 패턴은 상기 제1 방향을 따라 연장하는 표시 장치.
  5. 제2 항에 있어서,
    상기 함몰부는 상기 제1 방향과 교차하는 제2 방향을 따라 연장하는 제2 함몰 패턴을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 함몰부는 상기 제1 함몰 패턴 및 상기 제2 함몰 패턴과 교차하는 제3 함몰 패턴을 더 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 보호층은 상기 비아층과 접하는 표시 장치.
  8. 제1 항에 있어서,
    상기 비아층의 상기 함몰부는 제1 면, 상기 제1 면과 대향하는 제2 면, 및 상기 제1 면과 상기 제2 면 사이에 위치하는 제3 면을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 보호층은 상기 비아층의 상기 함몰부의 상기 제1 면, 상기 제2 면, 및/또는 상기 제3 면과 접하는 표시 장치.
  10. 제1 항에 있어서,
    상기 기판의 상기 제1 면 상에 배치된 적어도 하나의 트랜지스터를 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 트랜지스터와 상기 발광 소자들을 전기적으로 연결하는 전극들을 더 포함하는 표시 장치.
  12. 기판의 제1 면 상에 전면 패턴을 형성하는 단계;
    상기 기판의 제2 면 상에 배면 패턴을 형성하는 단계;
    상기 배면 패턴 상에 비아층을 형성하는 단계;
    상기 비아층을 식각하여 적어도 하나의 함몰부를 형성하는 단계; 및
    상기 비아층 상에 보호 필름을 형성하는 단계를 포함하며,
    상기 보호 필름은 상기 비아층의 상기 함몰부 내에 제공되는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 비아층 상에 보호층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 보호층은 상기 비아층의 함몰부 내에 제공되는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 보호층은 상기 비아층과 접하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 보호 필름은 상기 함몰부 내에 제공된 상기 보호층과 접하는 표시 장치의 제조 방법.
  17. 제12 항에 있어서,
    상기 함몰부를 형성하는 단계는 제1 방향을 따라 연장하는 제1 함몰 패턴을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 함몰 패턴과 교차하는 제2 함몰 패턴을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제12 항에 있어서,
    상기 보호 필름을 형성하는 단계는, 상기 비아층의 상기 함몰부 내에 제공된 보호 필름 물질층을 경화하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 보호 필름 물질층은 잉크젯 프린팅에 의해 제공되는 표시 장치의 제조 방법.
  21. 서로 인접한 표시 장치들 및 상기 표시 장치들을 연결하는 이음부를 포함하고,
    상기 표시 장치들은 각각,
    기판의 제1 면 상에 배치된 발광 소자들;
    상기 기판의 제2 면 상에 배치된 연결 전극; 및
    상기 연결 전극 상에 배치되며, 적어도 하나의 함몰부를 포함하는 비아층을 포함하며,
    상기 비아층의 상기 함몰부 내에 배치된 보호층을 포함하는 타일형 표시 장치.
  22. 제21 항에 있어서,
    상기 발광 소자들은 플립 칩 타입의 마이크로 LED인 타일형 표시 장치.
KR1020220069767A 2022-06-08 2022-06-08 표시 장치 및 그 제조 방법과 타일형 표시 장치 KR20230169537A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220069767A KR20230169537A (ko) 2022-06-08 2022-06-08 표시 장치 및 그 제조 방법과 타일형 표시 장치
US18/328,875 US20230402436A1 (en) 2022-06-08 2023-06-05 Display device, method of fabricating the same, and tiled display device
CN202310676518.6A CN117199213A (zh) 2022-06-08 2023-06-08 显示设备
CN202321455013.9U CN220382121U (zh) 2022-06-08 2023-06-08 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220069767A KR20230169537A (ko) 2022-06-08 2022-06-08 표시 장치 및 그 제조 방법과 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20230169537A true KR20230169537A (ko) 2023-12-18

Family

ID=88994914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069767A KR20230169537A (ko) 2022-06-08 2022-06-08 표시 장치 및 그 제조 방법과 타일형 표시 장치

Country Status (3)

Country Link
US (1) US20230402436A1 (ko)
KR (1) KR20230169537A (ko)
CN (2) CN117199213A (ko)

Also Published As

Publication number Publication date
CN220382121U (zh) 2024-01-23
CN117199213A (zh) 2023-12-08
US20230402436A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
CN220553465U (zh) 显示装置和拼接显示装置
EP4220715A1 (en) Display device, method of fabricating the same, and tiled display device including a plurality of display devices
CN219144213U (zh) 显示装置和拼接显示装置
KR20230113472A (ko) 표시 장치 및 타일형 표시 장치
KR20230169537A (ko) 표시 장치 및 그 제조 방법과 타일형 표시 장치
KR20230146709A (ko) 표시 장치 및 그 제조 방법
CN221900013U (en) Display device and tiled display device
CN219738959U (zh) 显示装置
CN219106159U (zh) 显示装置和瓦片型显示装置
CN219959037U (zh) 显示设备和拼接显示设备
US20230238499A1 (en) Display device and tiled display device
KR20230116657A (ko) 표시 장치 및 타일형 표시 장치
KR20230142017A (ko) 발광 소자, 발광 소자의 제조 방법, 및 표시 장치
KR20230112798A (ko) 표시 장치, 타일드 표시 장치, 및 그의 제조 방법
KR20240126896A (ko) 표시 장치 및 복수의 표시 장치를 포함하는 타일형 표시 장치
KR20230115863A (ko) 표시 장치와 타일형 표시 장치
KR20230115845A (ko) 표시 장치와 타일형 표시 장치
KR20230115183A (ko) 표시 장치 및 이의 제조 방법
KR20240068852A (ko) 표시 장치
KR20240118977A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20240015235A (ko) 가압 장치 및 발광 소자의 본딩 방법
KR20230115180A (ko) 표시 장치 및 이의 제조 방법
CN116504790A (zh) 显示装置以及拼接型显示装置
TW202339248A (zh) 顯示裝置、其製造方法及包含其之拼接顯示裝置
KR20230116633A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치