CN116486711A - 显示装置及平铺显示装置 - Google Patents

Abstract

本公开涉及显示装置及平铺显示装置，显示装置包括：布线区域，包括在第一方向上延伸的多条扫描线和在与第一方向交叉的第二方向上延伸的多条数据线；透射区域，被布线区域包围并且配置为透射光；多个像素驱动器，分别连接到多条扫描线中的一条和多条数据线中的一条；第一焊盘电极和第二焊盘电极，与多个像素驱动器之中的第一像素驱动器重叠；发光元件，在第一焊盘电极和第二焊盘电极上；第一补充电极，与第一焊盘电极重叠；以及第二补充电极，与第二焊盘电极重叠。

Description

显示装置及平铺显示装置

技术领域

本公开涉及显示装置及平铺显示装置。

背景技术

随着面向信息的社会的发展，对用于以各种方式显示图像的显示装置提出了越来越多的需求。显示装置可以是诸如液晶显示器、场发射显示器和发光显示器的平板显示装置。

近来，由于透明显示装置的特性，已经积极地进行了对允许用户看到位于显示装置的后表面上的物体或背景的透明显示装置的研究。透明显示装置可以在空间利用、内部设计和设计方面具有优点，并且可以具有各种应用领域。透明显示装置可以通过作为透明电子装置来实现信息识别、信息处理和信息显示的功能来解决现有电子装置的空间约束和视觉约束。例如，透明显示装置可以被实现为应用于建筑物或车辆的窗以观看背景或显示图像的智能窗。

发明内容

本公开的实施例的方面和特征提供了一种显示装置，其能够通过包括原样透射入射光的多个透射区域而在图像未被显示在显示装置上时通过多个透射区域来观看后表面上的背景或物体。

本公开的实施例的方面和特征提供了一种平铺显示装置，其能够通过包括原样透射入射光的多个透射区域而在图像未被显示在显示装置上时通过多个透射区域来观看后表面上的背景或物体。

然而，本公开的实施例不限于本文中所陈述的那些实施例。通过参照以下给出的本公开的详细描述，本公开的上述和其它实施例对于本公开所属领域的普通技术人员将变得更加显而易见。

根据本公开的一个或多个实施例，提供了一种显示装置，其包括：布线区域，在第一方向上延伸的多条扫描线和在与第一方向交叉的第二方向上延伸的多条数据线位于该布线区域处；透射区域，被布线区域包围并且配置为透射光；多个像素驱动器，分别连接到多条扫描线中的一条和多条数据线中的一条；第一焊盘电极和第二焊盘电极，与多个像素驱动器之中的第一像素驱动器重叠；发光元件，在第一焊盘电极和第二焊盘电极上；第一补充电极，与第一焊盘电极重叠；以及第二补充电极，与第二焊盘电极重叠。

第一补充电极和第二补充电极中的每一个可以被电浮置。

显示装置还可以包括绝缘层，该绝缘层位于第一焊盘电极和第一补充电极之间以及第二焊盘电极和第二补充电极之间。

第一补充电极可以接触第一焊盘电极，并且第二补充电极可以接触第二焊盘电极。

第一补充电极的厚度可以大于第一焊盘电极的厚度，并且第二补充电极的厚度可以大于第二焊盘电极的厚度。

显示装置还可以包括触摸电极，该触摸电极在透射区域中并且配置为透射光。

显示装置还可包括：第一接触电极，在第一焊盘电极和发光元件的第一电极之间；以及第二接触电极，在第二焊盘电极和发光元件的第二电极之间。触摸电极可以包括与第一接触电极和第二接触电极的材料相同的材料。

配置为接收第一电源电压的第一供电线可以与多个像素驱动器和布线区域重叠。

配置为接收与第一电源电压不同的第二电源电压的第二供电线可以与多个像素驱动器和布线区域重叠。

第一供电线和第二供电线可以包围透射区域。

显示装置还可以包括：第三供电线，在第二方向上延伸，并且配置为接收第三电源电压；以及电力桥，连接第三供电线之中的与第一像素驱动器重叠的第三供电线和第三供电线之中的与多个像素驱动器中的第二像素驱动器重叠的第三供电线。

电力桥可以与多个数据线之中的连接到第一像素驱动器的第一数据线或连接到第二像素驱动器的第二数据线重叠。

发光元件可以是倒装芯片型微型发光二极管元件。

根据本公开的一个或多个实施例，提供了一种显示装置，其包括：布线区域，在第一方向上延伸的多条扫描线和在与第一方向交叉的第二方向上延伸的多条数据线位于该布线区域处；透射区域，被布线区域包围并且配置为透射光；多个像素驱动器，分别连接到多条扫描线中的一条和多条数据线中的一条；第一焊盘电极和第二焊盘电极，连接到多个像素驱动器中的像素驱动器；发光元件，在第一焊盘电极和第二焊盘电极上；以及触摸电极，在透射区域中并且配置为透射光。

显示装置还可以包括：第一接触电极，在第一焊盘电极和发光元件的第一电极之间；以及第二接触电极，在第二焊盘电极和发光元件的第二电极之间。触摸电极可以包括与第一接触电极和第二接触电极的材料相同的材料。

显示装置还可以包括触摸线，该触摸线在布线区域中并且电连接到触摸电极。

显示装置还可以包括触摸连接电极，该触摸连接电极通过穿过触摸线上的至少一个第一绝缘层的第一触摸接触孔连接到触摸线。触摸电极可以通过穿过触摸连接电极上的至少一个第二绝缘层的第二触摸接触孔连接到触摸连接电极。

第一焊盘电极和第二焊盘电极可以与像素驱动器重叠。

显示装置还可以包括与第一焊盘电极重叠的第一补充电极，以及与第二焊盘电极重叠的第二补充电极。

第一补充电极的厚度可以大于第一焊盘电极的厚度，并且第二补充电极的厚度可以大于第二焊盘电极的厚度。

第一补充电极和第二补充电极中的每一个可以被电浮置。

发光元件可以是倒装芯片型微型发光二极管元件。

根据本公开的一个或多个实施例，提供了一种显示装置，其包括多个显示装置以及位于多个显示装置之间的连接构件。多个显示装置之中的显示装置包括：布线区域，在第一方向上延伸的扫描线和在与第一方向交叉的第二方向上延伸的数据线位于该布线区域处；透射区域，被布线区域包围并且配置为透射光；像素驱动器，连接到扫描线中的一条和数据线中的一条；第一焊盘电极和第二焊盘电极，与所述像素驱动器重叠；发光元件，在第一焊盘电极和第二焊盘电极上；第一补充电极，与第一焊盘电极重叠；以及第二补充电极，与第二焊盘电极重叠。

发光元件可以是倒装芯片型微型发光二极管元件。

显示装置还可以包括：衬底；焊盘，在衬底的第一表面上；以及侧线，在衬底的第一表面、与第一表面相对的第二表面、以及第一表面和第二表面之间的一个侧面上，并且连接到焊盘。

衬底可以包括玻璃。

显示装置还可以包括在衬底的第二表面上的连接线，以及通过导电粘合构件连接到连接线的柔性膜。侧线可以连接到连接线。

多个显示装置可以以M(M是正整数)个行和N(N是正整数)个列的矩阵排列。

根据本公开的前述实施例和其它实施例，阳极焊盘电极和阴极焊盘电极可以设置为与像素电路单元重叠，从而最大限度地增加透射区域的面积。

根据本公开的前述实施例和其它实施例，形成与阳极焊盘电极重叠的第一补充电极和与阴极焊盘电极重叠的第二补充电极。因此，当发光元件被按压以附接到阳极焊盘电极和阴极焊盘电极时，阳极焊盘电极和阴极焊盘电极可以被支撑。此外，即使由于发光元件的加压而使阳极焊盘电极与第一补充电极短路并且阴极焊盘电极与第二补充电极短路，发光元件的发光也不会受到影响，因为第一补充电极和第二补充电极是电浮置的。

根据本公开的前述实施例和其它实施例，通过在透射区域中形成具有透明金属材料的触摸电极，可以在不使用单独的触摸面板的情况下感测用户的触摸。

附图说明

通过参照附图描述本公开的实施例，本公开的上述和其它实施例和特征将变得更加明显，其中：

图1是示出根据一个或多个实施例的显示装置的布局图；

图2至图4是示出图1的区域A的示例的放大布局图；

图5是示出图2的区域B的示例的放大布局图；

图6是示出根据一个或多个实施例的第一像素电路单元和第一发光元件的电路图；

图7是示出根据一个或多个实施例的扫描驱动器的电路图；

图8至图11是示出图5的区域C的示例的放大布局图；

图12至图14是示出图8的区域D、区域E和区域F的示例的放大布局图；

图15是示出根据一个或多个实施例的第一像素电路单元和第一发光元件的电路图；

图16是示出根据一个或多个实施例的第一像素电路单元和第一发光元件的电路图；

图17和图18是示出沿着图8的线A-A'截取的显示面板的示例的剖视图；

图19是示出沿着图8的线B-B'截取的显示面板的示例的剖视图；

图20是示出图1的区域A的示例的放大布局图；

图21是示出图20的区域B_1的示例的放大布局图；

图22是示出沿着图21的线C-C'截取的显示面板的示例的剖视图；

图23是示出图1的区域A的示例的放大布局图；

图24是示出图1的区域A的示例的放大布局图；

图25是示出根据一个或多个实施例的包括多个显示装置的平铺显示装置的前表面的视图；

图26是详细示出图25的区域H的放大布局图；

图27是示出沿着图26的线E-E'截取的平铺显示装置的示例的剖视图；

图28是示出根据一个或多个实施例的第一显示装置的后表面的视图；

图29是示出沿着图28的线D-D'截取的平铺显示装置的示例的剖视图；以及

图30是示出根据一个或多个实施例的平铺显示装置的框图。

具体实施方式

通过参照实施例的详细描述和附图，可以更容易地理解本公开的实施例的方面和特征以及实现本公开的实施例的方法。在下文中，将参照附图更详细地描述实施例。然而，所描述的实施例可以以各种不同的形式来体现，并且不应被解释为仅限于本文中所示的实施例。相反，提供这些实施例作为示例，使得本公开将是全面的和完整的，并且将把本公开的方面和特征充分传达给本领域技术人员。因此，对于本领域普通技术人员完全理解本公开的方面和特征来说不是必需的过程、元件和技术可能不进行描述。

除非另有说明，否则在整个附图和书面描述中，相同的附图标记、符号或其组合表示相同的元件，并且因此，将不再重复其描述。此外，与一个或多个实施例的描述无关的部分可能不示出，以使描述清楚。

在附图中，为了清楚起见，元件、层和区域的相对尺寸可能被夸大。另外，在附图中通常提供剖面线和/或阴影的使用来阐明相邻元件之间的边界。因此，除非指定，否则剖面线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、所示元件之间的共性、和/或元件的任何其它特性、属性、性质等的任何偏好或要求。

本文中参照作为实施例和/或中间结构的示意图的剖面图示来描述各种实施例。这样，将预期由于例如制造技术和/或公差而造成的图示的形状的变化。此外，在本文中公开的具体结构或功能描述仅仅是为了描述根据本公开的构思的实施例的目的而示出。因此，在本文中公开的实施例不应被解释为限于特定示出的区域的形状，而是包括由例如制造导致的形状的偏差。

例如，示为矩形的注入区域将通常在其边缘处具有圆形或弯曲特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的掩埋区域可以导致在掩埋区域和穿过其进行注入的表面之间的区域中的一些注入。因此，附图中所示的区域在本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且不旨在进行限制。另外，如本领域技术人员将认识到的，所描述的实施例可以以各种不同的方式进行修改，所有这些都不背离本公开的精神或范围。

在详细描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的透彻理解。然而，显然，可以在没有这些具体细节或具有一个或多个等效布置的情况下实践各种实施例。在其它情况下，以框图形式示出公知的结构和装置，以避免不必要地模糊各种实施例。

为了易于说明，可以在本文中使用诸如“以下”、“下方”、“下”、“之下”、“上方”、“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另一(些)元件或特征的关系。将理解，除了附图中描绘的定向之外，空间相关术语旨在也包括装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”、“以下”、“之下”的元件或特征将被定向为在其它元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包括上方和下方两者的定向。装置可以以其它方式定向(例如，旋转90度或处于其它定向)，并且应当相应地解释本文中使用的空间相关描述语。类似地，当第一部分被描述为布置在第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限制于其基于重力方向的上侧。

此外，在本说明书中，短语“在平面上”或“平面图”是指从顶部观察目标部分，并且短语“在剖面上”是指从侧面观察通过垂直切割目标部分而形成的剖面。

将理解，当元件、层、区域或部件被称为“形成”在另一元件、层、区域或部件“上”、“在”另一元件、层、区域或部件“上”、“连接到”或“联接到”另一元件、层、区域或部件时，其可以直接形成在另一元件、层、区域或部件上，直接在另一元件、层、区域或部件上，直接连接到或联接到另一元件、层、区域或部件，或者间接形成在另一元件、层、区域或部件上，间接在另一元件、层、区域或部件上，间接连接到或联接到另一元件、层、区域或部件，使得可以存在一个或多个中间元件、层、区域或部件。例如，当层、区域或部件被称为“电连接”或“电联接”到另一层、区域或部件时，其可以直接电连接或电联接到另一层、区域和/或部件，或者可以存在中间层、区域或部件。然而，“直接连接/直接联接”是指一个部件在没有中间部件的情况下直接连接或联接另一部件。诸如“在……之间”、“直接在……之间”或“与……相邻”和“直接与……相邻”的描述部件之间的关系的其它表述可以类似地解释。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，其可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间元件或层。

出于本公开的目的，当诸如“……中的至少一个”的表述在元件列表之后时，修饰整个元件列表，并且不修饰列表中的单独元件。例如，“X、Y和Z中的至少一个”、“X、Y或Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任意组合(诸如，例如XYZ、XYY、YZ和ZZ)，或者其任何变体。类似地，诸如“A和B中的至少一个”的表述可以包括A、B或者A和B。如本文中所使用的，术语“和/或”包括相关所列项中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。

将理解，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受到这些术语的限制。这些术语用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分。因此，在不背离本公开的精神和范围的情况下，下面描述的第一元件、第一部件、第一区域、第一层或第一部分可以被称为第二元件、第二部件、第二区域、第二层或第二部分。

在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可以以更广泛的意义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示不彼此垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。

本文中所使用的术语仅出于描述特定实施例的目的，并且不旨在限制本公开。如本文中所使用的，除非上下文另外清楚地指示，否则单数形式“一”和“一个”旨在也包括复数形式。还将理解，当在本说明书中使用术语“包含(comprises)”、“包含(comprising)”、“具有(have)”、“具有(having)”、“包括(includes)”和“包括(including)”时，表明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。

如本文中所使用的，术语“基本上”、“约”、“近似”和类似术语用作近似的术语而不用作程度的术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。本文中所使用的，“约”或“近似”包括所陈述的值以及意指在由本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内。例如，“约”可以意指在一个或多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施例时使用“可以”是指“本公开的一个或多个实施例”。

当一个或多个实施例可以不同地实现时，给定的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。

此外，本文中公开和/或列举的任何数值范围旨在包括包含在所列范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括所列最小值1.0和所列最大值10.0之间(并且包括1.0和10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如，例如2.4至7.6。本文中所列的任何最大数值限制旨在包括其中所包含的所有较低数值限制，并且本说明书中所列的任何最小数值限制旨在包括其中所包含的所有较高数值限制。因此，申请人保留修改本说明书(包括权利要求书)的权利，以明确地列举包含在本文中明确列举的范围内的任何子范围。所有这样的范围旨在在本说明书中固有地描述，使得为了明确地列举任何这样的子范围的修改将符合要求。

可以利用任何合适的硬件、固件(例如，专用集成电路)、软件、或软件、固件和硬件的组合来实现根据本文中描述的本公开的实施例的电子装置或电装置和/或任何其它相关装置或部件。例如，可以在一个集成电路(IC)芯片上或者在分开的IC芯片上形成这些装置的各种部件。此外，这些装置的各种部件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个衬底上。

此外，这些装置的各种部件可以是在一个或多个计算装置中的一个或多个处理器上运行的进程或线程，执行计算机程序指令并且与用于执行本文中所描述的各种功能的其它系统部件交互。计算机程序指令存储在存储器中，该存储器可以使用诸如例如随机存取存储器(RAM)的标准存储装置在计算装置中实现。计算机程序指令还可以存储在诸如例如CD-ROM、闪存驱动器等的其它非暂时性计算机可读介质中。此外，本领域技术人员应当认识到，在不背离本公开的实施例的精神和范围的情况下，各种计算装置的功能可以被组合或集成到单个计算装置中，或者特定计算装置的功能可以分布在一个或多个其他计算装置上。

除非另有定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员的通常理解相同的含义。还将理解，诸如在常用词典中定义的术语的术语应当被解释为具有与它们在相关技术和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义来解释。

图1是示出根据一个或多个实施例的显示装置的布局图。图2至图4是示出图1的区域A的示例的放大布局图。图5是示出图2的区域B的示例的放大布局图。

参照图1至图5，显示装置10是用于显示运动图像或静止图像的装置。显示装置10可以用作诸如电视机、膝上型计算机、监视器、广告牌和物联网(IOT)装置的各种产品的显示屏，以及诸如移动电话、智能电话、平板个人计算机(平板PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航系统和超移动PC(UMPC)的便携式电子装置的显示屏。

根据一个或多个实施例的显示装置10包括显示面板100。显示面板100可以以矩形平面形成，该矩形平面具有在第一方向DR1上的长边和在与第一方向DR1相交的第二方向DR2上的短边。第一方向DR1的长边和第二方向DR2的短边交汇的角可以是圆形的，以具有适当的曲率(例如，预定的曲率)，或者可以形成为直角。显示面板100的平坦形状不限于四边形，并且可以形成为其它多边形、圆形或椭圆形。显示面板100可以形成为平坦的，但不限于此。例如，显示面板100形成在左端和右端，并且可以包括具有恒定曲率或变化曲率的弯曲部。此外，显示面板100可以柔性地形成为弯曲、弯屈、弯折、折叠或卷曲。

显示面板100可以包括多个像素PX、多个扫描电路单元SCU、布线区域LA和多个透光区域或透射区域TA。

多个透射区域TA是透射光的区域，并且布线区域LA是其中设置有多条线的区域。为了增加多个透射区域TA中的每一个的透光率，可以在多个透射区域TA中的每一个中不设置布线。

布线区域LA可以设置成围绕(例如，包围)多个透射区域TA中的每一个。布线区域LA可以设置成包围多个像素PX和多个扫描电路单元SCU中的每一个。

如图2所示，布线区域LA可以包括：扫描线GILk、GILk+1、GWLk、GWLk+1、GCLk和GCLk+1；数据线DLj、DLj+1、DLj+2、DLj+3、DLj+4和DLj+5；以及扫描连接线SCNL。扫描线GILk、GILk+1、GWLk、GWLk+1、GCLk和GCLk+1可以在第一方向DR1上延伸。

为了增加多个透射区域TA中的每一个的透射率，在第一方向DR1上设置在相邻透射区域TA之间的布线区域LA的第一方向DR1上的长度可以小于像素PX中的每一个的第一方向DR1上的长度。因此，多条数据线DLj、DLj+1、DLj+2、DLj+3、DLj+4和DLj+5以及多条扫描连接线SCNL中的每一条可以弯折至少一次以绕过透射区域TA。

此外，如图3所示，施加有第一电源电压的第一供电线VDL1可以与布线区域LA重叠。第一供电线VDL1可以与布线区域LA的扫描线GILk、GILk+1、GWLk、GWLk+1、GCLk和GCLk+1、数据线DLj、DLj+1、DLj+2、DLj+3、DLj+4和DLj+5以及扫描连接线SCNL重叠。第一供电线VDL1可以设置成围绕(例如，包围)多个透射区域TA中的每一个。此外，第一供电线VDL1可以与多个像素PX的像素电路单元PXC1、PXC2和PXC3以及多个扫描电路单元SCU重叠。

因此，如图4所示，施加有第二电源电压的第二供电线VSL可以与布线区域LA重叠。第二供电线VSL可以与布线区域LA的扫描线GILk、GILk+1、GWLk、GWLk+1、GCLk和GCLk+1、数据线DLj、DLj+1、DLj+2、DLj+3、DLj+4和DLj+5以及扫描连接线SCNL重叠。第二供电线VSL可以设置成围绕(例如，包围)多个透射区域TA中的每一个。此外，第二供电线VSL可以与多个像素PX的像素电路单元PXC1、PXC2和PXC3以及多个扫描电路单元SCU重叠。此外，第二供电线VSL可以与第一供电线VDL1重叠。

如图2至图4中所示，像素PX中的每一个可以包括多个子像素RP、GP和BP以显示图像。在图2至图4中，例举了像素PX中的每一个包括三个子像素RP、GP和BP，即第一子像素RP、第二子像素GP和第三子像素BP，但是本说明书的实施例不限于此。

第一子像素RP可以包括第一像素电路单元PXC1、第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1。

第一像素电路单元PXC1可以包括多个薄膜晶体管。第一像素电路单元PXC1可以与初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条重叠。第一像素电路单元PXC1可连接到初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条。

多个第一发光元件REL可以设置在第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1上。多个第一发光元件REL中的每一个的第一电极可以连接到第一阳极焊盘电极APD1，并且第二电极可以连接到第一阴极焊盘电极CPD1。

第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1可以设置成与第一像素电路单元PXC1重叠，以最大化透射区域TA的面积，然而，本公开不限于此。例如，当由于第一像素电路单元PXC1的小面积而充分确保透射区域TA的面积时，第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1可以不与第一像素电路单元PXC1重叠。也就是说，可以考虑第一像素电路单元PXC1的面积和透射区域TA的面积来确定第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1是否与第一像素电路单元PXC1重叠。

第二子像素GP可以包括第二像素电路单元PXC2、第二阳极焊盘电极APD2和第二阴极焊盘电极CPD2。

第二像素电路单元PXC2可以包括多个薄膜晶体管。第二像素电路单元PXC2可以与初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条重叠。第二像素电路单元PXC2可以连接到初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条。

多个第二发光元件GEL可以设置在第二阳极焊盘电极APD2和第二阴极焊盘电极CPD2上。多个第二发光元件GEL中的每一个的第一电极可以连接到第二阳极焊盘电极APD2，并且第二电极可以连接到第二阴极焊盘电极CPD2。

第二阳极焊盘电极APD2和第二阴极焊盘电极CPD2可以与第二像素电路单元PXC2重叠，以最大化透射区域TA的面积。或者，当由于第二像素电路单元PXC2的小面积而充分确保透射区域TA的面积时，第二阳极焊盘电极APD2和第二阴极焊盘电极CPD2可以不与第二像素电路单元PXC2重叠。也就是说，可以考虑第二像素电路单元PXC2的面积和透射区域TA的面积来确定第二阳极焊盘电极APD2和第二阴极焊盘电极CPD2是否与第二像素电路单元PXC2重叠。

第三子像素BP可以包括第三像素电路单元PXC3、第三阳极焊盘电极APD3和第三阴极焊盘电极CPD3。

第三像素电路单元PXC3可以包括多个薄膜晶体管。第三像素电路单元PXC3可以与初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条重叠。第三像素电路单元PXC3可以连接到初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条。

第三发光元件BEL可以设置在第三阳极焊盘电极APD3和第三阴极焊盘电极CPD3上。第三发光元件BEL中的每一个的第一电极可以连接到第三阳极焊盘电极APD3，并且第二电极可以连接到第三阴极焊盘电极CPD3。

第三阳极焊盘电极APD3和第三阴极焊盘电极CPD3可以与第三像素电路单元PXC3重叠，以最大化透射区域TA的面积。或者，当由于第三像素电路单元PXC3的小面积而充分确保透射区域TA的面积时，第三阳极焊盘电极APD3和第三阴极焊盘电极CPD3可以不与第三像素电路单元PXC3重叠。也就是说，可以考虑第三像素电路单元PXC3的面积和透射区域TA的面积来确定第三阳极焊盘电极APD3和第三阴极焊盘电极CPD3是否与第三像素电路单元PXC3重叠。

扫描电路单元SCU中的每一个可以设置在在第一方向DR1上彼此相邻的像素PX之间。扫描电路单元SCU中的每一个可以与初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条以及控制扫描线GCLk和GCLk+1中的任一条重叠。在一个或多个实施例中，第四像素电路单元(未示出)可以与初始化扫描线GILk和GILk+1中的任一条、写入扫描线GWLk和GWLk+1中的任一条或控制扫描线GCLk和GCLk+1中的任一条重叠。

扫描电路单元SCU中的每一个可以通过至少一个扫描连接线SCNL连接到在第二方向DR2上相邻的扫描电路单元SCU。此外，扫描电路单元SCU中的每一个可以通过扫描连接线SCNL连接到在第一方向DR1上相邻的扫描电路单元SCU。

如图1至图5所示，显示面板100包括透光区域TA，使得当显示面板100不显示图像时，可以通过透光区域TA观看显示面板100的后表面上的背景或物体。也就是说，显示装置10可以被实现为透明显示装置。

图6是示出根据一个或多个实施例的第一像素电路单元和第一发光元件的电路图。

参照图6，根据一个或多个实施例的第一像素电路单元PXC1可以连接到第k(k是正整数)写入扫描线GWLk、第k初始化扫描线GILk、第k控制扫描线GCLk、第k扫频信号线SWPLk、第k PWM发光线PWELk和第k PAM发光线PAELk。此外，第一像素电路单元PXC1可以连接到第j数据线DLj和第一PAM数据线RDL。此外，第一像素电路单元PXC1可以连接到施加有第一电源电压的第一供电线VDL1、施加有第二电源电压的第二供电线VSL、施加有第三电源电压的第三供电线VDL2、施加有初始化电压的初始化电压线VIL、以及施加有栅极截止电压的栅极截止电压线VGHL。

第一像素电路单元PXC1可以包括第一像素驱动器PDU1、第二像素驱动器PDU2和第三像素驱动器PDU3。

第一发光元件REL根据由第二像素驱动器PDU2产生的第一驱动电流而发光。第一发光元件REL可以设置在第十七晶体管T17和第二供电线VSL之间。第一发光元件REL的第一电极可以连接到第十七晶体管T17的第二电极，并且第二电极可以连接到第二供电线VSL。第一发光元件REL的第一电极可以是阳极电极，并且第二电极可以是阴极电极。第一发光元件REL可以是无机发光元件，其包括第一电极、第二电极以及设置在第一电极和第二电极之间的无机半导体。例如，第一发光元件REL可以是由无机半导体形成的微型发光二极管，但不限于此。

第一像素驱动器PDU1响应于第j数据线DLj的第j数据电压而产生控制电流，以控制第三像素驱动器PDU3的第三节点N3的电压。因为流经第一发光元件REL的第一驱动电流的脉宽可以通过第一像素驱动器PDU1的控制电流来调节，所以第一像素驱动器PDU1可以是用于对流经第一发光元件REL的第一驱动电流进行脉宽调制的脉宽调制(PWM)单元。

第一像素驱动器PDU1可以包括第一晶体管T1至第七晶体管T7以及第一电容器C1。

第一晶体管T1响应于施加到栅电极的电压(例如，数据电压)来控制在第二电极和第一电极之间流动的控制电流。

第二晶体管T2由第k写入扫描线GWLk的第k写入扫描信号导通，以将第j数据线DLj的数据电压提供给第一晶体管T1的第一电极。

第三晶体管T3由第k初始化扫描线GILk的第k初始化扫描信号导通，以将初始化电压线VIL连接到第一晶体管T1的栅电极。因此，在第三晶体管T3的导通时段期间，第一晶体管T1的栅电极可以放电到初始化电压线VIL的初始化电压。第三晶体管T3可以包括串联连接的多个晶体管。例如，第三晶体管T3可以包括第一子晶体管T31和第二子晶体管T32。正因如此，可以降低或最小化第一晶体管T1的栅电极通过第三晶体管T3泄漏的电压。

第四晶体管T4由第k写入扫描线GWLk的第k写入扫描信号导通，以连接第一晶体管T1的栅电极和第二电极。正因如此，在第四晶体管T4的导通时段期间，第一晶体管T1可以作为二极管工作(例如，第一晶体管T1可以是二极管连接的)。第四晶体管T4可以包括串联连接的多个晶体管。例如，第四晶体管T4可以包括第三子晶体管T41和第四子晶体管T42。正因如此，可以降低或最小化第一晶体管T1的栅电极通过第四晶体管T4泄漏的电压。

第五晶体管T5由第k PWM发光线PWELk的第k PWM发光信号导通，以将第一晶体管T1的第一电极连接到第一供电线VDL1。

第六晶体管T6由第k PWM发光线PWELk的第k PWM发光信号导通，以将第一晶体管T1的第二电极连接到第三像素驱动器PDU3的第三节点N3。

第七晶体管T7由第k控制扫描线GCLk的第k控制扫描信号导通，以将栅极截止电压线VGHL的栅极截止电压供应给连接到第k扫频信号线SWPLk的第一节点N1。正因如此，在初始化电压被施加到第一晶体管T1的栅电极的时段以及第j数据线DLj的数据电压和第一晶体管T1的阈值电压被编程的时段期间，可以防止第一晶体管T1的栅电极的电压中的变化被第一电容器C1反映在第k扫频信号线SWPLk的第k扫频信号中。第一电容器C1可以设置在第一晶体管T1的栅电极和第一节点N1之间。

第一电容器C1可以设置在第一晶体管T1的栅电极和第一节点N1之间。第一电容器C1的一个电极可以连接到第一晶体管T1的栅电极，并且第一电容器C1的另一电极可以连接到第一节点N1。

第一节点N1可以是第k扫频信号线SWPLk、第七晶体管T7的第二电极以及第一电容器C1的另一电极的接触点。

响应于第一PAM数据线RDL的第一PAM数据电压，第二像素驱动器PDU2产生施加到第一发光元件REL的第一驱动电流。第二像素驱动器PDU2可以是用于执行脉冲幅度调制的脉冲幅度调制PAM单元。第二像素驱动器PDU2可以是恒流发生器，其根据第一PAM数据电压产生恒定的第一驱动电流。

此外，不管第一子像素RP的亮度如何，第一子像素RP中的每一个的第二像素驱动器PDU2都可以接收相同的第一PAM数据电压并且产生相同的第一驱动电流。类似地，不管第二子像素GP的亮度如何，第二子像素GP中的每一个的第二像素驱动器PDU2都可以接收相同的第二PAM数据电压并且产生相同的第二驱动电流。不管第三子像素BP的亮度如何，第三子像素BP中的每一个的第二像素驱动器PDU2都可以接收相同的第三PAM数据电压并且产生相同的第三驱动电流。

第二像素驱动器PDU2可以包括第八晶体管T8到第十四晶体管T14以及第二电容器C2。

第八晶体管T8响应于施加到栅电极的电压来控制流到第一发光元件REL的第一驱动电流。

第九晶体管T9由第k写入扫描线GWLk的第k写入扫描信号导通，以将第一PAM数据线RDL的第一PAM数据电压供应给第八晶体管T8的第一电极。

第十晶体管T10由第k初始化扫描线GILk的第k初始化扫描信号导通，以将初始化电压线VIL连接到第八晶体管T8的栅电极。因此，在第十晶体管T10的导通时段期间，第八晶体管T8的栅电极可以放电到初始化电压线VIL的初始化电压。第十晶体管T10可以包括串联连接的多个晶体管。例如，第十晶体管T10可以包括第五子晶体管T101和第六子晶体管T102。因此，可以降低或最小化第八晶体管T8的栅电极的电压通过第十晶体管T10泄漏。

第十一晶体管T11由第k写入扫描线GWLk的第k写入扫描信号导通，以连接第八晶体管T8的栅电极和第二电极。因此，在第十一晶体管T11的导通时段期间，第八晶体管T8可以作为二极管工作(例如，第八晶体管T8可以是二极管连接的)。第十一晶体管T11可以包括串联连接的多个晶体管。例如，第十一晶体管T11可以包括第七子晶体管T111和第八子晶体管T112。因此，可以降低或最小化第八晶体管T8的栅电极通过第十一晶体管T11泄漏的电压。

第十二晶体管T12由第k PWM发光线PWELk的第k PWM发光信号导通，以将第八晶体管T8的第一电极连接到第一供电线VDL1。

第十三晶体管T13由第k控制扫描线GCLk的第k控制扫描信号导通，以将第三供电线VDL2连接到第二节点N2。因此，当第十三晶体管T13导通时，第三供电线VDL2的第三电源电压可以被供应给第二节点N2。

第十四晶体管T14由第k PWM发光线PWELk的第k PWM发光信号导通，以将第一供电线VDL1连接到第二节点N2。因此，当第十四晶体管T14导通时，第一供电线VDL1的第一电源电压可以被供应给第二节点N2。

第二电容器C2可以设置在第八晶体管T8的栅电极和第二节点N2之间。第二电容器C2的一个电极可以连接到第八晶体管T8的栅电极，并且其另一电极可以连接到第二节点N2。

第二节点N2可以是第十三晶体管T13的第二电极、第十四晶体管T14的第二电极和第二电容器C2的另一电极的接触点。

第三像素驱动器PDU3根据第三节点N3的电压调节第一驱动电流施加到第一发光元件REL的时段。

第三像素驱动器PDU3可以包括第十五晶体管T15到第十九晶体管T19以及第三电容器C3。

第十五晶体管T15根据第三节点N3的电压导通或截止。当第十五晶体管T15导通时，第八晶体管T8的第一驱动电流可以被供应给第一发光元件REL，并且当第十五晶体管T15截止时，第八晶体管T8的第一驱动电流可以不被供应给第一发光元件REL。因此，第十五晶体管T15的导通时段可以基本上与第一发光元件REL的发射时段相同。

第十六晶体管T16由第k控制扫描线GCLk的第k控制扫描信号导通，以将初始化电压线VIL连接到第三节点N3。因此，在第十六晶体管T16的导通时段期间，第三节点N3可以放电到初始化电压线VIL的初始化电压。第十六晶体管T16可以包括串联连接的多个晶体管。例如，第十六晶体管T16可以包括第九子晶体管T161和第十子晶体管T162。因此，可以降低或最小化第三节点N3通过第十六晶体管T16泄漏的电压。

第十七晶体管T17由第k PAM发光线PAELk的第k PAM发光信号导通，以将第十五晶体管T15的第二电极连接到第一发光元件REL的第一电极。

第十八晶体管T18由第k控制扫描线GCLk的第k控制扫描信号导通，以将初始化电压线VIL连接到第一发光元件REL的第一电极。因此，在第十八晶体管T18的导通时段期间，第一发光元件REL的第一电极可以放电到初始化电压线VIL的初始化电压。

第十九晶体管T19由测试信号线TSTL的测试信号导通，以将第一发光元件REL的第一电极连接到第二供电线VSL。

第三电容器C3可以设置在第三节点N3和初始化电压线VIL之间。第三电容器C3的一个电极可以连接到第三节点N3，并且其另一电极可以连接到初始化电压线VIL。

第三节点N3可以是第六晶体管T6的第二电极、第十五晶体管T15的栅电极、第九子晶体管T161的第一电极和第三电容器C3的一个电极的接触点。

第一晶体管T1至第十九晶体管T19中的每一个的第一电极和第二电极中的任一个可以是源电极，并且另一个可以是漏电极。第一晶体管T1至第十九晶体管T19中的每一个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任一种形成。当第一晶体管T1至第十九晶体管T19中的每一个的有源层是多晶硅时，其可以通过低温多晶硅(LTPS)工艺形成。

此外，尽管图6主要描述了第一晶体管T1至第十九晶体管T19中的每一个形成为P型MOSFET的情况，但是本说明书的实施例不限于此。例如，第一晶体管T1至第十九晶体管T19中的每一个可以形成为N型MOSFET。

或者，为了通过阻断泄漏电流来改善第一发光元件REL的黑色显示能力，在第一子像素RP中，第三晶体管T3的第一子晶体管T31和第二子晶体管T32、第四晶体管T4的第三子晶体管T41和第四子晶体管T42、第十晶体管T10的第五子晶体管T101和第六子晶体管T102、以及第十一晶体管T11的第七子晶体管T111和第八子晶体管T112可以形成为N型MOSFET。在这种情况下，第四晶体管T4的第三子晶体管T41的栅电极和第四子晶体管T42的栅电极以及第十一晶体管T11的第七子晶体管T111的栅电极和第八子晶体管T112的栅电极可以连接到第k控制信号线(未示出)。第k初始化扫描信号和第k控制信号线(未示出)的第k控制信号可以具有由栅极截止电压产生的脉冲。此外，第三晶体管T3的第一子晶体管T31和第二子晶体管T32、第四晶体管T4的第三子晶体管T41和第四子晶体管T42、第十晶体管T10的第五子晶体管T101和第六子晶体管T102以及第十一晶体管T11的第七子晶体管T111和第八子晶体管T112的有源层可以由氧化物半导体形成，并且其它晶体管的有源层可以由多晶硅形成。

或者，第三晶体管T3的第一子晶体管T31和第二子晶体管T32中的任一个可以形成为N型MOSFET，并且另一个可以形成为P型MOSFET。在这种情况下，在第三晶体管T3的第一子晶体管T31和第二子晶体管T32之中，形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且形成为P型MOSFET的晶体管可以由多晶硅形成。

或者，第四晶体管T4的第三子晶体管T41和第四子晶体管T42中的任一个可以形成为N型MOSFET，并且另一个可以形成为P型MOSFET。在这种情况下，在第四晶体管T4的第三子晶体管T41和第四子晶体管T42之中，形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且形成为P型MOSFET的晶体管可以由多晶硅形成。

或者，第十晶体管T10的第五子晶体管T101和第六子晶体管T102中的任一个可以形成为N型MOSFET，并且另一个可以形成为P型MOSFET。在这种情况下，在第十晶体管T10的第五子晶体管T101和第六子晶体管T102之中，形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且形成为P型MOSFET的晶体管可以由多晶硅形成。

或者，第十一晶体管T11的第七子晶体管T111和第八子晶体管T112中的任一个可以形成为N型MOSFET，并且另一个可以形成为P型MOSFET。在这种情况下，在第十一晶体管T11的第七子晶体管T111和第八子晶体管T112之中，形成为N型MOSFET的晶体管可以由氧化物半导体形成，并且形成为P型MOSFET的晶体管可以由多晶硅形成。

第二像素电路单元PXC2和第三像素电路单元PXC3可以基本上与根据一个或多个实施例的参照图6描述的第一像素电路单元PXC1相同。因此，将省略对根据一个或多个实施例的第二像素电路单元PXC2和第三像素电路单元PXC3的描述。

图7是示出根据一个或多个实施例的扫描驱动器的级的电路图。

参照图7，根据一个或多个实施例的扫描驱动器顺序包括多个级STA。多个级STA可以顺序输出写入扫描信号到写入扫描线GWLk和GWLk+1。或者，多个级STA可以顺序输出初始化扫描信号到初始化扫描线GILk和GILk+1。或者，多个级STA可以顺序输出控制扫描信号到控制扫描线GCLk和GCLk+1。

多个级STA中的每一个可以接收扫描时序控制信号、栅极导通电压和栅极截止电压。扫描时序控制信号可以包括启动信号或进位信号和时钟信号。

多个级STA中的每一个包括上拉节点NQ、下拉节点NQB、当上拉节点NQ具有栅极导通电压时导通的上拉晶体管TU、当下拉节点NQB具有栅极导通电压时导通的下拉晶体管TD、用于控制上拉节点NQ和下拉节点NQB的充电和放电的节点控制单元NC、以及设置在上拉节点NQ和输出端子OT之间的上拉电容器Cpu。

节点控制单元NC可以连接到启动端子STT、复位端子RT、栅极导通电压端子VGHT和栅极截止电压端子VGLT，其中，通过前一级的输出端子OT输出的启动信号或进位信号被输入到启动端子STT，后一级的输出信号被输入到复位端子RT，栅极导通电压被施加到栅极导通电压端子VGHT，并且栅极截止电压被施加到栅极截止电压端子VGLT。节点控制单元NC根据前一级的进位信号来控制输入到启动端子STT的启动信号或上拉节点NQ和下拉节点NQB的充电和放电。为了稳定地控制级STA的输出，当上拉节点NQ具有栅极导通电压时，节点控制单元NC使得下拉节点NQB具有栅极截止电压，并且当下拉节点NQB具有栅极导通电压时，节点控制单元NC使得上拉节点NQ具有栅极截止电压。为此，节点控制单元NC可以包括多个晶体管。

当级STA被上拉时，即当上拉节点NQ具有栅极导通电压时，上拉晶体管TU导通，并且将输入到时钟端子CT的时钟信号输出到输出端子OT。当级STA被下拉时，例如当下拉节点NQB具有栅极导通电压时，下拉晶体管TD导通，并且将栅极截止电压端子VGLT的栅极截止电压输出到输出端子OT。

多个级STA中的每一个的上拉晶体管TU、下拉晶体管TD和节点控制单元NC的多个晶体管可以由薄膜晶体管(TFT)形成。此外，多个级STA的上拉晶体管TU、下拉晶体管TD和节点控制单元NC的多个晶体管中的每一个由如图7所示的N型MOSFET形成，但是本公开的实施例不限于此。也就是说，多个级STA中的每一个的上拉晶体管TU、下拉晶体管TD和节点控制单元NC的多个晶体管可以由P型MOSFET形成。

扫描电路单元SCU中的每一个可以包括上拉晶体管TU、下拉晶体管TD、节点控制单元NC的多个晶体管和上拉电容器Cpu中的至少一个。因此，级STA可以由多个扫描电路单元SCU的组合构成。例如，级STA可以由包括上拉晶体管TU的扫描电路单元SCU、包括下拉晶体管TD的扫描电路单元SCU、包括来自节点控制单元NC的多个晶体管之中的一些晶体管的扫描电路单元SCU、包括来自节点控制单元NC的多个晶体管之中的剩余晶体管的扫描电路单元SCU、以及包括上拉电容器Cpu的扫描电路单元SCU的组合构成。

图8至图11是示出图5的区域C的示例的放大布局图。图12至图14是示出图8的区域D、区域E和区域F的示例的放大布局图。

图8和图12至图14示出了第一栅极金属层、第二栅极金属层、第一源极金属层和第二源极金属层的布局。图9示出了除了图8的布局之外的第三源极金属层的布局，并且图10示出了除了图9的布局之外的第四源极金属层的布局。图11示出了除了图10的布局之外的第五源极金属层的布局。

参照图8至图14，初始化电压线VIL、第k初始化扫描线GILk、第k写入扫描线GWLk、第k PWM发光线PWELk、第一水平供电线HVDL、栅极截止电压线VGHL、第k扫频信号线SWPLk、第k控制扫描线GCLk、第k PAM发光线PAELk、测试信号线TSTL和第二供电线VSL可以在第一方向DR1上延伸。初始化电压线VIL、第k初始化扫描线GILk、第k写入扫描线GWLk、第k PWM发光线PWELk、第一水平供电线HVDL、栅极截止电压线VGHL、第k扫频信号线SWPLk、第k控制扫描线GCLk、第k PAM发光线PAELk、测试信号线TSTL和第二供电线VSL可以在第二方向DR2上彼此间隔开。

第j数据线DLj、第j+1数据线DLj+1、第j+2数据线DLj+2、第一垂直供电线VVDL、第一PAM数据线RDL、第二PAM数据线GDL和第三PAM数据线BDL可以在第二方向DR2上延伸。第j数据线DLj、第j+1数据线DLj+1、第j+2数据线DLj+2、第一垂直供电线VVDL、第一PAM数据线RDL、第二PAM数据线GDL和第三PAM数据线BDL可以设置成在第一方向DR1上彼此间隔开。

第三供电线VDL2可以包括第一水平供电线HVDL和第一垂直供电线VVDL。因此，第三电源电压可以被施加到第一水平供电线HVDL和第一垂直供电线VVDL。

为了增加多个透射区域TA中的每一个的透射率，设置在在第一方向DR1上的相邻透射区域TA之间的布线区域LA的第一方向DR1上的长度可以小于像素PX中的每一个在第一方向DR1上的长度。特别地，随着设置在在第一方向DR1上的相邻透射区域TA之间的布线区域LA的第一方向DR1上的长度减小，透射区域TA的面积增大。因此，在布线区域LA中彼此相邻的第j数据线DLj和第j+1数据线DLj+1之间的间隙以及彼此相邻的第j+1数据线DLj+1和第j+2数据线DLj+2之间的间隙可以小于像素PX的间隙。此外，布线区域LA中彼此相邻的第一PAM数据线RDL和第二PAM数据线GDL之间的间隙以及第二PAM数据线GDL和第三PAM数据线BDL之间的间隙可以小于像素PX的间隙。

此外，与第一像素电路驱动器PXC1重叠的第一垂直供电线VVDL可以通过第一电力桥VBE1连接到与第二像素电路驱动器PXC2重叠的第一垂直供电线VVDL。第一电力桥VBE1可以通过第一桥孔BH1连接到与第一像素电路单元PXC1重叠的第一垂直供电线VVDL，并且通过第二桥孔BH2连接到与第二像素电路单元PXC2重叠的第一垂直供电线VVDL。第一电力桥VBE1可以与第一PAM数据线RDL重叠。

此外，与第三像素电路单元PXC3重叠的第一垂直供电线VVDL可以通过第二电力桥VBE2连接到与第二像素电路单元PXC2重叠的第一垂直供电线VVDL。第二电力桥VBE2可以通过第三桥孔BH3连接到与第三像素电路单元PXC3重叠的第一垂直供电线VVDL，并且通过第四桥孔BH4连接到与第二像素电路单元PXC2重叠的第一垂直供电线VVDL。第二电力桥VBE2可以与第j+2数据线DLj+2重叠。

第一子像素RP包括第一晶体管T1至第十九晶体管T19、第一电容器电极CE1至第六电容器电极CE6、第一栅极连接电极GCE1至第五栅极连接电极GCE5、第一数据连接电极DCE1和第二数据连接电极DCE2、第一连接电极CCE1至第七连接电极CCE7、第一焊盘连接电极ANDE1以及发光元件。

第一晶体管T1包括第一沟道CH1、第一栅电极G1、第一源电极S1和第一漏电极D1。第一沟道CH1可以在第三方向DR3(例如，厚度方向)上与第一栅电极G1重叠。第一栅电极G1可以通过第一接触孔CT1连接到第一连接电极CCE1。第一栅电极G1可以与第一电容器电极CE1一体形成。第一栅电极G1可以在第三方向DR3上与第二电容器电极CE2重叠。第一源电极S1可以连接到第二漏电极D2和第五漏电极D5。第一漏电极D1可以连接到第三子源电极S41和第六源电极S6。第一源电极S1和第一漏电极D1可以在第三方向DR3上与第二电容器电极CE2重叠。

第二晶体管T2包括第二沟道CH2、第二栅电极G2、第二源电极S2和第二漏电极D2。第二沟道CH2可以在第三方向DR3上与第二栅电极G2重叠。第二栅电极G2可以与第一栅极连接电极GCE1一体形成。第二源电极S2可以通过第一数据接触孔DCT1连接到第一数据连接电极DCE1。第二漏电极D2可以连接到第一源电极S1。

第三晶体管T3的第一子晶体管T31包括第一子沟道CH31、第一子栅电极G31、第一子源电极S31和第一子漏电极D31。第一子沟道CH31可以在第三方向DR3上与第一子栅电极G31重叠。第一子栅电极G31可以与第二栅极连接电极GCE2一体形成。第一子源电极S31可以连接到第四子漏电极D42，并且第一子漏电极D31可以连接到第二子源电极S32。第一子源电极S31可以在第三方向DR3上与第k写入扫描线GWLk重叠。第一子漏电极D31可以在第三方向DR3上与初始化电压线VIL重叠。

第三晶体管T3的第二子晶体管T32包括第二子沟道CH32、第二子栅电极G32、第二子源电极S32和第二子漏电极D32。第二子沟道CH32可以在第三方向DR3上与第二子栅电极G32重叠。第二子栅电极G32可以与第二栅极连接电极GCE2一体形成。第二子源电极S32可以连接到第一子漏电极D31，并且第二子漏电极D32可以通过第一电源接触孔VCT1连接到初始化电压线VIL。第二子源电极S32和第二子漏电极D32可以在第三方向DR3上与初始化电压线VIL重叠。

第四晶体管T4的第三子晶体管T41包括第三子沟道CH41、第三子栅电极G41、第三子源电极S41和第三子漏电极D41。第三子沟道CH41可以在第三方向DR3上与第三子栅电极G41重叠。第三子栅电极G41可以与第一栅极连接电极GCE1一体形成。第三子源电极S41可以连接到第一漏电极D1，并且第三子漏电极D41可以连接到第四子源电极S42。

第四晶体管T4的第四子晶体管T42包括第四子沟道CH42、第四子栅电极G42、第四子源电极S42和第四子漏电极D42。第四子沟道CH42可以在第三方向DR3上与第四子栅电极G42重叠。第四子栅电极G42可以与第一栅极连接电极GCE1一体形成。第四子源电极S42可以连接到第三子漏电极D41，并且第四子漏电极D42可以连接到第一子源电极S31。

第五晶体管T5包括第五沟道CH5、第五栅电极G5、第五源电极S5和第五漏电极D5。第五沟道CH5可以在第三方向DR3上与第五栅电极G5重叠。第五栅电极G5可以与第六栅极连接电极GCE6一体形成。第五源电极S5可以通过第二电源接触孔VCT2连接到第一水平供电线HVDL。第五漏电极D5可以连接到第一源电极S1。第五漏电极D5可以在第三方向DR3上与第二电容器电极CE2的延伸部EX重叠。

第六晶体管T6包括第六沟道CH6、第六栅电极G6、第六源电极S6和第六漏电极D6。第六沟道CH6可以在第三方向DR3上与第六栅电极G6重叠。第六栅电极G6可以与第六栅极连接电极GCE6一体形成。第六源电极S6可以连接到第一漏电极D1。第六漏电极D6可以通过第十接触孔CT10连接到第四连接电极CCE4。第六漏电极D6可以在第三方向DR3上与第二连接电极CCE2和第一水平供电线HVDL重叠。

第七晶体管T7包括第七沟道CH7、第七栅电极G7、第七源电极S7和第七漏电极D7。第七沟道CH7可以在第三方向DR3上与第七栅电极G7重叠。第七栅电极G7可以与第三栅极连接电极GCE3一体形成。第七栅电极G7可以在第三方向DR3上与初始化电压线VIL重叠。第七源电极S7可以通过第七接触孔CT7连接到栅极截止电压线VGHL。第七漏电极D7可以通过第六接触孔CT6连接到第k扫频信号线SWPLk。

第八晶体管T8包括第八沟道CH8、第八栅电极G8、第八源电极S8和第八漏电极D8。第八沟道CH8可以在第三方向DR3上与第八栅电极G8重叠。第八栅电极G8可以在第二方向DR2上延伸。第八栅电极G8可以与第三电容器电极CE3一体形成。第八源电极S8可以连接到第九漏电极D9和第十二漏电极D12。第八漏电极D8可以连接到第七子源电极S111。

第九晶体管T9包括第九沟道CH9、第九栅电极G9、第九源电极S9和第九漏电极D9。第九沟道CH9可以在第三方向DR3上与第九栅电极G9重叠。第九栅电极G9可以在第二方向DR2上延伸。第九栅电极G9可以与第一栅极连接电极GCE1一体形成。第九源电极S9可以通过第三数据接触孔DCT3连接到第二数据连接电极DCE2。第九漏电极D9可以连接到第八源电极S8。

第十晶体管T10的第五子晶体管T101包括第五子沟道CH101、第五子栅电极G101、第五子源电极S101和第五子漏电极D101。第五子沟道CH101可以在第三方向DR3上与第五子栅电极G101重叠。第五子栅电极G101可以与第二栅极连接电极GCE2一体形成。第五子源电极S101可以连接到第八子漏电极D112，并且第五子漏电极D101可以连接到第六子源电极S102。第五子源电极S101可以在第三方向DR3上与第k写入扫描线GWLk重叠。第五子漏电极D101可以在第三方向DR3上与初始化电压线VIL重叠。

第十晶体管T10的第六子晶体管T102包括第六子沟道CH102、第六子栅电极G102、第六子源电极S102和第六子漏电极D102。第六子沟道CH102可以在第三方向DR3上与第六子栅电极G102重叠。第六子栅电极G102可以与第二栅极连接电极GCE2一体形成。第六子源电极S102可以连接到第五子漏电极D101，并且第六子漏电极D102可以通过第一电源接触孔VCT1连接到初始化电压线VIL。第六子源电极S102和第六子漏电极D102可以在第三方向DR3上与初始化电压线VIL重叠。

第十一晶体管T11的第七子晶体管T111包括第七子沟道CH111、第七子栅电极G111、第七子源电极S111和第七子漏电极D111。第七子沟道CH111可以在第三方向DR3上与第七子栅电极G111重叠。第七子栅电极G111可以与第一栅极连接电极GCE1一体形成。第七子源电极S111可以连接到第八漏电极D8，并且第七子漏电极D111可以连接到第八子源电极S112。

第十一晶体管T11的第八子晶体管T112包括第八子沟道CH112、第八子栅电极G112、第八子源电极S112和第八子漏电极D112。第八子沟道CH112可以在第三方向DR3上与第八子栅电极G112重叠。第八子栅电极G112可以与第一栅极连接电极GCE1一体形成。第八子源电极S112可以连接到第七子漏电极D111，并且第八子漏电极D112可以连接到第五子源电极S101。

第十二晶体管T12包括第十二沟道CH12、第十二栅电极G12、第十二源电极S12和第十二漏电极D12。第十二沟道CH12可以在第三方向DR3上与第十二栅电极G12重叠。第十二栅电极G12可以与第六栅极连接电极GCE6一体形成。第十二源电极S12可以通过第十一接触孔CT11连接到第五连接电极CCE5。

第十三晶体管T13包括第十三沟道CH13、第十三栅电极G13、第十三源电极S13和第十三漏电极D13。第十三沟道CH13可以在第三方向DR3上与第十三栅电极G13重叠。第十三栅电极G13可以与第三栅极连接电极GCE3一体形成。第十三源电极S13可以通过第二电源接触孔VCT2连接到第一水平供电线HVDL。第十三漏电极D13可以通过第三接触孔CT3连接到第二连接电极CCE2。

第十四晶体管T14包括第十四沟道CH14、第十四栅电极G14、第十四源电极S14和第十四漏电极D14。第十四沟道CH14可以在第三方向DR3上与第十四栅电极G14重叠。第十四栅电极G14可以与第六栅极连接电极GCE6一体形成。第十四源电极S14可以通过第十一接触孔CT11连接到第五连接电极CCE5。第十四漏电极D14可以通过第四接触孔CT4连接到第二连接电极CCE2。

第十五晶体管T15包括第十五沟道CH15、第十五栅电极G15、第十五源电极S15和第十五漏电极D15。第十五沟道CH15可以在第三方向DR3上与第十五栅电极G15重叠。第十五栅电极G15可以与第五电容器电极CE5一体形成。第十五源电极S15可以连接到第九漏电极D9。第十五漏电极D15可以连接到第十七源电极S17。

第十六晶体管T16的第九子晶体管T161包括第九子沟道CH161、第九子栅电极G161、第九子源电极S161和第九子漏电极D161。第九子沟道CH161可以在第三方向DR3上与第九子栅电极G161重叠。第九子栅电极G161可以与第三栅极连接电极GCE3一体形成。第九子源电极S161可以通过第十接触孔CT10连接到第四连接电极CCE4，并且第九子漏电极D161可以连接到第十子源电极S162。

第十六晶体管T16的第十子晶体管T162包括第十子沟道CH162、第十子栅电极G162、第十子源电极S162和第十子漏电极D162。第十子沟道CH162可以在第三方向DR3上与第十子栅电极G162重叠。第十子栅电极G162可以与第三栅极连接电极GCE3一体形成。第十子源电极S162可以连接到第九子漏电极D161，并且第十子漏电极D162可以通过第九接触孔CT9连接到初始化电压线VIL。

第十七晶体管T17包括第十七沟道CH17、第十七栅电极G17、第十七源电极S17和第十七漏电极D17。第十七沟道CH17可以在第三方向DR3上与第十七栅电极G17重叠。第十七栅电极G17可以与第五栅极连接电极GCE5一体形成。第十七源电极S17可以连接到第十五漏电极D15。第十七漏电极D17可以通过第十六接触孔CT16连接到第七连接电极CCE7。

第十八晶体管T18包括第十八沟道CH18、第十八栅电极G18、第十八源电极S18和第十八漏电极D18。第十八沟道CH18可以在第三方向DR3上与第十八栅电极G18重叠。第十八栅电极G18可以与第三栅极连接电极GCE3一体形成。第十八源电极S18可以通过第九接触孔CT9连接到初始化电压线VIL。第十八漏电极D18可以通过第十六接触孔CT16连接到第七连接电极CCE7。

第十九晶体管T19包括第十九沟道CH19、第十九栅电极G19、第十九源电极S19和第十九漏电极D19。第十九沟道CH19可以在第三方向DR3上与第十九栅电极G19重叠。第十九栅电极G19可以通过第二十三接触孔CT23连接到测试信号线TSTL。第十九源电极S19可以通过第二十一接触孔CT21连接到第三连接电极CCE3。第十九漏电极D19可以通过第二十四接触孔CT24连接到第二供电线VSL。

第一电容器电极CE1可以与第一栅电极G1一体形成。第二电容器电极CE2可以在第三方向DR3上与第一电容器电极CE1重叠。第一电容器电极CE1可以是第一电容器C1的一个电极，并且第二电容器电极CE2可以是第一电容器C1的另一电极。

第二电容器电极CE2包括暴露第一栅电极G1的孔，并且第一连接电极CCE1可以在该孔中通过第一接触孔CT1连接到第一栅电极G1。

第二电容器电极CE2可以包括在第二方向DR2上延伸的延伸部EX。第二电容器电极CE2的延伸部EX可以与第k PWM发光线PWELk和第一水平供电线HVDL交叉。第二电容器电极CE2的延伸部EX可以通过第五接触孔CT5连接到第k扫频信号线SWPLk。

第三电容器电极CE3可以与第八栅电极G8一体形成。第四电容器电极CE4可以在第三方向DR3上与第三电容器电极CE3重叠。第三电容器电极CE3可以是第二电容器C2的一个电极，并且第四电容器电极CE4可以是第二电容器C2的另一电极。

第四电容器电极CE4包括暴露第八栅电极G8的孔，并且第六连接电极CCE6可以在该孔中通过第十二接触孔CT12连接到第八栅电极G8。

第五电容器电极CE5可以与第四栅极连接电极GCE4和第十五栅电极G15一体形成。第六电容器电极CE6可以在第三方向DR3上与第五电容器电极CE5重叠。第五电容器电极CE5可以是第三电容器C3的一个电极，并且第六电容器电极CE6可以是第三电容器C3的另一电极。第六电容器电极CE6可以通过第十八接触孔CT18连接到初始化电压线VIL。

第一栅极连接电极GCE1可以通过第一栅极接触孔GCT1和第三栅极接触孔GCT3连接到第k写入扫描线GWLk。第二栅极连接电极GCE2可以通过第二栅极接触孔GCT2连接到第k初始化扫描线GILk。第三栅极连接电极GCE3可以通过第八接触孔CT8连接到第k控制扫描线GCLk。第四栅极连接电极GCE4可以通过第十七接触孔CT17连接到第四连接电极CCE4。第五栅极连接电极GCE5可以通过第十九接触孔CT19连接到第k PAM发光线PAELk。第六栅极连接电极GCE6可以通过第十四接触孔CT14连接到第k条PWM发光线PWELk。

第一数据连接电极DCE1可以通过第一数据接触孔DCT1连接到第二源电极S2，并且可以通过第二数据接触孔DCT2连接到第j数据线DLj。第二数据连接电极DCE2可以通过第三数据接触孔DCT3连接到第九源电极S9，并且可以通过第四数据接触孔DCT4连接到第一PAM数据线RDL。

第一连接电极CCE1可以在第二方向DR2上延伸。第一连接电极CCE1可以通过第一接触孔CT1连接到第一栅电极G1，并且可以通过第二接触孔CT2连接到第一子源电极S31和第四子漏电极D42。

第二连接电极CCE2可以在第一方向DR1上延伸。第二连接电极CCE2可以通过第三接触孔CT3连接到第十二漏电极D12，可以通过第十四接触孔CT14连接到第十四漏电极D14，并且可以通过第十五接触孔CT15连接到第四电容器电极CE4。

第三连接电极CCE3可以通过第二十一接触孔CT21连接到第十九源电极S19，并且可以通过第二十二接触孔CT22连接到第一焊盘连接电极ANDE1。

第四连接电极CCE4可以在第一方向DR1上延伸。第四连接电极CCE4可以通过第十接触孔CT10连接到第六漏电极D6和第九子源电极S161，并且可以通过第十七接触孔CT17连接到第四栅极连接电极GCE4。

第五连接电极CCE5可以在第一方向DR1上延伸。第五连接电极CCE5可以通过第十一接触孔CT11连接到第十二源电极S12和第十四源电极S14，并且可以通过第四电源接触孔VCT4连接到第四电容器电极CE4。

第六连接电极CCE6可以在第二方向DR2上延伸。第六连接电极CCE6可以通过第十二接触孔CT12连接到第三电容器电极CE3，并且可以通过第十三接触孔CT13连接到第五子源电极S101和第八子漏电极D112。

第七连接电极CCE7可以通过第十六接触孔CT16连接到第十七漏电极D17和第十八漏电极D18。第七连接电极CCE7可以通过第二十接触孔CT20连接到第一焊盘连接电极ANDE1。

第一焊盘连接电极ANDE1可以在第二方向DR2上延伸。第一焊盘连接电极ANDE1可以通过第二十接触孔CT20连接到第七连接电极CCE7，并且可以通过第二十二接触孔CT22连接到第三连接电极CCE3。

第二焊盘连接电极ANDE2可以通过第二十五接触孔CT25连接到第一焊盘连接电极ANDE1。

第一阳极焊盘电极APD1可以通过第二十六接触孔CT26连接到第二焊盘连接电极ANDE2。

第一补充电极SPE1可以在第三方向DR3上与第一阳极焊盘电极APD1重叠，并且第二补充电极SPE2可以在第三方向DR3上与第一阴极焊盘电极CPD1重叠。

电源连接电极VDCE可以在第二方向DR2上延伸。电源连接电极VDCE可以通过第四电源接触孔VCT4连接到第五连接电极CCE5。

根据一个或多个实施例，第二子像素GP的布局和第三子像素BP的布局可以基本上与参照图12至图14描述的第一子像素RP相同。因此，将省略对根据一个或多个实施例的第二子像素GP的布局和第三子像素BP的布局的描述。

图15是示出根据一个或多个实施例的第一像素电路单元和第一发光元件的电路图。

参照图15，根据一个或多个实施例的第一像素电路单元PXC1_1可以连接到第k初始化扫描线GILk、第k写入扫描线GWLk和第k控制扫描线GCLk。此外，第一像素电路单元PXC1_1可以连接到第j数据线DLj、施加有第一电源电压的第一供电线VDL、施加有第二电源电压的第二供电线VSL、以及供应有初始化电压的初始化电压线VIL。

第一像素电路单元PXC1_1可以包括驱动晶体管DT、开关元件和电容器CST1。开关元件包括第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6。

第一发光元件REL响应于驱动晶体管DT的驱动电流而发光。随着驱动电流增加，来自第一发光元件REL的发光量可以增加。第一发光元件REL的第一电极可以连接到第四晶体管ST4的第一电极和第六晶体管ST6的第二电极，并且第二电极可以连接到第二供电线VSL。

驱动晶体管DT响应于施加到栅电极的电压(例如，数据电压)来控制在第一电极和第二电极之间流动的驱动电流。

第一晶体管ST1由第k初始化扫描线GILk的初始化扫描信号导通，以将驱动晶体管DT的栅电极连接到初始化电压线VIL。因此，初始化电压线VIL的初始化电压可以被施加到驱动晶体管DT的栅电极。

第二晶体管ST2由第k写入扫描线GWLk的写入扫描信号导通，以将驱动晶体管DT的第一电极连接到第j数据线DLj。因此，第j数据线DLj的数据电压可以被施加到驱动晶体管DT的第一电极。

第三晶体管ST3由第k写入扫描线GWLk的写入扫描信号导通，以连接驱动晶体管DT的栅电极和第二电极。当驱动晶体管DT的栅电极和第二电极连接时，驱动晶体管DT作为二极管驱动。

第四晶体管ST4由第k控制扫描线GCLk的控制扫描信号导通，以将第一发光元件REL的第一电极连接到初始化电压线VIL。初始化电压线VIL的初始化电压可以被施加到第一发光元件REL的第一电极。

第五晶体管ST5由第k发光线ELk的发光信号导通，以将驱动晶体管DT的第一电极连接到第一供电线VDL。第五晶体管ST5的栅电极连接到第k发光线ELk，第一电极连接到第一供电线VDL，并且第二电极连接到驱动晶体管DT的第一电极。

第六晶体管ST6设置在驱动晶体管DT的第二电极和第一发光元件REL的第一电极之间。第六晶体管ST6由第k发光线ELk的发光控制信号导通，以将驱动晶体管DT的第二电极连接到第一发光元件REL的第一电极。

当第五晶体管ST5和第六晶体管ST6两者都导通时，驱动晶体管DT的响应于施加到驱动晶体管DT的栅电极的数据电压的驱动电流可以流向第一发光元件REL。

电容器CST1形成在驱动晶体管DT的栅电极和第一供电线VDL之间。电容器CST1的第一电容器电极可以连接到驱动晶体管DT的栅电极，并且第二电容器电极可以连接到第一供电线VDL。

当第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每一个的第一电极是源电极时，第二电极可以是漏电极。或者，当第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每一个的第一电极是漏电极时，第二电极可以是源电极。

第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的每一个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任一种形成。在图15中，第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT主要被描述为由P型MOSFET形成，但是本公开不限于此。例如，第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT可以由N型MOSFET形成。或者，第一晶体管ST1、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6以及驱动晶体管DT中的至少一个可以由N型MOSFET形成。

在一个或多个实施例中，根据一个或多个实施例的第二像素电路单元PXC2和第三像素电路单元PXC3可以基本上与参照图15所描述的第一像素电路单元PXC1_1相同。因此，将省略对根据一个或多个实施例的第二像素电路单元PXC2和第三像素电路单元PXC3的描述。

如图15所示，当第一像素电路单元PXC1_1、第二像素电路单元PXC2和第三像素电路单元PXC3包括七个晶体管DT和ST1至ST6以及一个电容器CST1时，第一像素电路单元PXC1_1的面积、第二像素电路单元PXC2的面积和第三像素电路单元PXC3的面积可以减小，并且透射区域TA的面积可以比如图6所示的包括十九个晶体管T1至T19和三个电容器C1至C3的情况增大。因此，可以增大透射区域TA的面积与显示装置10的面积之比，从而可以更清楚地看到显示装置10的后表面上的背景或物体。

图16是示出根据一个或多个实施例的第一像素电路单元和第一发光元件的电路图。

参照图16，根据一个或多个实施例的第一像素电路单元PXC1_2可以连接到第k扫描线SLk和第k感测扫描线SSLk。此外，第一像素电路单元PXC1_2可以连接到第j数据线DLj、施加有第一电源电压的第一供电线VDL、施加第二电源电压的第二供电线VSL、以及供应有初始化电压的初始化电压线VIL。

第一像素电路单元PXC1_2可以包括第一晶体管T1_2、第二晶体管T2_2和第三晶体管T3_23以及电容器Cst。

第一晶体管T1_2可以是驱动晶体管，其根据第一晶体管T1_2的栅电极和源电极之间的电压差来调整从第一供电线VDL通过第一发光元件REL流到第二供电线VSL的驱动电流。第二晶体管T2_2根据第k扫描线SLk的扫描信号将第j数据线DLj的数据电压供应给第一晶体管T1_2的栅电极。第三晶体管T3_2根据第k感测扫描线SSLk的感测扫描信号来控制初始化电压线VIL与第一发光元件REL的第一电极之间的连接。

第一晶体管T1_2、第二晶体管T2_2和第三晶体管T3_2中的每一个的第一电极可以是源电极并且第二电极可以是漏电极，但是本公开的实施例不限于此。也就是说，第一晶体管T1_2、第二晶体管T2_2和第三晶体管T3_2中的每一个的第一电极可以是漏电极，并且第二电极可以是源电极。

电容器Cst设置在第一晶体管T1_2的栅电极和第一电极之间。电容器Cst存储第一晶体管T1_2的栅电极和第一电极之间的差电压。

第一晶体管T1_2、第二晶体管T2_2和第三晶体管T3_2可以由薄膜晶体管(TFT)形成。此外，在图16中，第一晶体管T1_2、第二晶体管T2_2和第三晶体管T3_2主要被描述为由N型MOSFET(金属氧化物半导体场效应晶体管)形成，但是应当注意，本公开不限于此。第一晶体管T1_2、第二晶体管T2_2和第三晶体管T3_2可以由P型MOSFET形成。

如图16所示，当第一像素电路单元PXC1_2、第二像素电路单元PXC2和第三像素电路单元PXC3包括三个晶体管T1_2至T3_2和一个电容器Cst时，第一像素电路单元PXC1_2的面积、第二像素电路单元PXC2的面积和第三像素电路单元PXC3的面积可以减小，并且透射区域TA的面积可以比如图6所示的包括十九个晶体管T1至T19和三个电容器C1至C3的情况增大。因此，可以增大透射区域TA的面积与显示装置10的面积之比，从而可以更清楚地看到显示装置10的后表面上的背景或物体。

图17和图18是示出沿图8的线A-A'截取的显示面板的示例的剖视图。图19是示出沿图8的线B-B'截取的显示面板的示例的剖视图。

参照图17至图19，显示面板100可以包括衬底SUB、薄膜晶体管层TFTL和发光元件层。

缓冲层BF可以设置在衬底SUB上。衬底SUB可以由诸如玻璃或聚合物树脂的绝缘材料制成。例如，当衬底SUB由聚合物树脂制成时，其可以包括聚酰亚胺。衬底SUB可以是能够弯折、折叠、卷曲等的柔性衬底。

缓冲层BF是用于保护薄膜晶体管层TFTL的晶体管和发光元件层的发光元件REL不受穿过易受湿气渗透的衬底SUB的湿气的影响。缓冲层BF可以由交替堆叠的多个无机层形成。例如，缓冲层BF可以形成为多层，在该多层中，硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层和铝氧化物层中的一个或多个无机层交替堆叠。

有源层可以设置在缓冲层BF上。有源层包括第一晶体管T1至第十九晶体管T19的沟道、源电极和漏电极。有源层可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。

第一晶体管T1至第十九晶体管T19的沟道可以分别在第三方向DR3上与栅电极重叠。第一晶体管T1至第十九晶体管T19的源电极和漏电极可以不在第三方向DR3上与栅电极重叠。第一晶体管T1至第十九晶体管T19的源电极和漏电极可以是通过用离子掺杂硅半导体或氧化物半导体而获得的导电区域。

栅极绝缘层130可以设置在有源层上。栅极绝缘层130可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。

第一栅极金属层可以设置在栅极绝缘层130上。第一栅极金属层包括第一晶体管T1至第十九晶体管T19的第一栅电极G1至第十九栅电极G19、第一电容器电极CE1、第三电容器电极CE3、第五电容器电极CE5以及第一栅极连接电极GCE1至第六栅极连接电极GCE6。第一栅电极G1至第十九栅电极G19、第一电容器电极CE1、第三电容器电极CE3、第五电容器电极CE5以及第一栅极连接电极GCE1至第六栅极连接电极GCE6可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

第一层间绝缘层141可以设置在第一栅极金属层上。第一层间绝缘层141可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。

第二栅极金属层可以设置在第一层间绝缘层141上。第二栅极金属层可以包括第二电容器电极CE2、第四电容器电极CE4和第六电容器电极CE6。第二栅极金属层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

第二电容器电极CE2可以在第三方向DR3上与第一电容器电极CE1重叠，第四电容器电极CE4可以在第三方向DR3上与第三电容器电极CE3重叠，并且第六电容器电极CE6可以在第三方向DR3上与第五电容器电极CE5重叠。因为第一层间绝缘层141具有介电常数(例如，预定的介电常数)，所以第一电容器C1可以由第一电容器电极CE1、第二电容器电极CE2和设置在其间的第一层间绝缘层141形成。此外，第二电容器C2可以由第三电容器电极CE3、第四电容器电极CE4和设置在其间的第一层间绝缘层141形成。

第二层间绝缘层142可以设置在第二栅极金属层上。第二层间绝缘层142可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。

第一源极金属层可以设置在第二层间绝缘层142上。第一源极金属层可以包括初始化电压线VIL、第k初始化扫描线GILk、第k写入扫描线GWLk、第k PWM发光线PWELk、第一水平供电线HVDL、栅极截止电压线VGHL、第k扫频信号线SWPLk、第k控制扫描线GCLk、第k PAM发光线PAELk、测试信号线TSTL和第二供电线VSL。此外，第一源极金属层可以包括第一数据连接电极DCE1和第二数据连接电极DCE2以及第一连接电极CCE1至第七连接电极CCE7。第一源极金属层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

在一个或多个实施例中，第k写入扫描线GWLk可以分别通过穿过第一层间绝缘层141和第二层间绝缘层142的第一栅极接触孔GCT1和第三栅极接触孔GCT3连接到第四子栅电极G42和第八子栅电极G112。第k初始化扫描线GILk可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第二栅极接触孔GCT2连接到第二栅极连接电极GCE2。第k控制扫描线GCLk可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第八接触孔CT8连接到第三栅极连接电极GCE3。第k PAM发光线PAELk可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第十九接触孔CT19连接到第五栅极连接电极GCE5。

在一个或多个实施例中，初始化电压线VIL可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第一电源接触孔VCT1连接到第二子漏电极D32和第六子漏电极D102。初始化电压线VIL可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第九接触孔CT9连接到第十子漏电极D162和第十八漏电极D18。初始化电压线VIL可以通过穿过第二层间绝缘层142的第十八接触孔CT18连接到第六电容器电极CE6。第一水平供电线HVDL可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第二电源接触孔VCT2连接到第五源电极S5和第十三源电极S13。栅极截止电压线VGHL可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第七接触孔CT7连接到第八源电极S8。测试信号线TSTL可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第二十三接触孔CT23连接到第十九栅电极G19。第二供电线VSL可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第二十四接触孔CT24连接到第十九漏电极D19。

在一个或多个实施例中，第一数据连接电极DCE1可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第一数据接触孔DCT1连接到第二源电极S2。第二数据连接电极DCE2可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第三数据接触孔DCT3连接到第九源电极S9。

在一个或多个实施例中，第一连接电极CCE1可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第一接触孔CT1连接到第一栅电极G1，并且可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第二接触孔CT2连接到第一子源电极S31和第四子漏电极D42。

在一个或多个实施例中，第二连接电极CCE2可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第三接触孔CT3连接到第十七漏电极D17，可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第四接触孔CT4连接到第十四漏电极D14，并且可以通过穿过第二层间绝缘层142的第十五接触孔CT15连接到第四电容器电极CE4。

在一个或多个实施例中，第三连接电极CCE3可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第二十一接触孔CT21连接到第十九源电极S19(例如，参见图18)。

在一个或多个实施例中，第四连接电极CCE4可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第十接触孔CT10连接到第九子源电极S161，并且可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第十七接触孔CT17连接到第四栅极连接电极GCE4。

在一个或多个实施例中，第五连接电极CCE5可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第十一接触孔CT11连接到第十二源电极S12和第十四源电极S14。

在一个或多个实施例中，第六连接电极CCE6可以通过穿过第一层间绝缘层141和第二层间绝缘层142的第十二接触孔CT12连接到第八栅电极G8，并且可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第十三接触孔CT13连接到第五子源电极S101和第八子漏电极D112。

在一个或多个实施例中，第七连接电极CCE7可以通过穿过栅极绝缘层130、第一层间绝缘层141和第二层间绝缘层142的第十六接触孔CT16连接到第十七漏电极D17和第十八漏电极D18(例如，参见图18)。

第一平坦化层160可以设置在第一源极金属层上。第一平坦化层160可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层形成。第一平坦化层160可以被称为第四绝缘层。

第一无机绝缘层161可以设置在第一平坦化层160上。第一无机绝缘层161可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。第二层间绝缘层142可以被称为第三绝缘层。

在一个或多个实施例中，第二源极金属层可以设置在第一无机绝缘层161上。第二源极金属层可以包括第j数据线DLj、第一垂直供电线VVDL和第一PAM数据线RDL。此外，第二源极金属层可以包括第一焊盘连接电极ANDE1和电源连接电极VDCE。第二源极金属层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

在一个或多个实施例中，第j数据线DLj可以通过穿过第一平坦化层160和第一无机绝缘层161的第二数据接触孔DCT2连接到第一数据连接电极DCE1。第一PAM数据线RDL可以通过穿过第一平坦化层160和第一无机绝缘层161的第四数据接触孔DCT4连接到第二数据连接电极DCE2。第一垂直供电线VVDL可以通过经过第一平坦化层160和第一无机绝缘层161的第三电源接触孔VCT3连接到第一水平供电线HVDL。第三电源接触孔VCT3可以在第三方向DR3上与第二电源接触孔VCT2重叠。第三电源接触孔VCT3的面积可以大于第二电源接触孔VCT2的面积。

在一个或多个实施例中，第一焊盘连接电极ANDE1通过穿过第一平坦化层160和第一无机绝缘层161的第二十接触孔CT20连接到第七连接电极CCE7，并且可以通过穿过第一平坦化层160和第一无机绝缘层161的第二十二接触孔CT22连接到第三连接电极CCE3(例如，参见图18)。电源连接电极VDCE可以通过穿过第一平坦化层160和第一无机绝缘层161的第四电源接触孔VCT4连接到第五连接电极CCE5。

第二平坦化层180可以设置在第二源极金属层上。第二平坦化层180可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层形成。第二平坦化层180可以被称为第五绝缘层。

第二无机绝缘层181可以设置在第二平坦化层180上。第二无机绝缘层181可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。第二层间绝缘层142可以被称为第三绝缘层。

第三源极金属层可以设置在第二无机绝缘层181上。第三源极金属层可以包括第一供电线VDL1和第二焊盘连接电极ANDE2。第一供电线VDL1可以设置成覆盖第一子像素RP的区域的大部分。第一供电线VDL1可以通过穿过第二平坦化层180和第二无机绝缘层181的第五电源接触孔VCT5连接到电源连接电极VDCE。第二焊盘连接电极ANDE2可以通过穿过第二平坦化层180和第二无机绝缘层181的第二十五接触孔CT25连接到第一焊盘连接电极ANDE1。第三源极金属层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

第三平坦化层190可以设置在第三源极金属层上。第三平坦化层190可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层形成。第三平坦化层190可以被称为第六绝缘层。

第三无机绝缘层191可以设置在第三平坦化层190上。第三无机绝缘层191可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。第二层间绝缘层142可以被称为第三绝缘层。

第四源极金属层可以设置在第三无机绝缘层191上。第一补充电极SPE1和第二补充电极SPE2可以设置在第四源极金属层中。第一补充电极SPE1可以在第三方向DR3上与第一阳极焊盘电极APD1重叠，并且第二补充电极SPE2可以在第三方向DR3上与第一阴极焊盘电极CPD1重叠。

在第一发光元件REL的第一电极AE1和第二接触电极CTE2之间以及在第一发光元件REL的第二电极CE1和第一接触电极CTE1之间设置导电接合，并且可以通过按压第一发光元件REL将第一发光元件REL附接到第一接触电极CTE1和第二接触电极CTE2。在这种情况下，第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1可以与第一像素电路单元PXC1的多个晶体管重叠，以便最大化透射区域TA的面积。在这种情况下，支撑第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1的第三平坦化层190和无机绝缘层191和192可能由于第一发光元件REL的加压而塌陷，并且因此第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1中的至少一个可能与第一供电线VDL1短路。在这种情况下，第一发光元件REL可能不按预期发光。

第一补充电极SPE1和第二补充电极SPE2用于在按压第一发光元件REL时支撑第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1。此外，第一补充电极SPE1和第二补充电极SPE2被电浮置。因此，如图18所示，即使由于第一发光元件REL的加压而使第一阳极焊盘电极APD1与第一补充电极SPE1短路并且第一阴极焊盘电极CPD1与第二补充电极SPE2短路，第一发光元件REL的发光也不会受到影响。

为了增加第一补充电极SPE1和第二补充电极SPE2支撑第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1的力，第一补充电极SPE1和第二补充电极SPE2的厚度可以比第一阳极焊盘电极APD1的厚度和第一阴极焊盘电极CPD1的厚度更厚。此外，第一补充电极SPE1的厚度和第二补充电极SPE2的厚度可以大于第一焊盘连接电极ANDE1的厚度和第二焊盘连接电极ANDE2的厚度。

第四源极金属层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

第四无机绝缘层192可以设置在第四源极金属层上。第四无机绝缘层192可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。然而，本说明书的实施例不限于此，并且第四无机绝缘层192可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机膜形成。

第五源极金属层可以设置在第四无机绝缘层192上。第五源极金属层可以包括第二供电线VSL、第一阳极焊盘电极APD1和第一阴极焊盘电极CPD1。第二供电线VSL可以连接到第一阴极焊盘电极CPD1。也就是说，第二供电线VSL和第一阴极焊盘电极CPD1可以一体形成。第一阳极焊盘电极APD1可以通过穿过第三平坦化层190、第三无机绝缘层191和第四无机绝缘层192的第二十六接触孔CT26连接到第二焊盘连接电极ANDE2。第五源极金属层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

透明金属层可以设置在第五源极金属层上。透明金属层可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1的厚度和第二接触电极CTE2的厚度可以小于第一阳极焊盘电极APD1的厚度和第一阴极焊盘电极CPD1的厚度。

第一接触电极CTE1可以设置在第一阳极焊盘电极APD1上，并且第二接触电极CTE2可以设置在第一阴极焊盘电极CPD1上。第一接触电极CTE1可以连接到第一发光元件REL的第一电极，并且第二接触电极CTE2可以连接到第一发光元件REL的第二电极。透明金属层可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明金属材料(TCO，透明导电材料)制成。

第一钝化层PAS可以设置在透明金属层上。第一钝化层PAS可以由硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层形成。第一钝化层PAS可以不覆盖透明金属层的上表面的一部分。

在图18中，例举了其中第一发光元件REL的第一电极AE1面向第二接触电极CTE2，并且第一发光元件REL的第二电极CE1面向第一接触电极CTE1的倒装芯片型微型LED。第一发光元件REL可以由诸如GaN的无机材料形成。第一发光元件REL在第一方向DR1、第二方向DR2和第三方向DR3上的长度可以各自为几μm至几百μm。例如，第一发光元件REL在第一方向DR1、第二方向DR2和第三方向DR3上的长度可以各自具有约100μm或更小的长度。

第一发光元件REL以及第二发光元件GEL和第三发光元件BEL可以生长并形成在诸如硅晶圆的半导体衬底上。发光元件REL、GEL和BEL可以直接从硅晶圆转移到衬底SUB的阳极焊盘电极APD1/APD2/APD3和阴极焊盘电极CPD1、CPD2和CPD3上。或者，发光元件REL、GEL和BEL可以通过使用静电头的静电方法或使用诸如聚二甲基硅氧烷(PDMS)或硅树脂的弹性聚合物材料作为转移衬底的印模方法而转移到衬底SUB的阳极焊盘电极APD1/APD2/APD3和阴极焊盘电极CPD1、CPD2和CPD3上。

第一发光元件REL可以是包括基底衬底SPUB、n型半导体NSEM、有源层MQW、p型半导体PSEM、第一电极AE1和第二电极CE1的发光结构。

基底衬底SPUB可以是蓝宝石衬底，但是本说明书的实施例不限于此。

n型半导体NSEM可以设置在基底衬底SPUB的一个表面上。例如，n型半导体NSEM可以设置在基底衬底SPUB的下表面上。n型半导体NSEM可以由掺杂有诸如Si、Ge、Se或Sn的n型导电型掺杂剂的GaN制成。

有源层MQW可以设置在n型半导体NSEM的一个表面的一部分上。有源层MQW可以包括具有单量子阱结构或多量子阱结构的材料。当有源层MQW包含具有多量子阱结构的材料时，有源层MQW可以具有其中交替层叠有多个阱层和阻挡层的结构。在这种情况下，阱层可以由InGaN形成，并且阻挡层可以由GaN或AlGaN形成，但不限于此。或者，有源层MQW可以具有其中交替堆叠有具有大能带隙的半导体材料和具有小能带隙的半导体材料的结构，并且可以根据发射光的波段包括其它III族至V族半导体材料。

p型半导体PSEM可以设置在有源层MQW的一个表面上。p型半导体PSEM可以由掺杂有诸如Mg、Zn、Ca或Ba的p型导电型掺杂剂的GaN制成。

第一电极AE1可以设置在p型半导体PSEM上，并且第二电极CE1可以设置在n型半导体NSEM的一个表面的另一部分上。其上设置有第二电极CE1的n型半导体NSEM的一个表面的另一部分可以与其上设置有有源层MQW的n型半导体NSEM的一个表面的一部分间隔开设置。

第一电极AE1可以通过诸如各向异性导电膜(ACF)或各向异性导电胶(ACP)的导电粘合构件粘附到第二接触电极CTE2。或者，第一电极AE1可以通过焊接工艺粘附到第二接触电极CTE2。

第二电极CE1可以通过诸如各向异性导电膜(ACF)或各向异性导电胶(ACP)的导电粘合构件粘附到第二接触电极CTE2。或者，第二电极CE1可以通过焊接工艺粘附到第二接触电极CTE2。

根据一个或多个实施例的第二子像素GP的剖面和第三子像素BP的剖面可以基本上与参照图17至图19描述的第一子像素RP的剖面相同。因此，将省略对根据一个或多个实施例的第二子像素GP的剖面和第三子像素BP的剖面的描述。

图20是示出图1的区域A的示例的放大布局图。图21是示出图20的区域B_1的示例的放大布局图。

图20和图21的实施例与图2和图5的实施例的不同之处在于，触摸电极TE设置在透射区域TA中。在图20和图21中，将省略与图2和图5的实施例的描述重合的描述。

参照图20和图21，触摸电极TE可以设置在透射区域TA中。触摸电极TE可以由诸如ITO或IZO的透明金属材料制成，以便减小或最小化透射区域TA的透光率的降低。

触摸电极TE的面积可以大于透射区域TA的面积，但是本说明书的实施例不限于此。触摸电极TE的面积可以小于透射区域TA的面积。触摸电极TE可以连接到布线区域LA中的触摸线TL。在这种情况下，在通过施加到触摸线TL的触摸驱动信号对触摸电极TE的自电容充电之后，可以以检测自电容的变化量的自电容方法来驱动自电容。

如图20和图21所示，通过在透射区域TA中形成透明金属材料的触摸电极TE，可以不使用单独的触摸面板来感测用户的触摸。

图22是示出沿着图21的线C-C'截取的显示面板的示例的剖视图。

参照图22，第二源极金属层还可以包括触摸线TL。触摸线TL可以设置在第一无机绝缘层161上。触摸线TL可以由与第j数据线DLj、第一垂直供电线VVDL、第一PAM数据线RDL和扫描连接线SCNL相同的材料制成。

第三源极金属层还可以包括触摸连接电极TCE1。触摸连接电极TCE1可以设置在第二无机绝缘层181上。触摸连接电极TCE1可以由与第一供电线VDL1和第二焊盘连接电极ANDE2相同的材料制成。触摸连接电极TCE1可以通过穿过第二平坦化层180和第二无机绝缘层181的第一触摸接触孔TCH1连接到触摸线TL。

透明金属层还可以包括触摸电极TE。触摸电极TE可以设置在第四无机绝缘层192上。触摸电极TE可以由与第一接触电极CTE1和第二接触电极CTE2相同的材料形成。触摸电极TE的厚度可以小于第二供电线VSL的厚度。触摸电极TE可以通过穿过第三平坦化层190、第三无机绝缘层191和第四无机绝缘层192的第二触摸接触孔TCH2连接到触摸连接电极TCE1。

图23是示出图1的区域A的示例的放大布局图。

图23的实施例与图2的实施例的不同之处在于，设置在在第一方向DR1上相邻的透射区域TA之间的布线区域LA在第二方向DR2上与扫描电路单元SCU重叠并且不与像素PX重叠。因此，将省略对图23的实施例的描述。

图24是示出图1的区域A的示例的放大布局图。

图24的实施例与图23的实施例的不同之处在于，触摸电极TE设置在透射区域TA中。由于图24的实施例中的触摸电极TE与参照图20至图22所描述的基本上相同，因此省略对图24的实施例的描述。

图25是示出根据一个或多个实施例的包括多个显示装置的平铺显示装置的前表面的示例性视图。

参照图25，平铺显示装置TD可以包括多个显示装置11、12、13和14，以及接缝SM。例如，平铺显示装置TD可以包括第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14。

多个显示装置11、12、13和14可以以M(M是正整数)个行和N(N是正整数)个列的矩阵形式排列。例如，第一显示装置11和第二显示装置12可以在第一方向DR1上彼此相邻。第一显示装置11和第三显示装置13可以在第二方向DR2上彼此相邻。第三显示装置13和第四显示装置14可以在第一方向DR1上彼此相邻。第二显示装置12和第四显示装置14可以在第二方向DR2上彼此相邻。

然而，在平铺显示装置TD中的多个显示装置11、12、13和14的数量和排列不限于图25中所示的那些。可以响应于平铺显示装置TD及其中包括的显示装置的尺寸以及平铺显示装置TD的形状来确定平铺显示装置TD中的显示装置11、12、13和14的数量和排列。

多个显示装置11、12、13和14可以具有彼此相同的尺寸，但是本公开的实施例不限于此。例如，多个显示装置11、12、13和14可以具有不同的尺寸。

多个显示装置11、12、13和14中的每一个可以具有包括长边和短边的矩形形状。多个显示装置11、12、13和14可以设置成使得其长边或短边彼此连接。多个显示装置11、12、13和14中的一些或全部可以设置在平铺显示装置TD的边缘处，并且可以形成平铺显示装置TD的一边。多个显示装置11、12、13和14中的至少一个可以设置在平铺显示装置TD的至少一个角处，并且可以形成平铺显示装置TD的两个相邻的边。多个显示装置11、12、13和14中的至少一个可以被其它显示装置包围。

多个显示装置11、12、13和14中的每一个可以基本上与参照图1描述的显示装置10相同。因此，将省略对多个显示装置11、12、13和14中的每一个的描述。

接缝SM可以包括联接构件或粘合构件。在这种情况下，多个显示装置11、12、13和14可以通过接缝SM的联接构件或粘合构件彼此连接。接缝SM可以设置在第一显示装置11和第二显示装置12之间、第一显示装置11和第三显示装置13之间、第二显示装置12和第四显示装置14之间、以及第三显示装置13和第四显示装置14之间。

图26是详细示出图25的区域H的放大布局图。

参照图26，接缝SM可以在平铺显示装置TD的其中第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14彼此相邻的中心区域中具有十字或加号的平面形状。接缝SM可以设置在第一显示装置11和第二显示装置12之间、第一显示装置11和第三显示装置13之间、第二显示装置12和第四显示装置14之间、以及第三显示装置13和第四显示装置14之间。

第一显示装置11可以包括沿着第一方向DR1和第二方向DR2以矩阵形式排列的第一像素PX1，以显示图像。第二显示装置12可以包括沿着第一方向DR1和第二方向DR2以矩阵排列的第二像素PX2，以显示图像。第三显示装置13可以包括沿着第一方向DR1和第二方向DR2以矩阵排列的第三像素PX3，以显示图像。第四显示装置14可以包括沿着第一方向DR1和第二方向DR2以矩阵排列的第四像素PX4，以显示图像。

在第一方向DR1上相邻的第一像素PX1之间的最小距离可以被定义为第一水平间隔距离GH1，并且在第一方向DR1上相邻的第二像素PX2之间的最小距离可以被定义为第二水平间隔距离GH2。第一水平间隔距离GH1和第二水平间隔距离GH2可以基本上相同。

接缝SM可以设置在在第一方向DR1上相邻的第一像素PX1和第二像素PX2之间。在第一方向DR1上相邻的第一像素PX1和第二像素PX2之间的最小距离G12可以是第一像素PX1和接缝SM之间在第一方向DR1上的最小距离GHS1、第二像素PX2和接缝SM之间在第一方向DR1上的最小距离GHS2以及接缝SM在第一方向DR1上的宽度GSM1之和。

在第一方向DR1上相邻的第一像素PX1和第二像素PX2之间的最小距离G12、第一水平间隔距离GH1和第二水平间隔距离GH2可以基本上相同。为此，第一像素PX1和接缝SM之间在第一方向DR1上的最小距离GHS1可以小于第一水平间隔距离GH1，并且第二像素PX2和接缝SM之间在第一方向DR1上的最小距离GHS2可以小于第二水平间隔距离GH2。此外，接缝SM在第一方向DR1上的宽度GSM1可以小于第一水平间隔距离GH1或第二水平间隔距离GH2。

在第一方向DR1上相邻的第三像素PX3之间的最小距离可以被定义为第三水平间隔距离GH3，并且在第一方向DR1上相邻的第四像素PX4之间的最小距离可以被定义为第四水平间隔距离GH4。第三水平间隔距离GH3和第四水平间隔距离GH4可以基本上相同。

接缝SM可以设置在在第一方向DR1上相邻的第三像素PX3和第四像素PX4之间。在第一方向DR1上相邻的第三像素PX3和第四像素PX4之间的最小距离G34可以是第三像素PX3和接缝SM之间在第一方向DR1上的最小距离GHS3、第四像素PX4和接缝SM之间在第一方向DR1上的最小距离GHS4、以及接缝SM在第一方向DR1上的宽度GSM1之和。

在第一方向DR1上相邻的第三像素PX3和第四像素PX4之间的最小距离G34、第三水平间隔距离GH3和第四水平间隔距离GH4可以基本上相同。为此，第三像素PX3和接缝SM之间在第一方向DR1上的最小距离GHS3可以小于第三水平间隔距离GH3，并且第四像素PX4和接缝SM之间在第一方向DR1上的最小距离GHS4可以小于第四水平间隔距离GH4。此外，在第一方向DR1上，接缝SM的宽度GSM1可以小于第三水平间隔距离GH3或第四水平间隔距离GH4。

在第二方向DR2上相邻的第一像素PX1之间的最小距离可以被定义为第一垂直间隔距离GV1，并且在第二方向DR2上相邻的第三像素PX3之间的最小距离可以被定义为第三垂直间隔距离GV3。第一垂直间隔距离GV1和第三垂直间隔距离GV3可以基本上相同。

接缝SM可以设置在在第二方向DR2上相邻的第一像素PX1和第三像素PX3之间。在第二方向DR2上相邻的第一像素PX1和第三像素PX3之间的最小距离G13可以是第一像素PX1和接缝SM之间在第二方向DR2上的最小距离GVS1、第三像素PX3和接缝SM之间在第二方向DR2上的最小距离GVS3、以及接缝SM在第二方向DR2上的宽度GSM2之和。

在第二方向DR2上相邻的第一像素PX1和第三像素PX3之间的最小距离G13、第一垂直间隔距离GV1和第三垂直间隔距离GV3可以基本上相同。为此，第一像素PX1和接缝SM之间在第二方向DR2上的最小距离GVS1可以小于第一垂直间隔距离GV1，并且第三像素PX3和接缝SM之间在第二方向DR2上的最小距离GVS3可以小于第三垂直间隔距离GV3。此外，在第二方向DR2上，接缝SM的宽度GSM2可以小于第一垂直间隔距离GV1或第三垂直间隔距离GV3。

在第二方向DR2上相邻的第二像素PX2之间的最小距离可以被定义为第二垂直间隔距离GV2，并且在第二方向DR2上相邻的第四像素PX4之间的最小距离可以被定义为第四垂直间隔距离GV4。第二垂直间隔距离GV2和第四垂直间隔距离GV4可以基本上相同。

接缝SM可以设置在在第二方向DR2上相邻的第二像素PX2和第四像素PX4之间。在第二方向DR2上相邻的第二像素PX2和第四像素PX4之间的最小距离G24可以是第二像素PX2和接缝SM之间在第二方向DR2上的最小距离GVS2、第四像素PX4和接缝SM之间在第二方向DR2上的最小距离GVS4、以及接缝SM在第二方向DR2上的宽度GSM2之和。

在第二方向DR2上相邻的第二像素PX2和第四像素PX4之间的最小距离G24、第二垂直间隔距离GV2和第四垂直间隔距离GV4可以基本上相同。为此，第二像素PX2和接缝SM之间在第二方向DR2上的最小距离GVS2可以小于第二垂直间隔距离GV2，并且第四像素PX4和接缝SM之间在第二方向DR2上的最小距离GVS4可以小于第四垂直间隔距离GV4。此外，在第二方向DR2上，接缝SM的宽度GSM2可以小于第二垂直间隔距离GV2或第四垂直间隔距离GV4。

如图26所示，为了防止在由多个显示装置11、12、13和14显示的图像之间识别出接缝SM，相邻显示装置的像素之间的最小距离可以基本上等于像素中的每一个之间的最小距离。

图27是示出沿着图26的线E-E'截取的平铺显示装置的示例的剖视图。

参照图27，第一显示装置11包括第一显示模块DPM1和第一前盖COV1。第二显示装置12包括第二显示模块DPM2和第二前盖COV2。

第一显示模块DPM1和第二显示模块DPM2中的每一个包括衬底SUB、薄膜晶体管层TFTL和发光元件层。已经参照图17至图19详细描述了薄膜晶体管层TFTL和发光元件层。在图27的实施例的描述中，将省略与图17至图19的实施例重合的描述。

衬底SUB可以包括其上设置有薄膜晶体管层TFTL的第一表面41、与第一表面41相对的第二表面42、以及设置在第一表面41和第二表面42之间的第一侧表面43。第一表面41可以是衬底SUB的前表面或上表面，并且第二表面42可以是衬底SUB的后表面或下表面。

此外，衬底SUB还可以包括设置在第一表面41和第一侧表面43之间以及第二表面42和第一侧表面43之间的倒角表面44。薄膜晶体管层TFTL和发光元件层可以不设置在倒角表面44上。由于倒角表面44，可以防止第一显示装置11的衬底SUB与第二显示装置12的衬底碰撞而造成的损坏。

倒角表面44可以设置在除第一表面41和第一侧表面43之外的其它侧表面中的每一个与除第二表面42和第一侧表面43之外的其它侧表面中的每一个之间。例如，当第一显示装置11和第二显示装置12具有如图25所示的矩形平面形状时，倒角表面44可以设置在衬底SUB的第一表面41与第二侧表面、第三侧表面和第四侧表面中的每一个之间以及设置在第二表面42与第二侧表面、第三侧表面和第四侧表面中的每一个之间。

第一前盖COV1可以设置在衬底SUB的倒角表面44上。也就是说，第一前盖COV1可以在第一方向DR1和第二方向DR2上比衬底SUB突出更多。因此，第一显示装置11的衬底SUB和第二显示装置12的衬底SUB之间的距离GSUB可以大于第一前盖COV1和第二前盖COV2之间的距离GCOV。

第一前盖COV1和第二前盖COV2中的每一个可以包括粘合构件51、设置在粘合构件51上的透光率控制层52、以及设置在透光率控制层52上的防眩光层53。

第一前盖COV1的粘合构件51用于将第一显示模块DPM1的发光元件层(REL)附接到第一前盖COV1。第二前盖COV2的粘合构件51用于将第二显示模块DPM2的发光元件层附接到第二前盖COV2。粘合构件51可以是能够透射光的透明粘合构件。例如，粘合构件51可以是光学透明的粘合膜或光学透明的树脂。

防眩光层53可以设计成漫反射外部光，以防止由原样反射外部光而导致的图像可见度的劣化。因此，由于防眩光层53，由第一显示装置11和第二显示装置12显示的图像的对比度可以增加。

透光率控制层52可以设计成减小外部光或从第一显示模块DPM1和第二显示模块DPM2反射的光的透光率。因此，可以防止从外部视觉识别到在第一显示模块DPM1的衬底SUB和第二显示模块DPM2的衬底SUB之间的间隙GSUB。

防眩光层53可以实现为偏振片，并且透光率控制层52可以实现为相位延迟层，但是本说明书的实施例不限于此。

因为沿着图26的线F-F'、G-G'和H-H'切割的平铺显示装置的示例基本上与结合图27描述的沿着E-E'切割的平铺显示装置的示例相同，所以将省略对其的描述。

图28是示出根据一个或多个实施例的第一显示装置的后表面的视图。图29是示出沿着图28的线D-D'截取的平铺显示装置的示例的剖视图。

在图28中，为了便于描述，第二焊盘PD2和触摸焊盘TP设置在第一显示装置11的后表面上。

参照图28和图29，第一焊盘PD1可以是设置在与衬底SUB的前表面对应的第一表面FS上的前焊盘。第一焊盘PD1可以设置在衬底SUB的第一表面FS的边缘处。

第二焊盘PD2、第三焊盘PD3和触摸焊盘TP可以是设置在与衬底SUB的后表面对应的第二表面BS上的后焊盘。第二焊盘PD2可以设置在衬底SUB的第二表面BS的边缘处。触摸焊盘TP可以设置得比第二焊盘PD2更靠近衬底SUB的边缘。

第一焊盘PD1可以包括第一子焊盘SPD1、第二子焊盘SPD2、第三子焊盘SPD3、第四子焊盘SPD4和第五子焊盘SPD5。第一源极金属层还可以包括第一子焊盘SPD1，第二源极金属层还可以包括第二子焊盘SPD2，第三源极金属层还可以包括第三子焊盘SPD3，第五源极金属层还可以包括第四子焊盘SPD4，并且透明金属层还可以包括第五子焊盘SPD5。

第二子焊盘SPD2可以设置在第一子焊盘SPD1上，并且第三子焊盘SPD3可以设置在第二子焊盘SPD2上。第四子焊盘SPD4可以设置在第三子焊盘SPD3上，并且第五子焊盘SPD5可以设置在第四子焊盘SPD4上。第一子焊盘SPD1的上表面可以接触第二子焊盘SPD2的下表面，并且第二子焊盘SPD2的上表面可以接触第三子焊盘SPD3的下表面。第三子焊盘SPD3的上表面可以接触第四子焊盘SPD4的下表面，并且第四子焊盘SPD4的上表面可以接触第五子焊盘SPD5的下表面。

底部连接线BCL可以设置在衬底SUB的后表面上。底部连接线BCL可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)以及其合金中的任一种制成的单层或多层。

第二焊盘PD2可以设置在底部连接线BCL的一端处，并且第三焊盘PD3可以设置在底部连接线BCL的另一端处。第二焊盘PD2和第三焊盘PD3可以由诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电氧化物形成。

第四平坦化层170可以设置在连接线BCL和衬底SUB的背表面上。第四平坦化层170由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜形成。第四平坦化层170可以被称为有机绝缘层。

第二钝化层PAS2可以设置在第四平坦化层170上。第二钝化层PAS2可以由无机层形成，例如硅氮化物层、硅氮氧化物层、硅氧化物层、钛氧化物层或铝氧化物层。

侧线SIL可以设置在衬底SUB的第一表面FS、第一倒角表面CS1、第一侧表面SS1、第五倒角表面CS5和第二表面BS上。侧线SIL可以连接到设置在衬底SUB的第一表面FS的边缘上的第一焊盘PD1。侧线SIL可以连接到设置在衬底SUB的第二表面BS的边缘上的第二焊盘PD2。侧线SIL可以接触衬底SUB的第一倒角表面CS1、第一侧表面SS1和第五倒角表面CS5。

外涂层OC可以设置在衬底SUB的第一表面FS、第一倒角表面CS1、第一侧表面SS1、第五倒角表面CS5和第二表面BS上。外涂层OC可以形成为覆盖侧线SIL。外涂层OC可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机膜形成。

电路板200可以设置在衬底SUB的后表面上。可以使用导电粘合构件CAM将电路板200连接到未被第四平坦化层170和第二钝化层PAS2覆盖的暴露的第三焊盘PD3。电路板200可以通过导电粘合构件CAM连接到第三焊盘PD3。导电粘合构件CAM可以是各向异性导电膜或各向异性导电胶。

可以不设置电路板200以免覆盖透射区域TA。因此，当显示面板100不显示图像时，可以通过透光区域TA观看显示面板100的后表面的背景或物体。也就是说，第一显示装置11可以被实现为透明显示装置。

图30是示出根据一个或多个实施例的平铺显示装置的框图。

在图30中，为了便于描述，示出了第一显示装置11和主系统HOST。

参照图30，根据一个或多个实施例的平铺显示装置TD可以包括主系统HOST、广播调谐单元210、信号处理单元220、显示单元230、扬声器240和用户输入单元250、HDD 260、网络通信单元270、UI生成单元280和控制单元290。

主系统HOST可以实现为电视系统、家庭影院系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、移动电话系统和平板中的任一个。

用户的命令可以以各种格式输入到主系统HOST。例如，主系统HOST可以通过用户的触摸输入接收命令。或者，可以通过遥控器的键盘输入或按钮输入将用户的命令输入到主系统HOST。

主系统HOST可以从外部接收对应于原始图像的原始视频数据。主系统HOST可以依据显示装置的数量划分原始视频数据。例如，主系统HOST对应于第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14，所以原始视频数据可以划分为对应于第一图像的第一视频数据、对应于第二图像的第二视频数据、对应于第三图像的第三视频数据和对应于第四图像的第四视频数据。主系统HOST可以将第一视频数据发送到第一显示装置11，将第二视频数据发送到第二显示装置12，将第三视频数据发送到第三显示装置13，以及将第四视频数据发送到第四显示装置14。

第一显示装置11可以根据第一视频数据显示第一图像，并且第二显示装置12可以根据第二视频数据显示第二图像。此外，第三显示装置13可以根据第三视频数据显示第三图像，并且第四显示装置14可以根据第四视频数据显示第四图像。因此，用户可以观看其中组合了在第一显示装置11、第二显示装置12、第三显示装置13和第四显示装置14上显示的第一图像至第四图像的原始图像。

第一显示装置11可以包括广播调谐单元210、信号处理单元220、显示单元230、扬声器240、用户输入单元250、HDD 260、网络通信单元270、UI生成器280和控制单元290。

广播调谐单元210可以通过在控制单元290的控制下调谐预定信道频率来通过天线接收相应信道的广播信号。广播调谐单元210可以包括信道检测模块和RF解调模块。

由广播调谐单元210解调的广播信号由信号处理单元220处理，并且经由信号处理单元220输出到显示单元230和扬声器240。本文中，信号处理单元220可以包括解复用器221、视频解码器222、视频处理单元223、音频解码器224和附加数据处理单元225。

解复用器221将解调的广播信号分离成视频信号、音频信号和附加数据。分离的视频信号、音频信号和附加数据分别由视频解码器222、音频解码器224和附加数据处理单元225恢复。在这种情况下，当发送广播信号时，视频解码器222、音频解码器224和附加数据处理单元225恢复与编码格式对应的解码格式。

在一个或多个实施例中，解码的视频信号由视频处理单元223转换为满足显示单元230的输出标准的垂直频率、分辨率、纵横比等，并且解码的音频信号被输出到扬声器240。

显示单元230包括其上显示图像的显示面板100和控制显示面板100的驱动的面板驱动器。

用户输入单元250可以接收由主系统HOST发送的信号。用户输入单元250不仅允许用户选择与频道选择和用户界面(UI)菜单选择以及对由主系统HOST发送的频道的操控有关的数据，还允许用户选择与跟其它显示装置12至14通信有关的命令。此外，用户输入单元250允许记入用于输入的数据。

HDD 260存储包括OS程序、记录的广播程序、运动图像、照片和其它数据的各种软件程序，并且可以由诸如硬盘或非易失性存储器的存储介质制成。

网络通信单元270用于与主系统HOST和其它显示装置12至14进行短距离通信。网络通信单元270可以被实现为包括天线图案的通信模块，该天线图案可以实现移动通信、数据通信、蓝牙、RF、以太网等。

网络通信单元270可以通过稍后将描述天线图案，在根据用于移动通信的技术标准或通信方法(例如，全球移动通信系统(GSM)、码分多址(CDMA)、码分多址2000(CDMA2000)、增强语音数据优化或仅增强语音数据(EV-DO)、宽带CDMA(WCDMA)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、长期演进升级版(LTE-A)、5G等)构筑的移动通信网络上，与基站、外部终端和服务器中的至少一个发送和接收无线信号。

网络通信单元270可以根据无线因特网技术通过稍后将描述的天线图案在通信网络中发送和接收无线信号。无线因特网技术可以是，例如，WLAN(无线LAN)、Wi-Fi(无线保真)、Wi-Fi(无线保真)直连、DLNA(数字生活网络联盟)、WiBro(无线宽带)、WiMAX(全球微波接入互操作性)、高速下行链路分组接入(HSDPA)、高速上行链路分组接入(HSUPA)、长期演进(LTE)、长期演进升级版(LTE-A)等、以及天线图案根据包括上面未列出的因特网技术的范围内的至少一种无线因特网技术来发送和接收数据。

用户界面(UI)生成器280生成用于与主系统HOST和其它显示装置12至14通信的UI菜单，并且可以通过算法代码和屏上显示(OSD)IC来实现。用于与主系统HOST和其它显示装置12至14通信的UI菜单可以是用于指定用于通信的对应数字TV和选择期望功能的菜单。

控制单元290负责第一显示装置11的总体控制，并且负责主系统HOST和第二显示装置12至第四显示装置14的通信控制。在控制单元290中，存储相应算法代码以用于控制，并且可以通过微控制器单元(MCU)实现相应的算法代码。

根据用户输入单元250的输入和选择，控制单元290进行控制以通过网络通信单元270向主系统HOST以及第二显示装置12、第三显示装置13和第四显示装置14发送相应的控制命令和数据。当从主系统HOST以及第二显示装置12、第三显示装置13和第四显示装置14接收到预定的控制命令和数据时，控制单元290根据控制命令执行操作。

Claims (28)

1.一种显示装置，包括：

布线区域，在第一方向上延伸的多条扫描线和在与所述第一方向交叉的第二方向上延伸的多条数据线位于所述布线区域处；

透射区域，被所述布线区域包围并且配置为透射光；

多个像素驱动器，分别连接到所述多条扫描线中的一条和所述多条数据线中的一条；

第一焊盘电极和第二焊盘电极，与所述多个像素驱动器之中的第一像素驱动器重叠；

发光元件，在所述第一焊盘电极和所述第二焊盘电极上；

第一补充电极，与所述第一焊盘电极重叠；以及

第二补充电极，与所述第二焊盘电极重叠。

2.根据权利要求1所述的显示装置，其中，所述第一补充电极和所述第二补充电极中的每一个被电浮置。

3.根据权利要求1所述的显示装置，还包括绝缘层，所述绝缘层位于所述第一焊盘电极和所述第一补充电极之间以及所述第二焊盘电极和所述第二补充电极之间。

4.根据权利要求1所述的显示装置，其中，所述第一补充电极接触所述第一焊盘电极，并且所述第二补充电极接触所述第二焊盘电极。

5.根据权利要求1所述的显示装置，其中，所述第一补充电极的厚度大于所述第一焊盘电极的厚度，并且所述第二补充电极的厚度大于所述第二焊盘电极的厚度。

6.根据权利要求1所述的显示装置，还包括触摸电极，所述触摸电极在所述透射区域中并且配置为透射所述光。

7.根据权利要求6所述的显示装置，还包括：

第一接触电极，在所述第一焊盘电极和所述发光元件的第一电极之间；以及

第二接触电极，在所述第二焊盘电极和所述发光元件的第二电极之间的第二接触电极，

其中，所述触摸电极包括与所述第一接触电极和所述第二接触电极的材料相同的材料。

8.根据权利要求1所述的显示装置，其中，配置为接收第一电源电压的第一供电线与所述多个像素驱动器和所述布线区域重叠。

9.根据权利要求8所述的显示装置，其中，配置为接收与所述第一电源电压不同的第二电源电压的第二供电线与所述多个像素驱动器和所述布线区域重叠。

10.根据权利要求9所述的显示装置，其中，所述第一供电线和所述第二供电线包围所述透射区域。

11.根据权利要求1所述的显示装置，还包括：

第三供电线，在所述第二方向上延伸并且配置为接收第三电源电压；以及

电力桥，连接所述第三供电线之中的与所述第一像素驱动器重叠的第三供电线和所述第三供电线之中的与所述多个像素驱动器中的第二像素驱动器重叠的第三供电线。

12.根据权利要求11所述的显示装置，其中，所述电力桥与所述多条数据线之中的连接到所述第一像素驱动器的第一数据线或连接到所述第二像素驱动器的第二数据线重叠。

13.根据权利要求1所述的显示装置，其中，所述发光元件是倒装芯片型微型发光二极管元件。

14.一种显示装置，包括：

布线区域，在第一方向上延伸的多条扫描线和在与所述第一方向交叉的第二方向上延伸的多条数据线位于所述布线区域处；

透射区域，被所述布线区域包围并且配置为透射光；

多个像素驱动器，分别连接到所述多条扫描线中的一条和所述多条数据线中的一条；

第一焊盘电极和第二焊盘电极，连接到所述多个像素驱动器中的像素驱动器；

发光元件，在所述第一焊盘电极和所述第二焊盘电极上；以及

触摸电极，在所述透射区域中并且配置为透射所述光。

15.根据权利要求14所述的显示装置，还包括：

第一接触电极，在所述第一焊盘电极和所述发光元件的第一电极之间；以及

第二接触电极，在所述第二焊盘电极和所述发光元件的第二电极之间，

其中，所述触摸电极包括与所述第一接触电极和所述第二接触电极的材料相同的材料。

16.根据权利要求14所述的显示装置，还包括触摸线，所述触摸线在所述布线区域中并且电连接到所述触摸电极。

17.根据权利要求16所述的显示装置，还包括触摸连接电极，所述触摸连接电极通过穿过所述触摸线上的至少一个第一绝缘层的第一触摸接触孔连接到所述触摸线，

其中，所述触摸电极通过穿过所述触摸连接电极上的至少一个第二绝缘层的第二触摸接触孔连接到所述触摸连接电极。

18.根据权利要求14所述的显示装置，其中，所述第一焊盘电极和所述第二焊盘电极与所连接的像素驱动器重叠。

19.根据权利要求18所述的显示装置，还包括：

第一补充电极，与所述第一焊盘电极重叠；以及

第二补充电极，与所述第二焊盘电极重叠。

20.根据权利要求19所述的显示装置，其中，所述第一补充电极的厚度大于所述第一焊盘电极的厚度，并且所述第二补充电极的厚度大于所述第二焊盘电极的厚度。

21.根据权利要求19所述的显示装置，其中，所述第一补充电极和所述第二补充电极中的每一个被电浮置。

22.根据权利要求14所述的显示装置，其中，所述发光元件是倒装芯片型微型发光二极管元件。

23.一种平铺显示装置，包括：

多个显示装置；以及

连接构件，位于所述多个显示装置之间，

其中，所述多个显示装置之中的显示装置包括：

布线区域，在第一方向上延伸的扫描线和在与所述第一方向交叉的第二方向上延伸的数据线位于所述布线区域处；

透射区域，被所述布线区域包围并且配置为透射光；

像素驱动器，连接到所述扫描线中的一条和所述数据线中的一条；

第一焊盘电极和第二焊盘电极，与所述像素驱动器重叠；

发光元件，在所述第一焊盘电极和所述第二焊盘电极上；

第一补充电极，与所述第一焊盘电极重叠；以及

第二补充电极，与所述第二焊盘电极重叠。

24.根据权利要求23所述的平铺显示装置，其中，所述发光元件是倒装芯片型微型发光二极管元件。

25.根据权利要求23所述的平铺显示装置，其中，所述显示装置还包括：

衬底；

焊盘，在所述衬底的第一表面上；以及

侧线，在所述衬底的所述第一表面、与所述第一表面相对的第二表面、以及所述第一表面和所述第二表面之间的一个侧面上，并且连接到所述焊盘。

26.根据权利要求25所述的平铺显示装置，其中，所述衬底包括玻璃。

27.根据权利要求25所述的平铺显示装置，其中，所述显示装置还包括：

连接线，在所述衬底的所述第二表面上；以及

柔性膜，通过导电粘合构件连接到所述连接线，

其中，所述侧线连接到所述连接线。

28.根据权利要求23所述的平铺显示装置，其中，所述多个显示装置以M个行和N个列的矩阵排列，其中，M是正整数，并且N是正整数。