CN218959223U - 树脂多层基板 - Google Patents

树脂多层基板 Download PDF

Info

Publication number
CN218959223U
CN218959223U CN202190000338.0U CN202190000338U CN218959223U CN 218959223 U CN218959223 U CN 218959223U CN 202190000338 U CN202190000338 U CN 202190000338U CN 218959223 U CN218959223 U CN 218959223U
Authority
CN
China
Prior art keywords
laminate
ground conductor
layer
resin
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000338.0U
Other languages
English (en)
Inventor
糟谷笃志
成冈友彦
奥田哲聪
西尾恒亮
池本伸郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN218959223U publication Critical patent/CN218959223U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

树脂多层基板具有：层叠体，在其厚度方向上层叠多个树脂基材层而形成，在内部具备电路导体；端面接地导体，直接地形成在层叠体的厚度方向的两端面上；密接层，形成在层叠体的侧面上；以及侧面接地导体，形成在密接层上。端面接地导体以及侧面接地导体由具备与树脂基材层的面方向的热膨胀率之差比与树脂基材层的厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作。密接层由对层叠体的侧面的密接性比接地导体材料高的材料制作。

Description

树脂多层基板
技术领域
本实用新型涉及层叠多个树脂基材层而构成的树脂多层基板。
背景技术
例如，在专利文献1公开了层叠多个片状的树脂基材层而构成的树脂多层基板。在该树脂多层基板的侧面形成有接地导体。
在先技术文献
专利文献
专利文献1：国际公开第2016/031691号
实用新型内容
实用新型要解决的课题
可是，在如专利文献1记载的树脂多层基板中，接地导体有可能由于构成该树脂多层基板的多个树脂基材层的热膨胀而从树脂多层基板的侧面剥离。
因此，本实用新型的课题在于，在层叠多个树脂基材层而构成且其侧面设置有接地导体的树脂多层基板中，抑制由树脂基材层的热膨胀造成的接地导体从侧面的剥离。
用于解决课题的手段
为了解决上述技术课题，根据本实用新型的一个方式，提供一种树脂多层基板，具有：
层叠体，在其厚度方向上层叠多个树脂基材层而形成，在内部具备电路导体；
端面接地导体，直接地形成在所述层叠体的所述厚度方向的两端面上；
密接层，形成在所述层叠体的侧面上；以及
侧面接地导体，形成在所述密接层上，
所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，
所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
根据本实用新型的另一个方式，提供一种树脂多层基板的制造方法，在该树脂多层基板的制造方法中，
通过在其厚度方向上层叠具备导体层的多个树脂薄膜，从而制作层叠体，该层叠体具备直接地设置在所述厚度方向的两端面上的端面接地导体和设置在内部的电路导体，
在所述层叠体的侧面上对密接层进行成膜，
在所述密接层上对成为侧面接地导体的导体层进行成膜，
所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，
所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
根据本实用新型的又一个方式，提供一种树脂多层基板的制造方法，在该树脂多层基板的制造方法中，
通过在其厚度方向上层叠具备导体层的多个树脂薄膜，从而制作层叠体，该层叠体具备直接地设置在所述厚度方向的两端面上的端面接地导体和设置在内部的电路导体，
在所述层叠体的侧面上对密接层进行成膜，
在所述密接层上涂敷接地导体材料而形成侧面接地导体，
所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，
所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
实用新型效果
根据本实用新型，能够在层叠多个树脂基材层而构成且其侧面设置有接地导体的树脂多层基板中，抑制由树脂基材层的热膨胀造成的接地导体从侧面的剥离。
附图说明
图1是本实用新型的一个实施方式涉及的树脂多层基板的剖视图。
图2A是示出树脂多层基板的一个例子的制造工序的图。
图2B是示出继图2A的制造工序之后的制造工序的图。
图2C是示出继图2B的制造工序之后的制造工序的图。
图2D是示出继图2C的制造工序之后的制造工序的图。
图2E是示出继图2D的制造工序之后的制造工序的图。
图2F是示出继图2E的制造工序之后的制造工序的图。
图3A是示出树脂多层基板的另一个例子的制造工序的图。
图3B是示出继图3A的制造工序之后的制造工序的图。
图3C是示出继图3B的制造工序之后的制造工序的图。
图3D是示出继图3C的制造工序之后的制造工序的图。
图4是另一个实施方式涉及的树脂多层基板的剖视图。
具体实施方式
本实用新型的一个方式的树脂多层基板具有：层叠体，在其厚度方向上层叠多个树脂基材层而形成，在内部具备电路导体；端面接地导体，直接地形成在所述层叠体的所述厚度方向的两端面上；密接层，形成在所述层叠体的侧面上；以及侧面接地导体，形成在所述密接层上，所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
根据这样的方式，能够在层叠多个树脂基材层而构成且其侧面设置有接地导体的树脂多层基板中，抑制由树脂基材层的热膨胀造成的接地导体从侧面的剥离。
例如，所述密接层也可以由金属材料制作。
例如，所述密接层也可以由具备所述接地导体材料的热膨胀率与所述树脂基材层的厚度方向的热膨胀率之间的热膨胀率的金属材料制作。
例如，所述密接层也可以由比所述接地导体材料容易氧化的金属材料制作。
例如，所述侧面接地导体也可以由以Ti或C为主成分的接地导体材料制作。
例如，所述密接层的厚度也可以比所述侧面接地导体的厚度小。
例如，所述层叠体的侧面的表面粗糙度也可以比端面的表面粗糙度大。
例如，所述树脂基材层也可以由包含液晶聚合物树脂的热塑性树脂制作。
例如，所述层叠体也可以具备配置在彼此相邻的所述树脂基材层之间并包含氟树脂的粘接层。
在本实用新型的另一个方式的树脂多层基板的制造方法中，通过在其厚度方向上层叠具备导体层的多个树脂薄膜，从而制作层叠体，该层叠体具备直接地设置在所述厚度方向的两端面上的端面接地导体和设置在内部的电路导体，在所述层叠体的侧面上对密接层进行成膜，在所述密接层上对成为侧面接地导体的导体层进行成膜，所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
根据这样的方式，能够在层叠多个树脂基材层而构成且其侧面设置有接地导体的树脂多层基板中，抑制由树脂基材层的热膨胀造成的接地导体从侧面的剥离。
在本实用新型的又一个方式的树脂多层基板的制造方法中，通过在其厚度方向上层叠具备导体层的多个树脂薄膜，从而制作层叠体，该层叠体具备直接地设置在所述厚度方向的两端面上的端面接地导体和设置在内部的电路导体，在所述层叠体的侧面上对密接层进行成膜，在所述密接层上涂敷接地导体材料而形成侧面接地导体，所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
根据这样的方式，能够在层叠多个树脂基材层而构成且其侧面设置有接地导体的树脂多层基板中，抑制由树脂基材层的热膨胀造成的接地导体从侧面的剥离。
例如，所述侧面接地导体的接地导体材料也可以以Ti或C为主成分。
以下，参照附图对本实用新型的实施方式进行说明。
图1是本实用新型的一个实施方式涉及的树脂多层基板的剖视图。另外，图中所示的X-Y-Z正交坐标系用于使本实用新型容易理解，并不限定实用新型。此外，在本说明书中，X轴方向以及Y轴方向为面方向，Z轴方向为厚度方向。
如图1所示，本实施方式涉及的树脂多层基板10具有：层叠体12；侧面接地导体14，设置在层叠体12的侧面12a；电路导体16，设置在层叠体12内，是构成高频电路的电路构成要素；以及端面接地导体18、20，分别设置在层叠体12的厚度方向(Z轴方向)的两端面12b、12c。侧面接地导体14隔着密接层22设置在层叠体12的侧面12a。
与树脂多层基板10的制造方法一同对这些树脂多层基板10的构成要素进行说明。
图2A～图2F是示出树脂多层基板的一个例子的制造工序的图。
如图2A所示，首先，在其厚度方向(Z轴方向)上层叠片状的多个树脂薄膜24A～24C。在本实施方式的情况下，树脂薄膜24A～24C是如下的热塑性树脂，即，厚度方向的热膨胀率比面方向(X轴方向以及Y轴方向)的热膨胀率高，例如以液晶聚合物树脂为主原料。另外，树脂薄膜24A～24C各自可以是相同的厚度，也可以是不同的厚度。此外，树脂薄膜24A～24C也可以由不同的材料制作。
在本实施方式的情况下，层叠体12通过在其厚度方向(Z轴方向)上层叠了多个树脂薄膜24A～24C的状态下对它们进行加热的同时在厚度方向上进行压制从而制作。即，通过树脂薄膜彼此被相互加热压接，从而制作层叠体12。
此外，在多个树脂薄膜24A～24C分别设置有导体层，例如铜箔。
在多个树脂薄膜24A～24C中位于厚度方向(Z轴方向)的外侧的树脂薄膜24A、24C，分别在厚度方向(Z轴方向)的一个端面，遍及其整体而直接地设置有铜箔26、28。
在本实施方式的情况下，在剩余的树脂薄膜24B设置有面方向(X轴方向以及Y轴方向)的尺寸比厚度方向(Z轴方向)的尺寸大的电路导体16。如图1所示，该电路导体16是传输高频信号的信号线，通过配置在端面接地导体18、20之间，从而作为带状线发挥功能。电路导体16例如通过对遍及树脂薄膜24B的厚度方向的一个端面整体设置的铜箔进行基于蚀刻的图案化处理从而制作。
如图2B所示，由被加热压接后的多个树脂薄膜24A～24C形成的层叠体12例如经由压敏粘接剂装配在载体薄膜30上。然后，通过激光L等选择性地切断被加热压接后的多个树脂薄膜24A～24C，切除其不需要的部分，从而如图2C所示那样在载体薄膜30上残留设置了端面接地导体18、20(铜箔26、28的一部分)的层叠体12。即，制作层叠多个树脂基材层(树脂薄膜24A～24C的一部分)而构成的层叠体12。另外，载体薄膜30不完全切断。
在本实施方式的情况下，在选择性地切断被加热压接后的多个树脂薄膜24A～24C之前，在其上即铜箔26上形成有通过光致抗蚀剂法等制作的抗蚀剂层32。
如图2D所示，在设置了端面接地导体18、20的层叠体12的侧面12a上，通过蒸镀、镀敷、溅射等成膜处理对密接层22进行成膜。在本实施方式的情况下，密接层22还成膜在抗蚀剂层32上。另外，关于密接层22的详情以及作用，将在后面叙述。
如图2E所示，抗蚀剂层32被除去。由此，抗蚀剂层32上的密接层22也被除去，设置在层叠体12的铜箔26露出。
然后，如图2F所示，在层叠体12的侧面12a上的密接层22上，通过蒸镀、镀敷、溅射等成膜处理对铜层34进行成膜。在本实施方式的情况下，铜层34还成膜在铜箔26上。由此，在载体薄膜30上完成树脂多层基板10的制作。
即，在本实施方式的情况下，树脂多层基板10中的一个端面接地导体18包含铜箔26和铜层34。
如图1所示，端面接地导体18、20和侧面接地导体14作为防止电磁波从层叠体12内的电路(电路导体16)向外部的辐射的屏蔽件发挥功能。因此，关于作为屏蔽件发挥功能所需的厚度，例如，端面接地导体18、20具备10μm的厚度，侧面接地导体14具备3μm的厚度。
如图1所示，密接层22介于层叠体12的侧面12a与侧面接地导体14之间。密接层22由与侧面接地导体14以及端面接地导体18、20的金属材料(接地导体材料)不同的金属材料制作。具体地，接地导体材料是具备与树脂基材层的面方向(X轴方向以及Y轴方向)的热膨胀率之差比与树脂基材层的厚度方向(Z轴方向)的热膨胀率之差小的热膨胀率的金属材料。在本实施方式的情况下，接地导体材料为铜，因此密接层22由与铜不同的金属材料，例如，镍(Ni)、铬(Cr)、镍铬耐热合金、钛(Ti)、它们的氧化物、以它们为主成分的金属材料等制作。这样的密接层22介于侧面接地导体14与层叠体12的侧面12a之间，由此可抑制侧面接地导体14从侧面12a的剥离。
具体地说明为，若将侧面接地导体14直接地设置在层叠体12的侧面12a，则侧面接地导体14有可能由于构成层叠体12的多个树脂基材层的热膨胀而剥离。其理由是因为，树脂基材层的厚度方向(Z轴方向)的热膨胀率和侧面接地导体的热膨胀率大不相同。
例如，关于构成层叠体12的多个树脂基材层，其面方向(X轴方向以及Y轴方向)的热膨胀率和厚度方向(Z轴方向)的热膨胀率不同。在树脂基材层是以液晶聚合物树脂为主原料的热塑性树脂的情况下，面方向的热膨胀率为约16ppm，厚度方向的热膨胀率为约300ppm。另一方面，在侧面接地导体14由铜制作的情况下，该铜的热膨胀率为约17ppm。
另外，树脂基材层的“厚度方向的热膨胀率”例如能够使用激光干涉法来求出。一边使温度条件变化，一边拍摄通过被在厚度方向上夹着基材层的反射板反射出的激光而产生的干涉条纹。该干涉条纹的变化和厚度方向的变化存在对应关系，因此基于由温度变化造成的干涉条纹的变化，能够计算由温度变化造成的基材层的厚度方向的变化即“厚度方向的热膨胀率”。此外，即使不取出基材层单体，用层叠了基材层的层叠体也可以进行同样的测定，并计算“厚度方向的热膨胀率”。此时，关于测定本身，例如，在表面没有抗蚀剂层等保护层的纯净的状态下，并且将在表面以及内部没有导体的层叠体的一部分作为测定区域来进行测定。
此外，树脂基材层的“面方向的热膨胀率”例如能够使用TMA(Thermo MechanicalAnalysis，热机械分析)法来求出。在面方向上产生了一定的拉伸应力的状态下，使温度条件变化，并测定树脂基材层的面方向的变化量。由此，能够计算由温度变化造成的树脂基材层的面方向的变化即“面方向的热膨胀率”。此外，即使不取出基材层单体，用层叠了基材层的层叠体也可以进行同样的测定，并计算“面方向的热膨胀率”。此时，关于测定本身，例如在表面没有抗蚀剂层等保护层的纯净的状态下，并且将在表面以及内部没有导体的层叠体的一部分作为测定区域来进行测定。
即，铜的热膨胀率与由液晶聚合物树脂制作的树脂基材层的面方向的热膨胀率之差比铜的热膨胀率与树脂基材层的厚度方向的热膨胀率之差小。因此，当侧面12a由于层叠体12的厚度方向(Z轴方向)的热膨胀而在厚度方向上大幅变形时，该侧面12a上的侧面接地导体14不能相同程度地变形，在层叠体12和侧面接地导体14的界面产生应力集中。由于该应力集中，侧面接地导体14可能从层叠体12的侧面12a剥离。
为了抑制这样的侧面接地导体14的剥离，密接层22由对层叠体12的侧面12a的密接性比侧面接地导体14的金属材料(接地导体材料)(在本实施方式的情况下为铜)高的金属材料制作。另外，在此提及的“密接性高”，意味着在层叠体12发生了热膨胀时不易从其侧面12a剥离。例如，剥离的难易度即密接性的优劣能够通过进行热疲劳试验来确认。
为了具备更高的密接性，例如，密接层22的金属材料优选具备侧面接地导体14的金属材料(接地导体材料)的热膨胀率(在是铜的情况下为约17ppm)与树脂基材层的厚度方向(Z轴方向)的热膨胀率(在是液晶聚合物树脂的情况下为约300ppm)之间的热膨胀率。由此，密接层22缓解从发生了热膨胀的层叠体12向侧面接地导体14传递的应力。其结果是，与不存在密接层22的情况相比，可抑制侧面接地导体14的剥离。
除此以外或者代替于此，密接层22优选由比侧面接地导体14的金属材料(接地导体材料)(在本实施方式的情况下为铜)容易氧化的金属材料制作。即，优选由具备比侧面接地导体14的金属材料的标准氧化还原电位小的标准氧化还原电位的金属材料来制作密接层22。由此，能够抑制侧面接地导体14的氧化。
具体地说明为，在图2A～图2F所示的制造过程中，在与层叠体12的界面附近的侧面接地导体14的部分，产生氧化(脆化)。若侧面接地导体14部分地氧化，则来自发生了热膨胀的层叠体12的应力会集中于侧面接地导体14中的发生了氧化的部分和未发生氧化的部分的边界。其结果是，在该边界，侧面接地导体14可能断裂。作为其对策，通过使密接层22在侧面接地导体14与层叠体12之间氧化，即，通过使密接层22代替侧面接地导体14而与附近的氧结合，从而抑制侧面接地导体14的氧化。
进而，如图1所示，密接层22的厚度t1优选比侧面接地导体14的厚度t2小。如上所述，在侧面接地导体14的厚度t2为3μm的情况下，密接层22的厚度t1例如为10～20nm。由此，密接层22能够与发生了热膨胀的层叠体12的侧面12a的变形对应地进行变形。即，若密接层22过厚，则密接层22不能与侧面12a的变形对应地进行变形，可能以保持了侧面接地导体14的状态从该侧面12a剥离。
为了抑制对侧面接地导体14进行保持的密接层22从层叠体12的侧面12a的剥离，层叠体12的侧面12a的表面粗糙度优选比其端面12b、12c的表面粗糙度大。由此，密接层22和层叠体12的侧面12a的机械结合变强，即，锚固效果提高。为此，也可以使层叠体12的侧面12a粗化。
另外，在端面接地导体18、20与层叠体12之间未设置密接层22。即，端面接地导体18、20直接地设置在层叠体12的端面12b、12c上。其理由是，端面接地导体18、20因为经由比侧面接地导体14大的接触面积而设置在层叠体12，此外，因为在树脂基材层的面方向的热膨胀率(在由液晶聚合物树脂制作的情况下为约16ppm)与端面接地导体18、20的金属材料(接地导体材料)的热膨胀率(在由铜制作的情况下为约17ppm)之间没有大的差异，所以不易剥离。换言之，为了优先地抑制端面接地导体18、20的剥离，作为端面接地导体18、20的接地导体材料，选择了具备与树脂基材层的面方向的热膨胀率相同程度的热膨胀率的金属材料。其优先理由是因为，端面接地导体18、20与侧面接地导体14相比相对于电路导体16以近距离且大对置面积地对置。还因为，若这样的端面接地导体18、20剥离，则电路导体16的高频特性大幅变化。因此，端面接地导体18、20不经由密接层22而直接地设置在层叠体12的端面12b、12c上。另外，此处的“直接地”，还包括如下情况，即，端面接地导体18、20经由在制造过程中产生的端面接地导体18、20的氧化物、树脂基材层的变质物质，即，经由来源于端面接地导体18、20的金属材料、树脂基材层的树脂材料的生成物而设置在层叠体12。
此外，在端面接地导体18、20与层叠体12之间即层叠体12的端面12b、12c不设置密接层22的另一个理由是因为，由金属材料制作的密接层22会大幅影响电路导体16的高频特性。若在层叠体12的端面12b、12c设置密接层22，则密接层22以近距离且大对置面积地与电路导体16对置，因此密接层22的厚度(成膜精度)的偏差容易导致电路导体16的高频特性的偏差。根据这样的理由，也会在端面接地导体18、20与层叠体12之间不设置密接层22。另外，因为密接层22以远距离且小对置面积地与电路导体16对置，此外，因为密接层22与电路导体16之间的距离的设计的自由度高，所以设置在侧面接地导体14与层叠体12的侧面12a之间的密接层22的厚度的偏差实质上不会导致电路导体16的特性偏差。
根据以上那样的本实施方式，能够在层叠多个树脂基材层而构成且其侧面12a设置有侧面接地导体14的树脂多层基板10中，抑制由树脂基材层的热膨胀造成的侧面接地导体14从侧面12a的剥离。
以上，列举上述的实施方式对本实用新型进行了说明，但是本实用新型的实施方式并不限于这些。
例如，本实用新型的实施方式涉及的树脂多层基板的制作方法并不限于经历图2A～图2F所示的制造工序的方法。
图3A～图3D是示出树脂多层基板的另一个例子的制造工序的图。
图3A～图3D所示的树脂多层基板的另一个例子的制造方法不同于图2A～图2F所示的树脂多层基板的一个例子的制造方法，未使用抗蚀剂层。因此，通过图3A所示的基于激光L等的选择性切断，如图3B所示那样在载体薄膜30上残留没有抗蚀剂层的、设置了铜箔26、28的层叠体12。
接着，如图3C所示，在设置了端面接地导体18、20的层叠体12的侧面12a上，通过蒸镀、镀敷、溅射等成膜处理对密接层22进行成膜。密接层22还成膜在一方的铜箔26上。
然后，如图3D所示，在层叠体12的侧面12a上的密接层22上，通过蒸镀、镀敷、溅射等成膜处理对铜层34进行成膜。铜层34还成膜在铜箔26上的密接层22上。由此，在载体薄膜30上完成树脂多层基板的制作。
即，在经历图3A～图3D所示的制造工序而制造的树脂多层基板10中，一个端面接地导体18包含铜箔26、密接层22以及铜层34。另外，密接层22隔着铜箔26而与电路导体16对置，因此不影响该电路导体16的高频特性。
此外，在上述的实施方式的情况下，如图2A～图2F所示，在载体薄膜30上进行了树脂多层基板10的制造。然而，本实用新型的实施方式并不限于此。例如，也可以是，将如图2C所示那样被激光切断之后的设置了端面接地导体18、20的层叠体12从载体薄膜30卸下，执行密接层22、铜层34的成膜处理。在该情况下，最终地，由铜箔26、密接层22以及铜层34构成一个端面接地导体18，由铜箔28、密接层22以及铜层34构成另一个端面接地导体20。
进而，在上述的实施方式的情况下，构成树脂多层基板10的层叠体12的多个树脂基板(树脂薄膜24A～24C)相互被加热压接。然而，本实用新型的实施方式并不限于此。
图4是另一个实施方式涉及的树脂多层基板的剖视图。
如图4所示，在另一个实施方式涉及的树脂多层基板110中，层叠体112包含多个树脂基材层(树脂薄膜)124A～124C和配置在彼此相邻的树脂基材层之间的粘接层136。即，多个树脂基材层124A～124C经由粘接层(粘接剂)136间接地相互粘接。粘接层136是如下的粘接剂，即，向厚度方向(Z轴方向)的热膨胀率比树脂基材层的厚度方向的热膨胀率小，高频特性优异，例如包含氟树脂。
由于该粘接层136的存在，可抑制层叠体112的厚度方向(Z轴方向)的热膨胀(与树脂基材层彼此被加热压接的情况相比)。其结果是，可进一步抑制侧面接地导体114从层叠体112的侧面112a的剥离。
再者，在上述的实施方式的情况下，侧面接地导体是通过蒸镀、镀敷、溅射等成膜处理成膜在密接层上的铜层。然而，本实用新型的实施方式并不限于此。
例如，也可以通过具备导电性的层状化合物(例如，MXene)来制作侧面接地导体。作为MXene，例如可列举Ti3C2。由这样的层状化合物形成的薄膜具备导电性，并且是多层构造，因此具备高柔软性。此外，在Ti3C2的情况下，Ti、C为主成分，因此可推测，其热膨胀率比由以液晶聚合物树脂为主原料的热塑性树脂制作的树脂基材层的厚度方向的热膨胀率(约300ppm)低。进而，这样的层状化合物的薄膜由于层间的多重反射而具备高屏蔽性能。
这样的层状化合物的薄膜例如通过喷涂等涂敷于树脂基材层的层叠体从而制作。具体地，包含了用于提高薄膜和层叠体(树脂基材层)的密接性的树脂粘合剂的状态的层状化合物被涂敷于树脂基材层的层叠体。树脂粘合剂呈层状浸渗到树脂基材层的层叠体和薄膜的界面，提高它们的密接性(与没有树脂粘合剂的情况相比)。即，界面的层状的树脂粘合剂作为密接层发挥功能。另外，作为树脂粘合剂的材料，例如，可列举聚氨基甲酸酯树脂等。
即使树脂基材层的层叠体在其厚度方向上发生热膨胀，由层状化合物制作的侧面接地导体也能够追随其进行变形。其结果是，能够抑制侧面接地导体从层叠体的侧面的剥离。
另外，除了侧面接地导体以外，端面接地导体也可以由层状化合物制作。例如，在树脂多层基板作为柔性基板使用的情况下，能够抑制由弯曲变形造成的端面接地导体的断裂等损伤。
除此以外，在上述的实施方式的情况下，如图1所示，端面接地导体18、20覆盖层叠体12的端面12b、12c整体。此外，侧面接地导体14覆盖层叠体12的侧面12a整体。然而，本实用新型的实施方式并不限于此。例如，也可以是，端面接地导体覆盖层叠体的端面的一部分，在端面的剩余的部分设置有用于与外部装置交换信号的电极。端面接地导体以及侧面接地导体优选尽可能设置在层叠体的端面整体以及侧面整体，但是即使设置在端面以及侧面的一部分，树脂多层基板也能够得到屏蔽效果。
即，在广义上，本实用新型的实施方式涉及的树脂多层基板具有：层叠体，在其厚度方向上层叠多个树脂基材层而形成，在内部具备电路导体；端面接地导体，直接地形成在所述层叠体的所述厚度方向的两端面上；密接层，形成在所述层叠体的侧面上；以及侧面接地导体，形成在所述密接层上，所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
此外，在广义上，在本实用新型的实施方式涉及的树脂多层基板的制造方法中，通过在其厚度方向上层叠具备导体层的多个树脂薄膜，从而制作层叠体，该层叠体具备直接地设置在所述厚度方向的两端面上的端面接地导体和设置在内部的电路导体，在所述层叠体的侧面上对密接层进行成膜，在所述密接层上对成为侧面接地导体的导体层进行成膜，所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
进而，在广义上，在本实用新型的另一个实施方式涉及的树脂多层基板的制造方法中，通过在其厚度方向上层叠具备导体层的多个树脂薄膜，从而制作层叠体，该层叠体具备直接地设置在所述厚度方向的两端面上的端面接地导体和设置在内部的电路导体，在所述层叠体的侧面上对密接层进行成膜，在所述密接层上涂敷接地导体材料而形成侧面接地导体，所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
产业上的可利用性
本实用新型能够应用于层叠多个树脂基材层而构成的树脂多层基板。

Claims (9)

1.一种树脂多层基板，其特征在于，具有：
层叠体，在其厚度方向上层叠多个树脂基材层而形成，在内部具备电路导体；
端面接地导体，直接地形成在所述层叠体的所述厚度方向的两端面上；
密接层，形成在所述层叠体的侧面上；以及
侧面接地导体，形成在所述密接层上，
所述端面接地导体以及所述侧面接地导体由具备与所述树脂基材层的面方向的热膨胀率之差比与所述树脂基材层的所述厚度方向的热膨胀率之差小的热膨胀率的接地导体材料制作，
所述密接层由对所述层叠体的侧面的密接性比所述接地导体材料高的材料制作。
2.根据权利要求1所述的树脂多层基板，其特征在于，
所述密接层由金属材料制作。
3.根据权利要求2所述的树脂多层基板，其特征在于，
所述密接层由具备所述接地导体材料的热膨胀率与所述树脂基材层的厚度方向的热膨胀率之间的热膨胀率的金属材料制作。
4.根据权利要求2或3所述的树脂多层基板，其特征在于，
所述密接层由比所述接地导体材料容易氧化的金属材料制作。
5.根据权利要求1所述的树脂多层基板，其特征在于，
所述侧面接地导体由以Ti或C为主成分的接地导体材料制作。
6.根据权利要求1至3中任一项所述的树脂多层基板，其特征在于，
所述密接层的厚度比所述侧面接地导体的厚度小。
7.根据权利要求1至3中任一项所述的树脂多层基板，其特征在于，
所述层叠体的侧面的表面粗糙度比端面的表面粗糙度大。
8.根据权利要求1至3中任一项所述的树脂多层基板，其特征在于，
所述树脂基材层由热塑性树脂制作。
9.根据权利要求1至3中任一项所述的树脂多层基板，其特征在于，
所述层叠体具备：粘接层，配置在彼此相邻的所述树脂基材层之间。
CN202190000338.0U 2020-03-11 2021-03-01 树脂多层基板 Active CN218959223U (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-042129 2020-03-11
JP2020042129 2020-03-11
JP2020-169969 2020-10-07
JP2020169969 2020-10-07
PCT/JP2021/007753 WO2021182158A1 (ja) 2020-03-11 2021-03-01 樹脂多層基板

Publications (1)

Publication Number Publication Date
CN218959223U true CN218959223U (zh) 2023-05-02

Family

ID=77670566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000338.0U Active CN218959223U (zh) 2020-03-11 2021-03-01 树脂多层基板

Country Status (4)

Country Link
US (1) US20220418103A1 (zh)
JP (1) JP7435734B2 (zh)
CN (1) CN218959223U (zh)
WO (1) WO2021182158A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786814A (ja) * 1993-09-10 1995-03-31 Murata Mfg Co Ltd 平行ストリップラインケーブルの製造方法
JP3129895B2 (ja) 1993-10-15 2001-01-31 株式会社カイジョー 基板自動乾燥装置
JP2000269616A (ja) 1999-03-17 2000-09-29 Kuraray Co Ltd 高周波回路基板
JP2004342978A (ja) * 2003-05-19 2004-12-02 Hitachi Chem Co Ltd マルチワイヤ配線板の製造方法
JP2007027396A (ja) * 2005-07-15 2007-02-01 Japan Gore Tex Inc 回路基板およびその製造方法
JP2009246316A (ja) * 2008-04-01 2009-10-22 Kyocera Corp 配線基板
CN102349359B (zh) 2009-03-09 2014-01-22 株式会社村田制作所 树脂布线基板
JP5310421B2 (ja) 2009-09-11 2013-10-09 株式会社村田製作所 フレキシブル配線基板の製造方法
CN104885292B (zh) 2012-12-20 2018-02-02 3M创新有限公司 浮置连接器屏蔽
CN107710406B (zh) * 2015-06-04 2020-10-16 株式会社村田制作所 高频模块
JP6728529B2 (ja) * 2016-07-15 2020-07-22 住友電工ファインポリマー株式会社 プリプレグ及び多層基板
CN106783812A (zh) 2016-12-30 2017-05-31 上海集成电路研发中心有限公司 一种全屏蔽片上共面波导传输结构及其制备方法
US20180338396A1 (en) * 2017-05-16 2018-11-22 Murata Manufacturing Co., Ltd. Electronic component having electromagnetic shielding and method for producing the same

Also Published As

Publication number Publication date
JP7435734B2 (ja) 2024-02-21
WO2021182158A1 (ja) 2021-09-16
US20220418103A1 (en) 2022-12-29
JPWO2021182158A1 (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
US7356917B2 (en) Method for manufacturing multi-layer printed circuit board
JP5720862B2 (ja) 回路基板
JP2017034215A (ja) 多層フレキシブルプリント配線板およびその製造方法
CN106715118B (zh) 带载体的铜箔以及使用该带载体的铜箔的印刷线路板的制造方法
US9632263B2 (en) Opto-electric hybrid board and method of manufacturing same
JP2014160776A (ja) 回路基板およびその製造方法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
TW201447409A (zh) 光電混合基板
JP2009200113A (ja) シールド配線回路基板
JP2000174399A (ja) 立体配線基板とその製造方法および基板用絶縁材料
CN218959223U (zh) 树脂多层基板
US7304248B2 (en) Multi-layer printed circuit board and method for manufacturing the same
JP2006059962A (ja) リジッドフレックス回路基板およびその製造方法
US11751321B2 (en) Resin multilayer substrate
JPH06314862A (ja) フレキシブル回路基板
WO2019107289A1 (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP2022091496A (ja) 金属パターン積層基板の製造方法
US11950371B2 (en) Method for manufacturing transparent circuit board
TWI358977B (en) Method for manufacturing a printed circuit board h
WO2020203724A1 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
WO2016039139A1 (ja) 樹脂多層基板
JP5066718B2 (ja) フレキシブルプリント配線板の製造方法
JPWO2021182157A5 (zh)
TW202406745A (zh) 膜、捲繞體、連接結構體及連接結構體之製造方法
JP3356341B2 (ja) Ｔａｂテープ及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant