JP2009246316A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009246316A
JP2009246316A JP2008094466A JP2008094466A JP2009246316A JP 2009246316 A JP2009246316 A JP 2009246316A JP 2008094466 A JP2008094466 A JP 2008094466A JP 2008094466 A JP2008094466 A JP 2008094466A JP 2009246316 A JP2009246316 A JP 2009246316A
Authority
JP
Japan
Prior art keywords
layer
film layer
resin
thermal expansion
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008094466A
Other languages
English (en)
Inventor
Tadashi Nagasawa
忠 長澤
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008094466A priority Critical patent/JP2009246316A/ja
Publication of JP2009246316A publication Critical patent/JP2009246316A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、電気的信頼性の優れた配線基板を提供することを目的とする。
【解決手段】厚み方向の熱膨張率が平面方向の熱膨張率よりも大きな第1フィルム層10と、第1フィルム層10上に形成され、厚み方向の熱膨張率が平面方向の熱膨張率よりも大きな第2フィルム層11と、第1フィルム層10と第2フィルム層11との間に形成され、厚み方向の熱膨張率が第1フィルム層10及び第2フィルム層11の厚み方向の熱膨張率よりも小さい樹脂層9と、第1フィルム層10から第2フィルム層11までの各層を貫通するスルーホール導体14と、第2フィルム層11上に形成され、スルーホール導体14と電気的に接続される導電層6と、を備えたことを特徴とする配線基板2。
【選択図】図2

Description

本発明は、各種オーディオビジュアル機器や家電機器、通信機器、コンピュータ機器又はその周辺機器などの電子機器に使用される配線基板及びその製造方法に関するものである。
従来より、IC(Integrated Circuit)又はLSI(Large Scale Integration)等の半導体素子を実装することが可能な配線基板が知られている。
配線基板は、剛性の優れたコア基板上に絶縁層と導電層とを交互に積層した積層構造であって、小型軽量化を目的として厚みを薄くしたものが求められている。
コア基板としては、液晶ポリマーフィルムを接着剤層を介して複数積層したものが開示されている(下記特許文献1参照)。
なお、コア基板には、その上下を貫通するスルーホール導体が形成されている。
特開2004−111945号公報
ところが、上述した特許文献1に記載の技術では、液晶ポリマーフィルムの厚み方向の熱膨張率が大きいため、外部からの熱によって、コア基板が厚み方向に大きく熱膨張を起こし、スルーホール導体が破壊されることがある。この結果、配線基板の電気的信頼性が低下してしまう。
本発明は、上述した課題に鑑みなされたものであって、電気的信頼性の優れた配線基板を提供することを目的とする。
上記の課題を解決するため、本発明の配線基板は、厚み方向の熱膨張率が平面方向の熱膨張率よりも大きな第1フィルム層と、前記第1フィルム層上に形成され、厚み方向の熱膨張率が平面方向の熱膨張率よりも大きな第2フィルム層と、前記第1フィルム層と前記第2フィルム層との間に形成され、厚み方向の熱膨張率が前記第1フィルム層及び前記第2フィルム層の厚み方向の熱膨張率よりも小さい樹脂層と、前記第1フィルム層から前記第2フィルム層までの各層を貫通するスルーホール導体と、前記第2フィルム層上に形成され、前記スルーホール導体と電気的に接続される導電層と、を備えたことを特徴とする。
また、本発明の配線基板は、前記樹脂層の厚みが、その上下両側に配される前記第1フィルム層及び前記第2フィルム層の両層の厚みの和よりも大きいことを特徴とする。
また、本発明の配線基板は、前記第2フィルム層と前記導電層との間には、密着層が介在されており、該密着層と前記導電層とが接着していることを特徴とする。
また、本発明の配線基板は、前記樹脂層の平面方向の熱膨張率が、前記第2フィルム層の平面方向の熱膨張率よりも大きいことを特徴とする。
また、本発明の配線基板は、前記樹脂層にはフィラーが含有されており、前記フィラーの一部が前記スルーホール導体に埋入していることを特徴とする。
また、本発明の配線基板は、前記スルーホール導体が、前記第1フィルム層から前記第2フィルム層までを貫通するスルーホールの内壁面に形成されており、前記スルーホール導体によって囲まれる領域には、樹脂体が充填されていることを特徴とする。
また、本発明の配線基板は、前記第1フィルム層及び前記第2フィルム層はポリパラフェニレンベンズビスオキサゾール樹脂から成り、前記樹脂層はエポキシ樹脂から成ることを特徴とする。
本発明は、電気的信頼性の優れた配線基板を提供することができる。
以下に、本発明の実施形態に係る配線基板を含む実装構造体を図面に基づいて詳細に説明する。図1は本発明の実施形態に係る配線基板を含む実装構造体の平面図である。また、図2は、実装構造体の断面図である。
本実施形態に係る実装構造体1は、配線基板2と、配線基板2に半田等のバンプ3を介してフリップチップ実装された、IC又はLSI等の半導体素子4と、を含んで構成されている。
また、配線基板2は、コア基板5と、コア基板5の一主面及び他主面に交互に積層される導電層6と、絶縁層7と、を含んで構成されている。導電層6は、所定の電気信号を伝達する機能を備えたライン状の信号線路6aと、半導体素子4を共通の電位、例えばアース電位としての機能を備えた平板状のグランド層6bとを含んでいる。また、信号線路6aは、グランド層6bに対して、絶縁層7を介して対向するように配置されている。なお、導電層6は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。
絶縁層7には、接着層7aとシート層7bとがある。接着層7aは、熱硬化性樹脂又は熱可塑性樹脂等が使用される。かかる熱硬化性樹脂としては、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が200℃以上であることが望ましく、例えば、液晶ポリマー等を使用することができる。なお、接着層7aの熱膨張率は、図2に示す平面方向としてのX方向の熱膨張率と図2に示す厚み方向としてのZ方向の熱膨張率とは等しく、例えば10ppm/℃以上25ppm/℃以下である。また、接着層7aは、乾燥後の厚みが例えば1μm以上15μm以下となるように設定されている。
また、接着層7aには、多数のフィラーが含有されていても構わない。接着層7aにフィラーが含有されていることによって、接着層7aの硬化前の粘度を調整することができ、接着層7aの厚み寸法を所望の値に近づけて接着層7aを形成することができる。フィラーは、球状であって、フィラーの径は、例えば0.05μm以上6μm以下に設定されており、熱膨張率は、例えば−5ppm/℃以上5ppm/℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
シート層7bは、配線基板2の平坦性を確保するために精密に厚さが制御されている。また、シート層7bは、弾性変形可能であって、耐熱性と硬さに優れた特性の材料であることが望ましい。この様な特性を有するシート層7bとしては、例えば、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂又は液晶ポリマー樹脂等、あるいはこれらの樹脂の混合物を用いることができる。なお、液晶ポリマーとは、溶融時に液晶状態あるいは光学的に複屈折する性質を有するポリマーを指し、一般に溶液状態で液晶性を示すリオトロピック液晶ポリマーや溶融時に液晶性を示すサーモトロピック液晶ポリマー、あるいは熱変形温度で分類される1型・2型・3型すべての液晶ポリマーを含むものである。これらのシート層7bは、図2に示すX方向の熱膨張率が−10ppm/℃以上10ppm/℃以下であって、図2に示すZ方向の熱膨張率が60ppm/以上120ppm/℃以下である。
なかでもポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂シートを使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、X方向の熱膨張率が−5ppm/℃以上0ppm/℃以下であって、Z方向の熱膨張率が70ppm/℃以上90ppm/℃以下である。
このようなX方向の熱膨張しにくい低熱膨張樹脂を使用することによって、半導体素子4を実装する基板自体のX方向の熱膨張を抑制することができる。その結果、半導体素子4の熱膨張率に近づけることができ、半導体素子4が破壊されるのを効果的に防止することができる。
また、ポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂、あるいはポリパラフェニレンベンズビスオキサゾール樹脂を含有する樹脂フィルムは、ポリイミドフイルムと比較して吸水率が低いため、積層した場合でも内部の層に水分が蓄積されにくく、大気中に長期間保存された状態であっても、樹脂フィルムの水分を除去する処理を行う必要がなく、製造工程を単純化することができる。なお、シート層7bの厚みは、例えば2μm以上20μm以下となるように設定されている。
次に、ビア導体について説明する。図2に示すように、絶縁層7には、貫通孔Hが形成されており、貫通孔Hに上部から下部に向けて幅広となるビア導体8が埋設されている。ビア導体8は、上下位置の異なる導電層6同士を電気的に接続することができる。ビア導体8同士を直上直下に配置することによって、引き回す配線の距離を短くすることができ、配線基板2の小型化を実現することができる。また、配線の距離を短くすることによって、配線抵抗を小さく抑えることができ、消費電力の低減に寄与することができる。なお、ビア導体8は、例えば、銅、銀、金、白金、アルミニウム、ニッケル又はクロム等の導電材料から成る。
ビア導体8には、接着層7aから突出したフィラーの一部が埋入している。すなわちフィラーの一部が貫通孔Hの内壁面から突出しており、接着層7aとビア導体8の接する面が凹凸状に形成されている。そして、ビア導体8の一部が、フィラーの一部を被覆するように形成されることによって、フィラーとビア導体8との接触面積を大きくし、両者の接着力を強くすることができ、ビア導体8と接着層7aとの剥離を抑制することができる。すなわち、貫通孔Hの内壁面に対するフィラーの一部によるアンカー効果によって、貫通孔Hの内壁面からビア導体8が剥離するのを抑制することができる。
次に、コア基板5について説明する。コア基板5は、樹脂層9を挟むように第1フィルム層10と第2フィルム層11が形成されており、コア基板5の最上面及び最下面に位置する層に密着層12が形成されている。
樹脂層9は、例えばエポキシ樹脂、シアネート系樹脂、ビスマレイミドトリアジン系樹脂、ポリフェニレンエーテル系樹脂等の熱硬化性樹脂あるいは、液晶ポリマーなどの熱可塑性樹脂から成る。また、樹脂層9の熱膨張率は、図2に示すX方向の熱膨張率及びZ方向の熱膨張率が10ppm/℃以上20ppm/℃以下である。また、樹脂層9の厚みは、例えば100μm以上1000μm以下であって、第1フィルム層10及び第2フィルム層11とを合わせた厚みよりも大きく設定されている。
ここで、樹脂層9の熱膨張率の測定方法について説明する。樹脂層9の熱膨張率を測定するために、樹脂層9から、例えば一辺の長さが15mm、厚みが3mmの試料を切り出す。そして、試料を既存の熱膨張率測定機に取り付けて、試料に対して室温から150℃程度までの温度(樹脂のガラス転移温度以下の温度)を加えて、試料寸法の変化を測定する。このようにして、樹脂層の熱膨張率を算出することができる。
また、コア基板5が小さく、既存の熱膨張率測定機に取り付け可能な寸法の試料を切り出せない場合は、切り出し可能な範囲で試料を切り出して、室温から150℃程度までの温度変化に伴う、試料寸法の変化を機械的あるいは光学的な方法によって測定し、上記と同様に熱膨張率を算出することができる。例えば、熱膨張率測定機の試料ホルダーに試料をセットし、レーザー干渉法により、試料の寸法変化を測定することができる。なお、測定は、JIS R 3251−1995に準拠して行う。
また、試料の温度変化に伴う寸法変化は、例えば、He−Neレーザーを光源とするレーザー干渉計により、レーザー光の波長を基準としてナノメートルオーダーで測定し、試料温度と寸法の関係から、熱膨張率を求めることもできる。なお、試料表面に金又は白金等のレーザー光を反射する材料を蒸着して、測定を行っても良い。
樹脂層9には、図3に示すように、多数のフィラー13が含有されている。フィラー13は、球状であって、フィラー13の径は、例えば0.05μm以上6μm以下に設定されており、熱膨張率は、例えば−5ppm/℃以上5ppm/℃以下である。なお、フィラー13は、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
また、第1フィルム層10及び第2フィルム層11は、例えばポリパラフェニレンベンズビスオキサゾール樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂から成る。これらの樹脂は、図2に示すX方向の熱膨張率が−5ppm/℃以上0ppm/℃以下であって、Z方向の熱膨張率が70ppm/℃以上90ppm/℃以下である。このような樹脂を使用することによって、コア基板5自体の熱膨張を抑制することができる。
第1フィルム層10及び第2フィルム層11の各層の厚みは、例えば5μm以上、30μm以下に設定されている。第1フィルム層10及び第2フィルム層11は、Z方向の熱膨張率が樹脂層9よりも大きいため、外部からの熱によってZ方向に大きく熱膨張しようとする。そこで、第1フィルム層10と第2フィルム層11との間に、第1フィルム層10及び第2フィルム層11の合わせた厚みよりも大きく設定した樹脂層9を介在させることによって、コア基板において第1フィルム層10及び第2フィルム層11がZ方向に熱膨張する影響を小さくすることができる。これは、樹脂層9のZ方向の熱膨張率が第1フィルム層10及び第2フィルム層11のZ方向の熱膨張率よりも小さいため、コア基板のZ方向の熱膨張を小さく抑えることができる。その結果、後述するようにコア基板5を貫通するスルーホール導体14がZ方向に熱応力を受け、破断するのを抑制することができる。
ここで、フィルム層の熱膨張率の測定方法について説明する。フィルム層の厚み方向の熱膨張率は、所定寸法に切断したフィルムを試料とし、一定の加熱速度(例えば2℃/分)で均一に温度を上げながら、レーザー干渉計等でフィルムの厚みを測定し、試料温度とフィルムの厚みとの関係から試料の厚み方向の熱膨張率を求めることができる。この時、フィルム表面にはレーザー光の反射を高め測定を容易にする目的で、金属等を薄く蒸着しても良い。
フィルム層の平面方向の熱膨張率は、一辺の長さが20mm、厚みが2mm程度の大きさの試料を取り出せる場合は、この試料を既存の熱膨張率測定機にセットし、一定の加熱速度(例えば2℃/分)で均一に温度を上げて、平面方向の熱膨張率を測定することができる。
また、上記大きさの試料を取り出せない場合は、切り出せる範囲で切断したフィルムを試料とし、フィルム表面に測定用のマーカーを少なくとも2ヶ所つける。このマーカーは、四角錐のダイヤモンド圧子などで付けた圧痕でも良く、レーザー光で加工した線でも良く、また、微細な針でけがいた跡でも良い。この試料を、上部に透明な窓を有し、且つ試料の温度を一定の加熱速度(例えば2℃/分)で均一に温度を上げられる装置に取り付ける。この装置を、試料寸法が測定できる顕微鏡にセットし、一定の加熱速度(例えば2℃/分)で均一に温度を上げながらマーカー間の距離を測定する。試料温度とマーカー間距離の関係から試料の平面方向の熱膨張率を求めることができる。この時、フィルム表面にはマーカーの読み取りを容易にする目的で、マーカー部に金属などを薄く蒸着しても良い。また、フィルムの反りを防止する目的で、試料の上部にガラスなどの透明な薄板(厚さ0.05mm〜0.1mm程度)を載せて測定しても良い。なお、熱膨張率は、室温からガラス転移温度に至る前の温度の間で測定する。これは、配線基板は、そのガラス転移温度以下の温度で使用されるからである。
密着層12は、第1フィルム層10の直下及び第2フィルム層11の直上に形成されており、例えばエポキシ系樹脂、シアネート系樹脂、ビスマレイミドトリアジン系樹脂又はポリイミド系樹脂等の樹脂から成る。密着層12には、導電層6との接着性の良好な樹脂が用いられており、密着層12を導電層6とフィルム層との間に介在させることによって、密着層12が剥離するのを良好に抑制することができる。また、密着層12の熱膨張率は、20ppm/℃以上、100ppm/℃である。密着層12の厚みは、例えば5μm以上、20μm以下であって、コア基板における密着層12の熱膨張の影響は殆ど生じないように設定されている。
コア基板5には、上下方向に貫通するスルーホールSと、スルーホールSの内壁面に沿って形成されるスルーホール導体14と、スルーホール導体14によって囲まれる領域に充填される樹脂体15が形成されている。スルーホール導体14は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料から成る。また、樹脂体15は、スルーホールSによって囲まれる残存空間を埋めるためのものである。樹脂体15は、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シアネート樹脂、フッ素樹脂、シリコン樹脂、ポリフェニレンエーテル樹脂又はビスマレイミドトリアジン樹脂等から成る。樹脂体15がスルーホールSによって囲まれる残存空間を埋めることによって、樹脂体15の直上直下に後述するビア導体10を形成することができ、スルーホール導体14から導電層6まで引き回す配線の距離を短くすることができ、配線基板2の小型化を実現することができる。また、配線の距離を短くすることによって、配線抵抗を小さくすることができ、消費電力を低減することができる。
図3は、図2のP部分の拡大図であって、スルーホール導体の拡大断面図である。図3に示すように、スルーホールSの内壁面からフィラー13の一部が突出しており、フィラー13の一部がスルーホール導体14に埋入している。そのため、スルーホール導体14が、フィラー13の一部を被覆することによって、スルーホール導体14とスルーホールSの内壁面との接触面積を大きくし、両者の接着力を大きくすることができ、スルーホール導体14がスルーホールSの内壁面から剥離するのを抑制することができる。
半導体素子4には、絶縁層7の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。なお、半導体素子4の厚み寸法は、例えば0.1mmから1mmのものを使用することができる。
上述したように本実施形態によれば、平面方向の熱膨張率が小さいフィルム層をコア基板の上層及び下層に用いて、コア基板の平面方向の熱膨張率を小さくし、配線基板に実装する半導体素子との熱膨張率に合わせて、外部から熱が加えられたとしても半導体素子と配線基板との接続を良好に維持することができる。また、フィルム層同士の間に厚み方向の熱膨張率の小さい樹脂層を介在させ、外部からの熱によって、コア基板全体が厚み方向に大きく熱膨張するのを抑制し、コア基板を貫通するスルーホール導体とスルーホール導体と接続される導電層との剥離を抑えることができる。この結果、配線基板の電気的信頼性を良好に維持することができる。
次に、上述した配線基板2を含む実装構造体1の製造方法について、図4から図8を用いて説明する。
図4(A)に示すように、第1フィルム層10と第2フィルム層11とを準備する。これらの両層は、ポリパレフェニレンベンズビスオキサゾール樹脂あるいは、ポリパレフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂との化合物から成り、その厚みが、例えば5μm以上、30μm以下のものを用いる。そして、第1フィルム層10の下面には、例えばエポキシ系樹脂から成る密着層12が形成されている。密着層12の厚みは、例えば10μm以下のものを用いている。同様に、第2フィルム層11の上面にも密着層12が形成されている。これらの密着層12は、フィルム層上に例えばダイコート法を用いて形成することができる。
第1フィルム層10と第2フィルム層11との間には、シアネート系樹脂から成る樹脂層9が設けられている。樹脂層9には、非晶質酸化ケイ素から成るフィラー13が含有されている。なお、樹脂層9の厚みは、100μm以上1000μm以下に設定されている。
次に、図4(B)に示すように、第1フィルム層10と第2フィルム層11との間に、樹脂層9を介在させて、これらの層を重ね合わせて、加熱加圧することによって、コア基板5を形成することができる。なお、コア基板5は、厚みが120μm以上1080μm以下に設定されている。
そして、図4(C)に示すように、コア基板5に対して、機械式ドリル加工あるいはレーザー加工を行うことによって、スルーホールSを形成することができる。スルーホールSは、第1フィルム層10の下面に形成された密着層12から、第2フィルム層11の上面に形成された密着層12までを貫通して形成される。また、スルーホールSの内壁面からは、樹脂層9に含有されているフィラー13の一部が露出する。なお、樹脂層9には、スルーホールSからフィラー13が露出するように、フィラー13の含有量が調整されている。なお、スルーホールSは、その直径が30μm以上300μm以下に設定されている。
次に、図5(A)に示すように、密着層12の表面及びスルーホールSの内壁面に対して、無電解めっきを施すことによって、密着層12の表面上に導電層6xを形成し、スルーホールSの内壁面にスルーホール導体14を形成することができる。なお、導電層6x及びスルーホール導体14は、例えば銅、銀、錫などの導電性材料から成り、両方同時に形成される。
そして、図5(B)に示すように、スルーホールSに対して、例えば印刷法を用いて、例えばエポキシ系樹脂から成る樹脂体15を充填することができる。
さらに、図5(C)に示すように、樹脂体15の直上及び直下に対して、例えば無電解めっき法と電解めっき法を用いて、めっきを形成する。そして、図6(A)に示すように、導電層6xに対して、従来周知のフォトリソグラフィー技術を用いて、パターニングして、グランド層6bを形成する。その後、図6(B)に示すように、グランド層6b上に、例えばエポキシ系樹脂から成る接着層7aを被着させたシート層7bを対向配置する。なお、シート層7bは、ポリパレフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂との化合物から成り、その厚みが5μm以上、30μm以下に設定されている。接着層7aは、シート層7bに対して、例えばダイコート法を用いて形成されている。
そして、図6(C)に示すように、グランド層6b上に対して、接着層7aを介してシート層7bを貼り合わせる。シート層7bをグランド層6b上に接着層7aを介して貼り合わせた後、シート層7b及び接着層7aを加熱加圧することによって、接着層7aを熱硬化させ、シート層7bをグランド層6b上に固着することができる。
次に、図7(A)に示すように、平面視してスルーホールSと重なる領域に、例えばYAGレーザー装置又はCOレーザー装置を用いて、レーザー光を照射し、絶縁層7を貫通する貫通孔Hを形成する。貫通孔Hは、絶縁層7に対して垂直方向から、レーザー光が照射されることによって、グランド層6bの一部を露出して形成される。なお、貫通孔Hは、上部よりも下部が幅狭な逆テーパー状に形成されている。
そして、図7(B)に示すように、シート層7bの表面及び貫通孔Hに対して、無電解めっきを施すことによって、シート層7b上に導電層6yを形成し、貫通孔Hにビア導体8を充填することができる。なお、導電層6y及びビア導体8は、例えば銅などの導電性材料から成り、両方同時に形成される。
さらに、図7(C)に示すように、導電層6yに対して、従来周知のフォトリソグラフィー法を用いて、導電層6yをパターニングし、信号線路6aを形成することができる。なお、信号線路6aは、平面視して、グランド層6bと重なる領域に形成される。
次に、図8(A)に示すように、上述した方法を用いて、導電層6及び絶縁層7を複数積層する。さらに、図8(B)に示すように、コア基板5の上面及び下面に、導電層6及び絶縁層7を積層することによって、配線基板2を作製することができる。
そして、配線基板2に対してバンプ3を介して半導体素子4をフリップチップ実装することによって、図1に示す実装構造体1を作製することができる。
上述したように本発明の実施形態に係る配線基板の製造方法によれば、配線基板の表面に沿った平面方向の熱膨張率と配線基板の厚み方向の熱膨張率とを、合わせることによって、外部からの熱によって、配線基板を厚み方向に熱膨張しにくくすることができる。その結果、スルーホール導体の破壊を低減することができ、スルーホール導体と導電層との間のクラックを抑制し、配線基板の電気的信頼性を有効に維持することができる。
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
本発明の実施形態に係る配線基板を含む実装構造体の平面図である。 本発明の実施形態に係る配線基板を含む実装構造体の断面図である。 本発明の実施形態に係るスルーホール導体の拡大断面図である。 図4(A)、図4(B)、図4(C)は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。 図5(A)、図5(B)、図5(C)は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。 図6(A)、図6(B)、図6(C)は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。 図7(A)、図7(B)、図7(C)は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。 図8(A)、図8(B)は、本発明の実施形態に係る配線基板を含む実装構造体の製造工程を説明する断面図である。
符号の説明
1 実装構造体
2 配線基板
3 バンプ
4 半導体素子
5 コア基板
6 導電層
6a 信号線路
6b グランド層
7 絶縁層
7a 接着層
7b シート層
8 ビア導体
9 樹脂層
10 第1フィルム層
11 第2フィルム層
12 密着層
13 フィラー
14 スルーホール導体
15 樹脂体
H 貫通孔
S スルーホール

Claims (7)

  1. 厚み方向の熱膨張率が平面方向の熱膨張率よりも大きな第1フィルム層と、
    前記第1フィルム層上に形成され、厚み方向の熱膨張率が平面方向の熱膨張率よりも大きな第2フィルム層と、
    前記第1フィルム層と前記第2フィルム層との間に形成され、厚み方向の熱膨張率が前記第1フィルム層及び前記第2フィルム層の厚み方向の熱膨張率よりも小さい樹脂層と、
    前記第1フィルム層から前記第2フィルム層までの各層を貫通するスルーホール導体と、
    前記第2フィルム層上に形成され、前記スルーホール導体と電気的に接続される導電層と、
    を備えたことを特徴とする配線基板。
  2. 請求項1に記載の配線基板において、
    前記樹脂層の厚みは、その上下両側に配される前記第1フィルム層及び前記第2フィルム層の両層の厚みの和よりも大きいことを特徴とする配線基板。
  3. 請求項1に記載の配線基板において、
    前記第2フィルム層と前記導電層との間には、密着層が介在されており、該密着層と前記導電層とが接着していることを特徴とする配線基板。
  4. 請求項1に記載の配線基板において、
    前記樹脂層の平面方向の熱膨張率は、前記第2フィルム層の平面方向の熱膨張率よりも大きいことを特徴とする配線基板。
  5. 請求項4に記載の配線基板において、
    前記樹脂層にはフィラーが含有されており、前記フィラーの一部が前記スルーホール導体に埋入していることを特徴とする配線基板。
  6. 請求項1に記載の配線基板において、
    前記スルーホール導体は、前記第1フィルム層から前記第2フィルム層までを貫通するスルーホールの内壁面に形成されており、前記スルーホール導体によって囲まれる領域には、樹脂体が充填されていることを特徴とする配線基板。
  7. 請求項1に記載の配線基板において、
    前記第1フィルム層及び前記第2フィルム層はポリパラフェニレンベンズビスオキサゾール樹脂から成り、前記樹脂層はエポキシ樹脂から成ることを特徴とする配線基板。
JP2008094466A 2008-04-01 2008-04-01 配線基板 Pending JP2009246316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008094466A JP2009246316A (ja) 2008-04-01 2008-04-01 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008094466A JP2009246316A (ja) 2008-04-01 2008-04-01 配線基板

Publications (1)

Publication Number Publication Date
JP2009246316A true JP2009246316A (ja) 2009-10-22

Family

ID=41307861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008094466A Pending JP2009246316A (ja) 2008-04-01 2008-04-01 配線基板

Country Status (1)

Country Link
JP (1) JP2009246316A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021182158A1 (ja) * 2020-03-11 2021-09-16 株式会社村田製作所 樹脂多層基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021182158A1 (ja) * 2020-03-11 2021-09-16 株式会社村田製作所 樹脂多層基板

Similar Documents

Publication Publication Date Title
JP5066192B2 (ja) 配線基板及び実装構造体
US20120227261A1 (en) Method for manufacturing printed wiring board
JP2010205772A (ja) Ic搭載基板、プリント配線板、及び製造方法
JP2011228676A (ja) 配線基板およびその実装構造体
TW200820867A (en) A flex-rigid wiring board and method of manufacturing the same
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP2009246315A (ja) 部品内蔵基板および実装構造体
US20160242283A1 (en) Wiring board, and mounting structure and laminated sheet using the same
JP2010212375A (ja) Ic搭載基板、プリント配線板、及び製造方法
JP5019995B2 (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2008277392A (ja) 部品内蔵基板およびその製造方法
JP2009054689A (ja) 配線基板、実装基板および実装構造体、並びに配線基板の製造方法
JP2009289805A (ja) 部品内蔵基板
JP2009246316A (ja) 配線基板
JP4870501B2 (ja) 電子部品内蔵基板の製造方法
JP4912234B2 (ja) 複合基板、配線基板および実装構造体
JP2012174710A (ja) 多層配線板及びその製造方法
JP4804374B2 (ja) 配線基板およびその製造方法
JP5111132B2 (ja) 配線基板の製造方法
JP2010129725A (ja) 配線基板、実装構造体及び電子装置
JP2009289853A (ja) 配線基板の製造方法及び実装構造体の製造方法
JP5110858B2 (ja) 配線基板およびその製造方法
JP2009200400A (ja) 部品内蔵基板の製造方法
JP5207919B2 (ja) 配線基板及び実装構造体