CN217562563U - 一种贴片式sop8半导体芯片的封装结构 - Google Patents

一种贴片式sop8半导体芯片的封装结构 Download PDF

Info

Publication number
CN217562563U
CN217562563U CN202221707387.0U CN202221707387U CN217562563U CN 217562563 U CN217562563 U CN 217562563U CN 202221707387 U CN202221707387 U CN 202221707387U CN 217562563 U CN217562563 U CN 217562563U
Authority
CN
China
Prior art keywords
connection portion
semiconductor chip
metal
lead frame
frame base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221707387.0U
Other languages
English (en)
Inventor
李尚哲
李明芬
陈育峰
黄凯军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Jixin Microelectronics Technology Co ltd
Original Assignee
Anhui Jixin Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Jixin Microelectronics Technology Co ltd filed Critical Anhui Jixin Microelectronics Technology Co ltd
Priority to CN202221707387.0U priority Critical patent/CN217562563U/zh
Application granted granted Critical
Publication of CN217562563U publication Critical patent/CN217562563U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种贴片式SOP8半导体芯片的封装结构，涉及半导体芯片封装技术领域，包括金属引线框基岛和半导体芯片，金属引线框基岛和半导体芯片之间通过粘结物质固定连接，金属引线框基岛一侧设置有若干个第一金属引脚，金属引线框基岛远离第一金属引脚的一侧设置有若干个第二金属引脚。本实用新型设计的第一金属引脚和第二金属引脚，能够在原有印刷线路板上扩大塑封体的面积，这样便能够在塑封体内放置更大面积用于承载半导体芯片的金属引线框基岛，这使得半导体芯片也能通过更大面积散热，并降低更多的电阻率。

Description

一种贴片式SOP8半导体芯片的封装结构
技术领域
本实用新型涉及一种贴片式SOP8半导体芯片的封装结构，属于半导体芯片封装技术领域。
背景技术
如图1所示，早期半导体芯片塑封体的引脚结构是以针状插件的金属引脚结构,插入印刷线路板预先设计的插孔之中,再进行波峰锡炉以稳定的焊接温度、浸润时间、冷却时间并进行助焊剂清洗与剪除印刷线路板凸出多余插针长度的处理,最终完成半导体芯片塑封体与印刷线路板相互以金属锡材焊接。
由于插针式金属引脚的封装结构与印刷线路板打孔间距的关系,所以插针式的金属引脚与金属引脚之间的距离是100mils(2.54mm),这不能满足日益发展的高密度、高容量芯片功能以及高金属引脚数的需求。
经过半导体芯片封装业界的努力,研发出了现在比较符合市场与技术发展的贴片式封装结构，如图2所示,搭配贴片式的印刷线路板设计,直接采用金属锡膏印刷在印刷线路板所需要的焊盘上。将贴片式塑封体置放在贴片式印刷线路板相应的焊盘位置,再经过高温回流过程将贴片式塑封体与贴片式印刷线路板通过金属锡膏相互连结在一起,从而达到半导体芯片与半导体主动组件及被动组件的系统功能链接。
虽然承载半导体芯片的塑封体外的金属引脚由“插针状态”演变成了“鸥翼形式”的贴片方式,增加了金属引脚的高密度并降低了印刷线路板的使用面积,也同样地降低了跟面积有关的成本是值得庆幸的事情。但贴片式塑封体所引伸出“鸥翼”型态的金属引脚,却也使塑封体面积变小,又因为塑封体面积变小限制了半导体芯片承载更大面积及更高容量的半导体芯片尺寸的能力,无形中降低了很多中大型半导体芯片的兼容性与方便性,从而又增加了对承载更大半导体芯片更高容量芯片的塑封体的需求,最终制造成本以及使用印刷线路板面积上,又将成本提升上去。
实用新型内容
本实用新型提供一种贴片式SOP8半导体芯片的封装结构，以解决上述现有技术中海鸥型金属引脚占用面积较大导致塑封体面积变小的问题。
为了实现上述目的，本实用新型采用的技术方案为：
一种贴片式SOP8半导体芯片的封装结构，包括金属引线框基岛和半导体芯片，金属引线框基岛和半导体芯片之间通过粘结物质固定连接，金属引线框基岛的一侧设置有若干个第一金属引脚，金属引线框基岛远离第一金属引脚的一侧设置有若干个第二金属引脚，第一金属引脚包括依次连接的第一连接部D、第一连接部A、第一连接部B和第一连接部C，第二金属引脚包括依次连接的第二连接部A、第二连接部B和第二连接部C，第二连接部A通过金属键合丝与半导体芯片连接，第一连接部D与金属引线框基岛固定连接。
优选地，金属引线框基岛、半导体芯片、第一连接部D、金属键合丝的全部以及第二连接部A、第一连接部A靠近金属引线框基岛的部分被包覆成塑封体。
优选地，第一连接部A与第一连接部C平行且与第一连接部B垂直，第一连接部C向塑封体一侧延伸，第一连接部A与第一连接部B、第一连接部B与第一连接部C之间均设有圆弧过渡。
优选地，第二连接部A与第二连接部C平行且与第二连接部B垂直，第二连接部C向塑封体一侧延伸，第二连接部A与第二连接部B、第二连接部B与第二连接部C之间均设有圆弧过渡。
优选地，第一连接部C与第二连接部C的底面齐平。
优选地，塑封体的底部嵌入散热板，散热板的底面与第一连接部C的底面齐平。
与现有技术对比，本实用新型的有益效果为：
1、通过将第一连接部C和第二连接部C朝向塑封体，能够在原有印刷线路板上扩大塑封体的面积，这样便能够在塑封体内放置更大面积的用于承载半导体芯片的金属引线框基岛，这使得半导体芯片也能通过更大面积散热，并降低更多的电阻率；扩大了金属引线框基岛的面积，因而能够承载更大面积的半导体芯片或更多的半导体芯片数量；
2、通过在塑封体下嵌入散热板，散热板与第一金属引脚的底面齐平，所以当塑封体两侧的第一金属引脚和第二金属引脚焊接到印刷线路板上时,散热板能够与印刷电路板接触,这增加了半导体芯片的导热容积与散热能力。
附图说明
图1为现有技术中插片式金属引脚塑封体的结构示意图；
图2为现有技术中海鸥型金属引脚塑封体的结构示意图；
图3为本实用新型塑封体及第一金属引脚与第二金属引脚的结构示意图；
图4为本实用新型金属引线框基岛、半导体芯片、第一金属引脚和第二金属引脚的连接示意图；
图5为本实用新型塑封体下嵌入散热板的示意图；
图6为本实用新型的内部结构图；
图7为本实用新型嵌入散热板的塑封体的侧视图
图8为使用海鸥型金属引脚时塑封体面积示意图；
图9为使用本实用新型第一金属引脚与第二金属引脚时塑封体的面积示意图。
图中：1、塑封体，11、插针式金属引脚，12、海鸥型金属引脚，13、第一金属引脚，131、第一连接部A，132、第一连接部B，133、第一连接部C，134、第一连接部D，14、第二金属引脚，141、第二连接部A，142、第二连接部B，143、第二连接部C，2、金属引线框基岛，3、半导体芯片，4、粘结物质，5、金属键合丝，6、散热板。
具体实施方式
下面结合附图对本实用新型实施中的技术方案进行清楚，完整的描述，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
图1为传统的插针式金属引脚11形式的塑封体1。图2为现有的海鸥型金属引脚12的塑封体1，为了解决这两种金属引脚形式的缺陷，本实用新型提出如下实施例。
实施例1
如图3至图6所示，本实用新型实施例1提供的一种贴片式SOP8半导体芯片的封装结构，包括金属引线框基岛2和半导体芯片3，通过粘结物质4将半导体芯片3固定于金属引线框基岛2上，金属引线框基岛2的一侧连接有四个第一金属引脚13，金属引线框基岛2远离第一金属引脚13的一侧设置有四个第二金属引脚14。如图6所示，第一金属引脚13包括依次连接的第一连接部D134、第一连接部A131、第一连接部B132和第一连接部C133，其中，第一连接部D134与金属引线框基岛2固定连接，第一连接部D134与金属引线框基岛2可以是一体成型，也可是焊接连接。第一连接部A131与金属引线框基岛2以及第一连接部C133平行，同时第一连接部A131和第一连接部C133均与第一连接部B132垂直，并且第一连接部C133远离第一连接部B132的一端靠近塑封体1的一侧，第一连接部A131与第一连接部B132、第一连接部B132与第一连接部C133之间均通过圆弧过渡连接。
第二金属引脚14包括依次连接的第二连接部A141、第二连接部B142和第二连接部C143，其中，第二连接部A141通过金属键合丝5与半导体芯片3连接。第二连接部A141与金属引线框基岛2、第二连接部C143均平行，并且第二连接部A141、第二连接部C143均与第二连接部B142垂直，第二连接部C143远离第二连接部B142的一端也靠近塑封体1，第二连接部A141与第二连接部B142、第二连接部B142与第二连接部C143之间均通过圆弧过渡连接。
如图3所示，金属引线框基岛2、半导体芯片3、第一连接部D134、金属键合丝5的全部以及第二连接部A141、第一连接部A131靠近金属引线框基岛2的部分通过塑封工艺被包覆形成塑封体1，塑封体1的底面与第一连接部C133的底面以及第二连接部C143的底面均平行。
并且，第一连接部C133与第二连接部C143的底面齐平。这样在与印刷线路板焊接时，可保证第一金属引脚13和第二金属引脚14能够与印刷线路板的焊盘充分接触。
第一连接部C133和第二连接部C143均向塑封体1延伸，相较于海鸥型金属引脚12的方式，本实用新型的第一金属引脚13和第二金属引脚14在水平面上投影的宽度减小，即第一金属引脚13和第二金属引脚14所占用的水平空间减少。
在第一金属引脚13和第二金属引脚14的占用的水平空间减少的基础上，可以增加金属引线框基岛2的宽度，金属引线框基岛2本身一般由铜制成，这样，大尺寸的金属引线框基岛2散热性能更好；
在金属引线框基岛2增大的基础上，相对应的，金属引线框基岛2上固定的半导体芯片3尺寸也可以放大，进而满足多重规格半导体芯片3的封装需求。
实施例2
如图7所示，在塑封体1的下部嵌入散热板6，散热板6的下部与第一连接部C133的底面齐平，在与印刷线路板相连的过程中，散热板6本身可以与印刷线路板相连，利用印刷线路板本身带有的散热部件，进行散热，更进一步的增强散热效果，适配更高功率的半导体芯片3的封装。
如图8所示，在采用现有的海鸥型金属引脚12时，封装结构的尺寸为(6.0±0.15)*(4.9±0.05)mm，金属引脚的在水平面上投影的尺寸为1.05mm左右，塑封体1的尺寸为3.9*4.9mm，金属引线框基岛2的尺寸可做到2.87*4.2mm左右。
如图9所示，在采用本实用新型改进后的封装结构时，在整体封装尺寸不变的前提下，改进后第一金属引脚13和第二金属引脚14在水平面上投影的尺寸为0.59mm左右，塑封体1的尺寸可做到4.82*4.9mm左右，塑封体1的宽度增加了0.92mm左右，金属引线框基岛2尺寸3.7*4.2mm左右，金属引线框基岛2的宽度增加了0.83mm左右。
综上，本申请通过对引脚形式的改变，在整体尺寸不变的情况下，可有效增大金属引线框基岛2的尺寸(宽度)，进而增加所能承载半导体芯片3的宽度和塑封体1的宽度,实现良好的散热并适配更大尺寸的半导体芯片3。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神和基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种贴片式SOP8半导体芯片的封装结构，其特征在于，包括金属引线框基岛(2)和半导体芯片(3)，所述金属引线框基岛(2)和半导体芯片(3)之间通过粘结物质(4)固定连接，所述金属引线框基岛(2)的一侧设置有若干个第一金属引脚(13)，所述金属引线框基岛(2)远离第一金属引脚(13)的一侧设置有若干个第二金属引脚(14)，所述第一金属引脚(13)包括依次连接的第一连接部D(134)、第一连接部A(131)、第一连接部B(132)和第一连接部C(133)，所述第二金属引脚(14)包括依次连接的第二连接部A(141)、第二连接部B(142)和第二连接部C(143)，所述第二连接部A(141)通过金属键合丝(5)与半导体芯片(3)连接，所述第一连接部D(134)与金属引线框基岛(2)固定连接。
2.根据权利要求1所述的一种贴片式SOP8半导体芯片的封装结构，其特征在于，所述金属引线框基岛(2)、半导体芯片(3)、第一连接部D(134)、金属键合丝(5)的全部以及第二连接部A(141)、第一连接部A(131)靠近金属引线框基岛(2)的部分被包覆成塑封体(1)。
3.根据权利要求2所述的一种贴片式SOP8半导体芯片的封装结构，其特征在于，所述第一连接部A(131)与第一连接部C(133)平行且与第一连接部B(132)垂直，所述第一连接部C(133)向塑封体(1)一侧延伸，所述第一连接部A(131)与第一连接部B(132)、第一连接部B(132)与第一连接部C(133)之间均设有圆弧过渡。
4.根据权利要求2所述的一种贴片式SOP8半导体芯片的封装结构，其特征在于，所述第二连接部A(141)与第二连接部C(143)平行且与第二连接部B(142)垂直，所述第二连接部C(143)向塑封体(1)一侧延伸，所述第二连接部A(141)与第二连接部B(142)、第二连接部B(142)与第二连接部C(143)之间均设有圆弧过渡。
5.根据权利要求1所述的一种贴片式SOP8半导体芯片的封装结构，其特征在于，所述第一连接部C(133)与第二连接部C(143)的底面齐平。
6.根据权利要求2所述的一种贴片式SOP8半导体芯片的封装结构，其特征在于，所述塑封体(1)的底部嵌入散热板(6)，所述散热板(6)的底面与第一连接部C(133)的底面齐平。
CN202221707387.0U 2022-07-01 2022-07-01 一种贴片式sop8半导体芯片的封装结构 Active CN217562563U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221707387.0U CN217562563U (zh) 2022-07-01 2022-07-01 一种贴片式sop8半导体芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221707387.0U CN217562563U (zh) 2022-07-01 2022-07-01 一种贴片式sop8半导体芯片的封装结构

Publications (1)

Publication Number Publication Date
CN217562563U true CN217562563U (zh) 2022-10-11

Family

ID=83502697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221707387.0U Active CN217562563U (zh) 2022-07-01 2022-07-01 一种贴片式sop8半导体芯片的封装结构

Country Status (1)

Country Link
CN (1) CN217562563U (zh)

Similar Documents

Publication Publication Date Title
WO2015043499A1 (zh) 一种半导体封装结构及其成型方法
TWI565017B (zh) 垂直連接的功率模組及其堆疊連接的引腳
CN101887886A (zh) 一种多芯片封装及制造方法
CN101794760B (zh) 高电流半导体功率器件小外形集成电路封装
CN109588023B (zh) 散热结构及相关设备
CN217562563U (zh) 一种贴片式sop8半导体芯片的封装结构
CN218101254U (zh) 一种具有侧翼散热结构的cdfn8-7封装体
CN201937131U (zh) 依靠中心导地块改善高频性能的集成电路测试插座
CN212084994U (zh) 一种并联封装的器件组
CN101231982B (zh) 一种半导体器件封装结构
CN217822785U (zh) 一种贴片式tssop28半导体芯片的封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN217768365U (zh) 一种贴片式so12j半导体芯片的封装结构
CN217641307U (zh) 一种贴片式so36j半导体功率芯片的封装结构
CN203118935U (zh) 整流芯片的dfn封装结构
CN220604667U (zh) 一种无框式大功率mos封装模块及电路结构
CN217983333U (zh) 一种贴片式so23c半导体分立器件的封装结构
CN217983335U (zh) 一种贴片式tdso14半导体芯片的封装结构
CN217588917U (zh) 一种贴片式sot223半导体芯片的封装结构
CN216015347U (zh) 一种器件封装结构及组件
CN216389336U (zh) 双面高效散热的芯片封装结构
CN218677140U (zh) 一种贴片功率器件封装结构
CN211208436U (zh) 一种防插反的封装框架及封装体
CN217822784U (zh) 芯片封装结构及功率芯片
CN218447898U (zh) 一种贴片式半导体芯片的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant