CN218101254U - 一种具有侧翼散热结构的cdfn8-7封装体 - Google Patents

一种具有侧翼散热结构的cdfn8-7封装体 Download PDF

Info

Publication number
CN218101254U
CN218101254U CN202221885843.0U CN202221885843U CN218101254U CN 218101254 U CN218101254 U CN 218101254U CN 202221885843 U CN202221885843 U CN 202221885843U CN 218101254 U CN218101254 U CN 218101254U
Authority
CN
China
Prior art keywords
heat dissipation
chip
pin
base island
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221885843.0U
Other languages
English (en)
Inventor
施保球
黄乙为
陈勇
饶锡林
张学豪
蔡择贤
刘方标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Chippacking Technology Co ltd
Original Assignee
Guangdong Chippacking Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Chippacking Technology Co ltd filed Critical Guangdong Chippacking Technology Co ltd
Priority to CN202221885843.0U priority Critical patent/CN218101254U/zh
Application granted granted Critical
Publication of CN218101254U publication Critical patent/CN218101254U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种具有侧翼散热结构的CDFN8‑7封装体，包括第一基岛、第二基岛、第一芯片、第二芯片、多个功能引脚、至少一个散热引脚和塑封体，功能引脚和散热引脚的内引脚在塑封体内部折弯，外引脚露出塑封体，且外引脚的底面与塑封体底部平齐，散热引脚与第二基岛为一体连接。由于散热引脚与第二基岛为一体连接，充分利用侧翼状散热结构扩展散热面积，增加了散热通路，散热引脚的外引脚伸出塑封体外更有利于热交换，外引脚的底面与塑封体底部平齐，会与PCB板面贴合接触，提高第二基岛向PCB板传递热量的效率，散热效果有本质上的提升。内引脚在塑封体内折弯，缩短了外引脚和内引脚的总长度，电信号传输距离短，信号时延短。

Description

一种具有侧翼散热结构的CDFN8-7封装体
技术领域
本实用新型涉及芯片封装技术领域，尤其涉及一种具有侧翼散热结构的CDFN8-7封装体。
背景技术
SOT23系列封装形式体积较小，可靠性好，成本较低，被广泛应用于低I/O数、芯片面积较小、散热要求不高的芯片封装，应用面广、量大的电源管理IC产品就大量采用这种封装形式。但随着电源管理IC产品功能的增强，功率的增加，芯片面积增大，发热量也越来越大，采用这种封装形式，渐渐无法满足电源管理IC产品对高散热性的要求。
芯片面积较大、散热要求较高的电源管理IC产品越来越多地采用SOP8封装，但SOP8封装不论是采用单基岛还是双基岛，基岛都被完全包封在塑封体中，当基岛上的芯片工作时产生的热量，只能通过塑封体和引脚散发出来，塑封体的热导率很低，散热效果很差；引脚与基岛的连接面积很小，导热效果也不好，而且SOP8封装的外引脚和PCB板之间几乎是点接触，接触面积小，也不能顺利地将热量传导给PCB板，所以SOP8封装形式单位面积的散热效率不高，难以适应散热要求高的较大功率产品，及对体积要求较高的产品，尤其是日益增加的移动产品。另一方面，SOP8封装是上下模结构，外引脚在塑封体外折弯成型，内外引脚的总长度比较长，造成在引线框上排布时占用面积大，单条引线框上的产品数量减少，塑封料用量大，不仅材料成本高还影响封装过程中的生产效率，所以有必要开发出一种新的封装结构来应对这类产品更高的散热要求。
实用新型内容
本实用新型的目的是在侧翼状散热平面结构技术基础上公开了一种具有侧翼散热结构的CDFN8-7封装体，应用广泛，可以解决SOT23系列封装形式不能适应电源管理IC产品芯片面积大、散热要求高的要求，以及SOP8封装散热效果不好，单颗产品在引线框上占用面积大，成本高的缺点。
本实用新型是这样实现的：一种具有侧翼散热结构的CDFN8-7封装体，包括第一基岛、第二基岛、第一芯片、第二芯片、多个功能引脚、至少一个散热引脚和塑封体，所述塑封体用封装第一基岛、第二基岛、第一芯片、第二芯片、功能引脚和散热引脚，所述功能引脚和散热引脚均包括内引脚和外引脚，所述内引脚在塑封体内部折弯，所述外引脚露出塑封体，且外引脚的底面与塑封体底部平齐，所述第一芯片设置在第一基岛上，第二芯片设置在第二基岛上，所述第二芯片发热量大于第一芯片的发热量，所述散热引脚与第二基岛为一体连接，形成所述侧翼散热结构。
其中，所述散热引脚的宽度为功能引脚宽度的2-5倍。
其中，所述第一芯片为集成电路芯片或者分立器件芯片，所述第二芯片为功率器件或功率集成电路器件。
其中，与基岛不直接连接的功能引脚的内引脚形状为倒钩型。
其中，所述散热引脚的内引脚上还设有用于锁定塑封料的锁定孔。
其中，所述锁定孔为不规则的长方形孔。
其中，所述散热引脚的外引脚上还设有应力释放槽。
其中，所述塑封体底部还设有底腔。
其中，所述第二基岛的面积为第一基岛面积的1.6倍。
其中，所述功能引脚通过金属丝与第一芯片或第二芯片电连接，以及金属丝将第一芯片和第二芯片连接。
本实用新型的有益效果为：所述具有侧翼散热结构的CDFN8-7封装体采用双基岛，用于放置第一芯片和第二芯片，所述第二芯片发热量较大，所以在第二基岛上设置了散热引脚，散热引脚的外引脚伸出塑封体外，形成侧翼散热结构，由于散热引脚与第二基岛为一体连接，充分利用侧翼状散热结构扩展散热面积，增加了散热通路，而且散热引脚的外引脚伸出塑封体外更有利于热交换，外引脚的底面与塑封体底部平齐，使散热引脚的外引脚会与PCB板面贴合接触，提高第二基岛向PCB板传递热量的效率，能很快将热量从热源传导到PCB板的金属上散发出去，大幅度提高了产品单位面积的散热效率，散热效果有本质上的提升，为缩小体积和提高散热提供了前提条件。
本申请采用半模设计，内引脚在塑封体内折弯，将引脚的折弯和在塑封体内的固定合二为一，外引脚直接在封装体底部露出，缩短了外引脚和内引脚的总长度，电信号传输距离短，信号时延短，进一步加快将热量尽快传导到PCB的敷铜面上散发掉，更进一步缩小了体积，减少了产品在引线框上的排布面积，提高引线框密度，材料的利用率增加，提高生产效率，且电信号时延短，寄生影响小。本申请的封装体结构除了用于电源管理IC产品外，还可以用于其他类似要求的产品。
附图说明
图1是本实用新型所述具有侧翼散热结构的CDFN8-7封装体实施例一的结构示意图；
图2是本实用新型所述具有侧翼散热结构的CDFN8-7封装体实施例一的正面剖示图；
图3是本实用新型所述具有侧翼散热结构的CDFN8-7封装体实施例一的侧面剖示图；
图4是本实用新型所述具有侧翼散热结构的CDFN8-7封装体实施例二的结构示意图；
图5是本实用新型所述具有侧翼散热结构的CDFN8-7封装体实施例三的结构示意图。
其中，1、第一基岛；2、第二基岛；3、第一芯片；4、第二芯片；5、功能引脚；51、内引脚；52、外引脚；6、散热引脚；61、内引脚；611、锁定孔；62、外引脚；621、应力释放槽；7、塑封体；71、底腔；8、金属丝。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
作为本实用新型所述具有侧翼散热结构的CDFN8-7封装体的实施例一，如图1至图3所示，包括第一基岛1、第二基岛2、第一芯片3、第二芯片4、多个功能引脚5、至少一个散热引脚6(本实施例有二个)和塑封体7，所述塑封体7用封装第一基岛1、第二基岛2、第一芯片3、第二芯片4、功能引脚5和散热引脚6，所述功能引脚5和散热引脚6均包括内引脚51、61和外引脚52、62，所述内引脚51、61在塑封体7内部折弯，所述外引脚52、62露出塑封体7，且外引脚52、62的底面与塑封体7底部平齐，所述第一芯片3设置在第一基岛1上，第二芯片4设置在第二基岛2上，所述第二芯片4发热量大于第一芯片3的发热量，所述散热引脚6与第二基岛2为一体连接，形成所述侧翼散热结构。
在本实施例中，所述第一芯片3为集成电路芯片或者分立器件芯片，发热量较小，所述第二芯片4为功率器件或功率集成电路器件，发热量较大。作为典型值，所述第二基岛2的面积为第一基岛1面积的1.6倍。
所述具有侧翼散热结构的CDFN8-7封装体采用双基岛，用于放置第一芯片3和第二芯片4，所述第二芯片4发热量较大，所以在第二基岛2上设置了散热引脚6，散热引脚6的外引脚62伸出塑封体7外，形成侧翼散热结构，由于散热引脚6与第二基岛2为一体连接，充分利用侧翼状散热结构扩展散热面积，增加了散热通路，而且散热引脚6的外引脚62伸出塑封体7外更有利于热交换，外引脚62的底面与塑封体7底部平齐，使散热引脚6的外引脚62会与PCB板面贴合接触，提高第二基岛2向PCB板传递热量的效率，能很快将热量从热源传导到PCB板的金属上散发出去，大幅度提高了产品单位面积的散热效率，散热效果有本质上的提升，为缩小体积和提高散热提供了前提条件。
本申请采用半模设计，内引脚51、61在塑封体7内折弯，将引脚的折弯和在塑封体7内的固定合二为一，外引脚52、62直接在封装体底部露出，缩短了外引脚52、62和内引脚51、61的总长度，电信号传输距离短，信号时延短，进一步加快将热量尽快传导到PCB的敷铜面上散发掉，更进一步缩小了体积，减少了产品在引线框上的排布面积，提高引线框密度，材料的利用率增加，提高生产效率，且电信号时延短，寄生影响小。本申请的封装体结构除了用于电源管理IC产品外，还可以用于其他类似要求的产品。
在本实施例中，所述散热引脚6的宽度为功能引脚5宽度的2-5倍，以保证足够的散热效果。
在本实施例中，与基岛不直接连接的功能引脚5的内引脚的形状为倒钩型。普通产品的功能引脚5的内引脚的形状为T型，倒钩型和T型相比，锁定作用更强，且在使用环境中，水汽一般沿内引脚51和塑封体7的交界的界面渗透，倒钩型结构拉长了水汽的渗透距离，对产品的可靠性是有帮助的。倒钩型结构还可以节省T型的直线长度，有利于内引脚51的密排布。
在本实施例中，所述散热引脚6的内引脚61上还设有用于锁定塑封料的锁定孔611，在塑封时，塑封料穿过锁定孔611将第二基岛2锁定。所述锁定孔611优选为不规则的长方形孔，区别一般的封装结构的圆形和长方形锁定孔，它可以增加锁定效果。
在本实施例中，所述散热引脚6的外引脚62上还设有应力释放槽621。可以减少产品成型过程中应力过大，产生分层等现象，从而提高产品的可靠性。
在本实施例中，所述塑封体7底部还设有底腔71。普通的无引脚产品在使用时只能用回流焊的方法焊接，不能使用波峰焊，对产品的使用范围和推广造成很大的限制，本申请在塑封体7底部还设有底腔71，用在波峰焊时可以储存贴片所需要的粘结胶，保证产品在回流焊和波峰焊都可以使用。
在本实施例中，所述功能引脚5通过金属丝8与第一芯片3或第二芯片4电连接，以及金属丝8将第一芯片3和第二芯片4连接，传输电信号，功能引脚5的内引脚51、61在金属丝8的焊接处为精压面，设有镀银层。
根据产品要求不一样，封装体内功能引脚5和第一芯片3、第二芯片4、第一基岛1、第二基岛2的连接方式是可以变动的，功能引脚5的布置也可以是变动的，比如图4所示的实施例二和图5所示的实施例三；还如本申请实例采用2个基岛，该申请实际应用中，也可以设置1个，3个或更多基岛，用于承载芯片；可设置1个、2个或多个引脚内部与基岛相连；
本申请实例基岛没有漏出塑封本体底部，但本申请实际应用中，也可以将其中一个、二个或多个基岛进行下沉外漏设置，提升该结构散热能力；本申请实例外部引出可用于焊接的引脚共7个，但本申请实际应用中，也可以设置5个，6个或更多个；基于本申请，实际应用中，侧翼状散热结构可以被设置在封装体的2侧任意位置区域,并根据需要调整宽度和长度等。都不影响本申请的具体实施。
如果将本申请的封装体典型机械尺寸和现在常用的SOP7封装比较，本申请产品在PCB板上的占用面积为19.3mm2，SOP7封装的双基岛产品在PCB板占用面积为29.4mm2，可见本申请的封装形式在PCB板上占有面积小了34.5％，优势比较明显；本申请产品外引脚62、52和PCB板的贴合面积的贴合面积为1.6mm2，SOP7封装放置芯片的外引脚62、52和PCB板的贴合面积大约为0.4mm2，而贴合面积几乎大了4倍，可见本申请产品在体积缩小的同时，和PCB板贴合面更大，散热的效果自然会更好。即本申请产品在PCB占有面积大幅缩小的情况下，能达到和市场通用SOP7基本等效的产品功率应用。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种具有侧翼散热结构的CDFN8-7封装体，其特征在于，包括第一基岛、第二基岛、第一芯片、第二芯片、多个功能引脚、至少一个散热引脚和塑封体，所述塑封体用封装第一基岛、第二基岛、第一芯片、第二芯片、功能引脚和散热引脚，所述功能引脚和散热引脚均包括内引脚和外引脚，所述内引脚在塑封体内部折弯，所述外引脚露出塑封体，且外引脚的底面与塑封体底部平齐，所述第一芯片设置在第一基岛上，第二芯片设置在第二基岛上，所述第二芯片发热量大于第一芯片的发热量，所述散热引脚与第二基岛为一体连接，形成所述侧翼散热结构。
2.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述散热引脚的宽度为功能引脚宽度的2-5倍。
3.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述第一芯片为集成电路芯片或者分立器件芯片，所述第二芯片为功率器件或功率集成电路器件。
4.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，与基岛不直接连接的功能引脚的内引脚的形状为倒钩型。
5.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述散热引脚的内引脚上还设有用于锁定塑封料的锁定孔。
6.根据权利要求5所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述锁定孔为不规则的长方形孔。
7.根据权利要求5所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述散热引脚的外引脚上还设有应力释放槽。
8.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述塑封体底部还设有底腔。
9.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述第二基岛的面积为第一基岛面积的1.6倍。
10.根据权利要求1所述具有侧翼散热结构的CDFN8-7封装体，其特征在于，所述功能引脚通过金属丝与第一芯片或第二芯片电连接，以及金属丝将第一芯片和第二芯片连接。
CN202221885843.0U 2022-07-20 2022-07-20 一种具有侧翼散热结构的cdfn8-7封装体 Active CN218101254U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221885843.0U CN218101254U (zh) 2022-07-20 2022-07-20 一种具有侧翼散热结构的cdfn8-7封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221885843.0U CN218101254U (zh) 2022-07-20 2022-07-20 一种具有侧翼散热结构的cdfn8-7封装体

Publications (1)

Publication Number Publication Date
CN218101254U true CN218101254U (zh) 2022-12-20

Family

ID=84482932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221885843.0U Active CN218101254U (zh) 2022-07-20 2022-07-20 一种具有侧翼散热结构的cdfn8-7封装体

Country Status (1)

Country Link
CN (1) CN218101254U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864468A (zh) * 2023-09-01 2023-10-10 青岛泰睿思微电子有限公司 芯片的多功能封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864468A (zh) * 2023-09-01 2023-10-10 青岛泰睿思微电子有限公司 芯片的多功能封装结构
CN116864468B (zh) * 2023-09-01 2023-12-08 青岛泰睿思微电子有限公司 芯片的多功能封装结构

Similar Documents

Publication Publication Date Title
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN112701095A (zh) 一种功率芯片堆叠封装结构
CN218101254U (zh) 一种具有侧翼散热结构的cdfn8-7封装体
CN219435850U (zh) Mosfet芯片封装结构
CN115472587B (zh) 一种可以兼容大芯片和大爬电距离的引线框架
CN111682018A (zh) 一种led显示模组、显示屏单元板、显示屏及制备方法
CN212676248U (zh) 一种双面散热的半导体堆叠封装结构
CN212587519U (zh) 一种led晶元封装结构
CN210575932U (zh) 一种引线框架及封装结构
CN217768368U (zh) 一种贴片式so8j半导体芯片的封装结构
CN217768365U (zh) 一种贴片式so12j半导体芯片的封装结构
CN217562563U (zh) 一种贴片式sop8半导体芯片的封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN211017068U (zh) 一种半导体封装结构
CN217134355U (zh) 一种半导体功率器件封装结构
CN217822784U (zh) 芯片封装结构及功率芯片
CN217641307U (zh) 一种贴片式so36j半导体功率芯片的封装结构
CN216624261U (zh) 一种金属连接件及半导体产品
CN220065678U (zh) 功率模块封装结构
CN218788374U (zh) 半导体封装壳体及半导体封装结构
CN220604667U (zh) 一种无框式大功率mos封装模块及电路结构
CN204741020U (zh) 发光二极管及电子器件
CN213424977U (zh) 一种基于倒装焊工艺的芯片封装结构
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN214898401U (zh) 一种功率器件全包封结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant