CN216624261U - 一种金属连接件及半导体产品 - Google Patents

一种金属连接件及半导体产品 Download PDF

Info

Publication number
CN216624261U
CN216624261U CN202123221406.7U CN202123221406U CN216624261U CN 216624261 U CN216624261 U CN 216624261U CN 202123221406 U CN202123221406 U CN 202123221406U CN 216624261 U CN216624261 U CN 216624261U
Authority
CN
China
Prior art keywords
metal
chip
connecting portion
connection
outer pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202123221406.7U
Other languages
English (en)
Inventor
黄福江
邱松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN202123221406.7U priority Critical patent/CN216624261U/zh
Application granted granted Critical
Publication of CN216624261U publication Critical patent/CN216624261U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种金属连接件及半导体产品。金属连接件应用于芯片与引线框的外引脚之间的连接，包括用于与芯片连接的第一连接部、用于与引线框的外引脚连接的第二连接部以及连接于第一连接部和第二连接部之间的第三连接部；第一连接部、第三连接部以及第二连接部沿金属连接件的长度方向设置，其中，第二连接部包括与第三连接部连接的连接桥，连接桥高于第一连接部，第三连接部设有贯通第三连接部相对两表面的通孔。上述结构在第三连接部设置通孔，对金属连接件形成区域分割，同时使得金属连接件在受到塑封结构的膨胀力或者收缩力时，可通过通孔释放，减小第三连接部将受到塑封结构收缩或者膨胀所产生的拉扯应力作用到芯片上而给芯片带来损伤。

Description

一种金属连接件及半导体产品
技术领域
本申请涉及一种半导体技术领域，尤其涉及一种金属连接件及半导体产品。
背景技术
采用引线框实现电气引出的半导体产品(比如功率半导体器件)，多采用clip实现电子元件(比如芯片)与引线框的外引脚之间的键合连接，以减少半导体产品内电阻和电感的产生。这类半导体产品的可靠性决定着半导体产品以及具有这类半导体产品的器件的使用性能。相关人员(研发人员)为提高该类产品的可靠性，不断地对产品进行研究及改进。
实用新型内容
本申请提供一种金属连接件，应用于芯片与引线框的外引脚之间的连接，所述金属连接件包括：用于与芯片连接的第一连接部、用于与引线框的外引脚连接的第二连接部以及连接于所述第一连接部和所述第二连接部之间的第三连接部；所述第一连接部、第三连接部以及第二连接部沿所述金属连接件的长度方向设置，其中，所述第二连接部包括与所述第三连接部连接的连接桥，所述连接桥高于所述第一连接部，所述第三连接部设有贯通所述第三连接部相对两表面的通孔。
在一些实施例中，所述第三连接部呈倾斜状。
在一些实施例中，所述通孔自所述第三连接部靠近所述连接桥的一端延伸至靠近所述第一连接部的一端。
在一些实施例中，所述通孔的个数为一个或多个。
在一些实施例中，所述通孔的个数为多个，所述多个通孔沿所述金属连接件的宽度方向均匀排布。
在一些实施例中，所述第一连接部开设有贯穿所述第一连接部厚度方向上相对两表面的开孔。
在一些实施例中，所述开孔设于所述第一连接部的中部。
在一些实施例中，所述第二连接部包括位于所述连接桥背离所述第三连接部一侧的外引脚连接部，所述连接桥高于所述外引脚连接部，所述第二连接部还包括连接所述连接桥与所述外引脚连接部的连接壁。
本申请另提供一种半导体产品，所述半导体产品包括芯片、引线框以及如上所述的金属连接件；其中，所述引线框包括框架主体及第一外引脚，所述芯片置于所述框架主体上，所述金属连接件设于所述芯片及所述第一外引脚之上；其中，所述金属连接件的第一连接部连接于所述芯片的顶面、所述第二连接部连接于所述第一外引脚的顶面。
在一些实施例中，所述半导体产品还包括包封结构，所述包封结构包封所述金属连接件、所述芯片以及所述引线框。
本申请实施例提供的上述金属连接件及半导体产品，在第三连接部设置通孔，将金属连接件的整体进行区域分割，减小应力关联，同时使得金属连接件在受到塑封结构的膨胀力或者收缩力时，可通过通孔释放，减小第三连接部将受到塑封结构收缩或者膨胀所产生的拉扯应力作用到芯片上而给芯片带来损伤。并且，通孔的设置，使得塑封料可填充所述通孔，有利于增加塑封结构与金属连接件的表面结合能力，提升塑封结构的锁膜能力，减少金属连接件与芯片等其他结构之间产生分层的风险，从而有利于提高半导体产品结构的可靠性，提高半导体产品的使用寿命。
附图说明
图1是根据本申请示例型实施例提出的一种半导体产品的分解示意图；
图2是根据本申请示例型实施例提出的一种金属连接件与芯片以及引线框的组装示意图；
图3是图2所示金属连接件与芯片以及引线框的组装于一起的俯视图；
图4是图2所示金属连接件与芯片以及引线框的组装于一起的侧视图；
图5是根据本申请示例型实施例提出的一种金属连接件的立体结构图；
图6是图5所示金属连接件的俯视图；
图7是图5所述金属连接件的侧视图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”表示两个或两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“上”和/或“下”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
采用引线框实现电气引出的半导体产品(比如功率半导体器件)，多采用clip实现电子元件(比如芯片)与引线框的外引脚之间的键合连接，以减少半导体产品内电阻和电感的产生。这类半导体产品的可靠性决定着半导体产品以及具有这类半导体产品的器件的使用性能。相关人员(研发人员)为提高该类产品的可靠性，不断地对产品进行研究及改进。发明人(们)通过研究发现，半导体产品中，塑封材料与金属连接件以及其他结构的膨胀系数相差较大，clip中连接引线框的外引脚和芯片化镀区(即芯片的外连接键所对应的区域)之间的部分为一整体区域。半导体产品受热及回温时，金属连接件会受到较大的膨胀应力或者收缩应力，从而向芯片传递。因而在金属连接件与芯片的化镀区的连接处附近存在芯片钝化层裂纹、芯片中金属引线(铝条)变形、漏电的风险。
为此，申请提供一种金属连接件以及具有该金属连接件的半导体产品。其中，金属连接件应用于芯片与引线框的外引脚之间的连接，所述金属连接件包括用于与芯片连接的第一连接部、用于与引线框的外引脚连接的第二连接部以及连接于所述第一连接部和所述第二连接部之间的第三连接部；所述第一连接部、第三连接部以及第二连接部沿所述金属连接件的长度方向设置，其中，所述第二连接部包括与所述第三连接部连接的连接桥，所述连接桥高于所述第一连接部，所述第三连接部设有贯通所述第三连接部相对两表面的通孔。
这里的金属连接件，在第三连接部设置通孔，将金属连接件的整体进行区域分割，减小应力关联，同时使得金属连接件在受到塑封结构的膨胀力或者收缩力时，可通过通孔释放，减小第三连接部将受到塑封结构收缩或者膨胀所产生的拉扯应力作用到芯片上而给芯片带来损伤。并且，通孔的设置，使得塑封料可填充所述通孔，有利于增加塑封结构与金属连接件的表面结合能力，提升塑封结构的锁膜能力，减少金属连接件与芯片等其他结构之间产生分层的风险，从而有利于提高半导体产品结构的可靠性，提高半导体产品的使用寿命。
下面结合图1至图7，对本申请所提供的金属连接件以及具有该金属连接件的半导体产品进行详细说明。
请参照图1所示，并在必要时结合图2至图7，所述半导体产品包括芯片20、引线框以及金属连接件10。其中，引线框包括框架主体31、第一外引脚32以及第二外引脚33。芯片20置于框架主体31上，金属连接件10设于芯片20及第一外引脚32之上以连接芯片20和第一外引脚32。框架主体31具有第三外引脚311。
芯片20具有相互背离的正面和背面。芯片的正面上具有引出源极的第一化镀区21及引出栅极的第二化镀区22。芯片20的背面形成有引出漏极的第三化镀区。金属连接件10具体与芯片20正面的第一化镀区21进行电连接。
该半导体产品还包括另一金属连接件40，该金属连接件40设于芯片20以及第二外引脚33之上，用于连接芯片20的第二化镀区22和第二外引脚33。金属连接件40可通过焊料53、及焊料54分别与第二引脚33、第二化镀区22焊接于一起。芯片20的第三化镀区可通过焊料55与引线框主体31焊接于一起。第一外引脚32、第二外引脚33以及第三外引脚311分别用于引出半导体产品的源极、栅极以及漏极。
所述半导体产品还包括包封结构60，包封结构60包封金属连接件10、芯片20、金属连接件40以及所述引线框。
这里的金属连接件10为一整体呈片状的金属片结构。其材料可以是铜，即金属连接件可以是一铜片。
金属连接件10包括用于与芯片20连接的第一连接部11、用于与引线框的外引脚连接的第二连接部13以及连接于第一连接部11和第二连接部13之间的第三连接部12。第一连接部11、第三连接部12以及第二连接部13沿金属连接件10的长度方向L设置，其中，第二连接部13包括与第三连接部12连接的连接桥131，连接桥131高于第一连接部11，第三连接部12设有贯通第三连接部12相对两表面1201、1202的通孔121。这里的表面1201用于连接连接桥131的顶面和第一连接部11的顶面。表面1202用于连接连接桥131的底面和第一连接部11的底面。
其中，金属连接件10的第一连接部11具体连接于芯片20的顶面(即芯片的正面)、第二连接部13连接于第一外引脚32的顶面。第一连接部11设有与第一化镀区21对应的焊接部111，以用于与第一化镀区21进行焊接。在一些实施例中，该焊接部111具有焊接孔。该焊接部111与第一化镀区21可通过焊料51焊接于一起。第二连接部13可通过焊料52与第一外引脚32的顶面焊接于一起。
需要说明的是，这里所说的焊料可以是锡膏，也可以是其他能够实现焊接作用的焊料。
在一些实施例中，第三连接部12呈倾斜状。比如图7所示的平直倾斜结构。当然，在其它一些实施例中，该第三连接部12也可呈弯曲倾斜结构或者竖直结构。
在一些实施例中，通孔121自第三连接部12靠近连接桥131的一端延伸至靠近第一连接部11的一端，以使得通孔对第三连接部的起到较好的分离效果。
当然，在其它实施例中，在靠近连接桥131的一端至靠近第一连接部11的一端的方向上，通孔也可仅延伸部分长度。
需要说明的是，这里金属连接件10上所设置的通孔121的个数可以为一个或多个。具体可根据金属连接件10的宽度W进行设置，本申请对此不做限定。
对于通孔121的个数为多个的实施方式，多个通孔121沿金属连接件10的宽度方向W可以均匀间隔排布，使得产品内应力的传递较为均匀，更有利于提高产品的可靠性。当然，在其它一些实施例中，多个通孔也可不均匀间隔排布。
在一些实施例中，第一连接部11开设有贯穿第一连接部11厚度方向T上相对两表面的开孔112，以对第一连接部11进行分区，减小塑封材料膨胀或者收缩引起的应力通过第一连接部11向芯片20的传递。
在一些实施例中，开孔112设于第一连接部11的中部，比如第一连接部11的中心处或者靠近中心处的区域。开孔112的具体位置和个数可以根据具体情况进行设置。
在一些实施例中，第二连接部13包括位于连接桥131背离第三连接部12一侧的外引脚连接部132，连接桥131高于外引脚连接部132，第二连接部13还包括连接连接桥131与外引脚连接部132的连接壁133。在一些实施例中，连接桥131高于外引脚连接部132。连接壁133也可呈倾斜状。
在本申请中，所述结构实施例与方法实施例在不冲突的情况下，可以互为补充。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种金属连接件，应用于芯片与引线框的外引脚之间的连接，其特征在于，所述金属连接件包括用于与芯片连接的第一连接部、用于与引线框的外引脚连接的第二连接部以及连接于所述第一连接部和所述第二连接部之间的第三连接部；所述第一连接部、第三连接部以及第二连接部沿所述金属连接件的长度方向设置，其中，所述第二连接部包括与所述第三连接部连接的连接桥，所述连接桥高于所述第一连接部，所述第三连接部设有贯通所述第三连接部相对两表面的通孔。
2.如权利要求1所述的金属连接件，其特征在于，所述第三连接部呈倾斜状。
3.如权利要求1所述的金属连接件，其特征在于，所述通孔自所述第三连接部靠近所述连接桥的一端延伸至靠近所述第一连接部的一端。
4.如权利要求1所述的金属连接件，其特征在于，所述通孔的个数为一个或多个。
5.如权利要求1所述的金属连接件，其特征在于，所述通孔的个数为多个，所述多个通孔沿所述金属连接件的宽度方向均匀排布。
6.如权利要求1所述的金属连接件，其特征在于，所述第一连接部开设有贯穿所述第一连接部厚度方向上相对两表面的开孔。
7.如权利要求6所述的金属连接件，其特征在于，所述开孔设于所述第一连接部的中部。
8.如权利要求1所述的金属连接件，其特征在于，所述第二连接部包括位于所述连接桥背离所述第三连接部一侧的外引脚连接部，所述连接桥高于所述外引脚连接部，所述第二连接部还包括连接所述连接桥与所述外引脚连接部的连接壁。
9.一种半导体产品，其特征在于，所述半导体产品包括芯片、引线框以及如权利要求1至8中任一项所述的金属连接件；其中，所述引线框包括框架主体及第一外引脚，所述芯片置于所述框架主体上，所述金属连接件设于所述芯片及所述第一外引脚之上；其中，所述金属连接件的第一连接部连接于所述芯片的顶面、所述第二连接部连接于所述第一外引脚的顶面。
10.如权利要求9所述的半导体产品，其特征在于，所述半导体产品还包括包封结构，所述包封结构包封所述金属连接件、所述芯片以及所述引线框。
CN202123221406.7U 2021-12-20 2021-12-20 一种金属连接件及半导体产品 Active CN216624261U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202123221406.7U CN216624261U (zh) 2021-12-20 2021-12-20 一种金属连接件及半导体产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202123221406.7U CN216624261U (zh) 2021-12-20 2021-12-20 一种金属连接件及半导体产品

Publications (1)

Publication Number Publication Date
CN216624261U true CN216624261U (zh) 2022-05-27

Family

ID=81705027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202123221406.7U Active CN216624261U (zh) 2021-12-20 2021-12-20 一种金属连接件及半导体产品

Country Status (1)

Country Link
CN (1) CN216624261U (zh)

Similar Documents

Publication Publication Date Title
US10573582B2 (en) Semiconductor systems having dual leadframes
CN101467249B (zh) 阵列型封装及其制造方法
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법
KR100390094B1 (ko) 반도체장치 및 그 제조방법
US8319333B2 (en) Power semiconductor module
CN112701095B (zh) 一种功率芯片堆叠封装结构
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
US6965159B1 (en) Reinforced lead-frame assembly for interconnecting circuits within a circuit module
CN107658270B (zh) 电源转换器用陶瓷外壳
US20110304032A1 (en) No lead package with heat spreader
JPH08500469A (ja) 多重チップ・モジュールを組み込んだ金属電子パッケージ
CN102983114B (zh) 具有超薄封装的高性能功率晶体管
CN207587728U (zh) 半导体装置
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
CN216624261U (zh) 一种金属连接件及半导体产品
CN218101254U (zh) 一种具有侧翼散热结构的cdfn8-7封装体
JP2651427B2 (ja) 半導体装置の製造方法
CN210668336U (zh) 一种半导体器件封装结构
CN112786567A (zh) 一种半导体功率模组及半导体功率模组的封装方法
CN108110459B (zh) 一种大功率ipm模块端子连接结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
CN211017068U (zh) 一种半导体封装结构
CN116759388B (zh) 一种免焊接模块封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant