CN214898401U - 一种功率器件全包封结构 - Google Patents

一种功率器件全包封结构 Download PDF

Info

Publication number
CN214898401U
CN214898401U CN202023166272.9U CN202023166272U CN214898401U CN 214898401 U CN214898401 U CN 214898401U CN 202023166272 U CN202023166272 U CN 202023166272U CN 214898401 U CN214898401 U CN 214898401U
Authority
CN
China
Prior art keywords
frame base
row
islands
pin
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023166272.9U
Other languages
English (en)
Inventor
杨景城
史波
江伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN202023166272.9U priority Critical patent/CN214898401U/zh
Application granted granted Critical
Publication of CN214898401U publication Critical patent/CN214898401U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种功率器件全包封结构，包括框架基岛结构、芯片结构、引脚结构和塑封外壳；框架基岛结构的双排框架基岛头部与头部相互连接，双排框架基岛中的任一排框架基岛具有用于容纳芯片的封装槽，以及任一排框架基岛的尾部具有引脚连接孔；芯片结构的两个芯片中的一个芯片位于双排框架基岛中的一排框架基岛的封装槽内；引脚结构包括相互独立的两个引脚子结构，两个引脚子结构分别通过双排框架基岛的引脚连接孔与两个芯片电连接；塑封外壳包覆框架基岛结构和芯片结构的外侧，以及包覆两个引脚子结构分别与两个芯片电连接的一端。该功率器件全包封结构具有无顶针孔，提高生产全包封功率器件结构的效率和良率的效果。

Description

一种功率器件全包封结构
技术领域
本实用新型涉及半导体封装技术领域，尤指一种功率器件全包封结构。
背景技术
功率器件又称为半导体功率器件。目前，大多数功率器件全包封结构，在正面会有两个顶针孔，这两个顶针孔是在塑封过程中进行顶针定位时留下的。
由于功率器件全包封结构正反面需要增加散热片，为了保证正面绝缘性会在塑封后进行补胶来处理这两个顶针孔。然而，在补胶过程中，有可能会由于设备异常或者定位异常造成塑封体被扎伤报废，影响功率器件全包封结构的良率。
实用新型内容
本实用新型提供一种功率器件全包封结构，用以提高功率器件全包封结构的良率。
为达到上述目的，本实用新型提供以下技术方案：
本实用新型提供一种功率器件全包封结构，包括：框架基岛结构、芯片结构、引脚结构和塑封外壳；其中，
所述框架基岛结构包括双排框架基岛，所述双排框架基岛头部与头部相互连接，所述双排框架基岛中的任一排框架基岛的尾部具有引脚连接孔，所述双排框架基岛中的任一排框架基岛具有用于容纳芯片的封装槽；
所述芯片结构包括两个芯片，所述两个芯片中的一个芯片位于所述双排框架基岛中的一排框架基岛的封装槽内，另一个芯片位于所述双排框架基岛中的另一排框架基岛的封装槽内；
所述引脚结构包括相互独立的两个引脚子结构，所述两个引脚子结构分别通过所述双排框架基岛的引脚连接孔与所述两个芯片电连接；
所述塑封外壳包覆所述框架基岛结构和所述芯片结构的外侧，以及包覆所述两个引脚子结构分别与所述两个芯片电连接的一端。
上述实用新型实施例提供的功率器件全包封结构中，由于双排框架基岛的头部相连，在对注塑制作塑封外壳的过程中，双排框架基岛的头部不会因为塑封料受到注塑挤压产生向上偏移，无需在塑封外壳的正面增加两根顶针对双排框架基岛进行位置固定，从而在功率器件全包封结构组装贴散热片时无需进行补胶处理，可以减少生产全包封功率器件结构的工序，提高生产全包封功率器件结构的效率，还可以降低由于塑封外壳的正面有顶针孔而造成绝缘短路失效风险，从而可以降低风险绝缘不良风险，以及可以提高功率器件全包封结构的良率。
可选地，所述双排框架基岛头部与头部连筋连接。
可选地，所述塑封外壳具有左右对称的两部分结构，所述两部分结构中的任一部分结构包覆于所述双排框架基岛中的一排框架基岛和所述两个芯片中的一个芯片，以及包覆所述两个引脚子结构中的一个引脚子结构的一端，所述一个引脚子结构的一端与所述一个芯片电连接。
可选地，所述塑封外壳具有凹槽，所述凹槽位于所述塑封外壳中位于所述任一排框架基岛的封装槽朝向的一侧的中部位置，所述凹槽的中位线与所述塑封外壳的左右对称线重合。
可选地，所述双排框架基岛头部连接处位于所述凹槽朝向所述双排框架基岛的一侧，且所述双排框架基岛头部连接处的中位线与所述左右对称线重合。
可选地，所述任一排框架基岛包括基岛本体和弯折区域，所述弯折区域位于所述任一排框架基岛的尾部，所述弯折区域的一端具有引脚连接孔，另一端与所述基岛本体连接，所述基岛本体具有用于容纳芯片的封装槽。
可选地，所述两个引脚子结构中的任一引脚子结构包括三个金属引脚，所述弯折区域的一端具有三个引脚连接孔，所述三个金属引脚与所述三个引脚连接孔一一对应的，所述三个金属引脚分别位于所述三个引脚连接孔内，且所述三个金属引脚各自的一端裸露于所述任一排框架基岛的外侧，另一端位于所述任一排框架基岛内。
可选地，所述三个金属引脚各自的另一端通过金属线与位于所述任一排框架基岛的封装槽内的芯片电连接，所述金属线为铝线或铜线。
可选地，所述两个芯片通过粘接材料分别与所述双排框架基岛焊接在一起，所述粘接材料为锡膏或者银浆。
可选地，所述两个芯片中的任一芯片为FRD芯片、IGBT芯片和MOSFET 芯片中的一种。
附图说明
图1为现有的一种功率器件全包封结构的外部俯视图；
图2为本实用新型提供的一种全包封功率器件的外部俯视图；
图3为实用新型提供的一种功率器件全包封结构的横截面图；
图4为实用新型提供的一种双排框架基岛的俯视图；
图5为实用新型提供的一种功率器件全包封结构除去塑封外壳之外的横截面图；
图6为实用新型提供的一种单个全包封功率器件的横截面图；
图7为实用新型提供的一种制作功率器件全包封结构的塑封外壳时的横截面图。
具体实施方式
请参考图1所示，为现有的一种功率器件全包封结构的外部俯视图。如图 1所示，在现有的功率器件全包封结构的正面中，会有两个顶针孔。由于功率器件全包封结构正反面需要增加散热片，为了保证功率器件全包封结构的正面绝缘性，需要对功率器件全包封结构进行补胶来处理这两个顶针孔。但是，在补胶过程中，有可能会由于设备异常或者定位异常造成塑封体被扎伤报废，影响功率器件全包封结构的良率。
基于上述问题，本实用新型提供了一种功率器件全包封结构，用以提高功率器件全包封结构的良率。示例性的，请参考图2所示，在本实用新型提供的功率器件全包封结构切割形成的单个全包封功率器件的正面中，并不存在顶针孔，在功率器件全包封结构组装贴散热片时无需进行补胶处理，可以减少生产全包封功率器件结构的工序，提高生产全包封功率器件结构的效率，还可以降低绝缘不良风险，以及可以提高功率器件全包封结构的良率。
为了使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述，显然，所描述的实施例仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
附图中各部件的形状和大小不反映真实比例，目的只是示意说明本实用新型内容。
请参考图3所示，为实用新型提供的一种功率器件全包封结构的示意图。如图3所示，功率器件全包封结构包括：框架基岛结构A、芯片结构B、引脚结构C和塑封外壳D。
可选地，框架基岛结构A可以包括双排框架基岛，双排框架基岛头部与头部相互连接，双排框架基岛中的任一排框架基岛的尾部具有引脚连接孔，双排框架基岛中的任一排框架基岛具有用于容纳芯片的封装槽。示例性的，如图3-5 所示，左排框架基岛1具有引脚连接孔14以及用于容纳芯片的封装槽13，右排框架基岛具有引脚连接孔14’以及用于容纳芯片的封装槽13’，左右两排框架基岛的头部相互连接。
可选地，芯片结构B可以包括两个芯片，两个芯片中的一个芯片位于双排框架基岛中的一排框架基岛的封装槽内，另一个芯片位于双排框架基岛中的另一排框架基岛的封装槽内。示例性的，结合图3-5所示，以左排框架基岛1为例，芯片5可以位于左排框架基岛1的封装槽13内。
可选地，引脚结构C可以包括相互独立的两个引脚子结构，两个引脚子结构分别通过双排框架基岛的引脚连接孔与两个芯片电连接。示例性的，结合图 3-5所示，以左排框架基岛1为例，引脚子结构3可以通过左排框架基岛1的连接孔14与芯片5电连接。
可选地，结合图3-5所示，塑封外壳D可以包覆于框架基岛结构A和芯片结构B的外侧，以及包覆两个引脚子结构分别与两个芯片电连接的一端。
上述实用新型实施例提供的功率器件全包封结构中，由于双排框架基岛的头部相连，在对注塑制作塑封外壳的过程中，双排框架基岛的头部不会因为塑封料受到注塑挤压产生向上偏移，无需在塑封外壳的正面增加两根顶针对双排框架基岛进行位置固定，从而在功率器件全包封结构组装贴散热片时无需进行补胶处理，可以减少生产全包封功率器件结构的工序，提高生产全包封功率器件结构的效率，还可以降低由于塑封外壳的正面有顶针孔而造成绝缘短路失效风险，从而可以降低风险绝缘不良风险，以及可以提高功率器件全包封结构的良率。
具体地，双排框架基岛头部与头部可以通过连筋连接。示例性的，结合图 3-图5所示，双排框架基岛头部与头部通过连筋7连接。
上述实用新型实施例提供的功率器件全包封结构中，双排框架基岛头部与头部通过连筋连接，可以提高双排框架基岛的稳固性，从而可以确保双排框架基岛的头部固定在一起，在制作塑封外壳中不再需要定位针再来定位框架基岛，可以去掉正面两个顶针孔，可以保证全包封功率器件结构的正面绝缘性，提高生产全包封功率器件的效率。
可选地，结合图3-图5所示，上述两个芯片可以通过粘接材料6分别与双排框架基岛焊接在一起，可以提高芯片与框架基岛连接的稳固性。具体地，粘接材料可以为锡膏或者银浆，还可以为其它粘接材料，根据实际情况而定，在这里不作限制。
具体地，上述两个芯片中的任一芯片可以为快恢复二极管(fast recoverydiode，FRD)芯片、绝缘栅双极型晶体管(insulated gate bipolar transistor，IGBT) 芯片和金属氧化半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)芯片中的一种，换言之，上述两个芯片可以是同种芯片，也可以是两种不同芯片，在这里不作限制。
可选地，如图3所示，塑封外壳D可以具有左右对称的两部分结构，两部分结构中的任一部分结构包覆于双排框架基岛中的一排框架基岛和两个芯片中的一个芯片，以及包覆两个引脚子结构中的一个引脚子结构的一端，一个引脚子结构的一端与一个芯片电连接。
可选地，结合图3-图5所示，塑封外壳D可以具有凹槽15，凹槽15位于塑封外壳D中位于任一排框架基岛的封装槽朝向的一侧的中部位置，凹槽15 的中位线与左右对称线16重合。
可选地，结合图3-图5所示，双排框架基岛头部连接处可以位于凹槽15 朝向双排框架基岛的一侧，且双排框架基岛头部连接处的中位线与左右对称线 16重合。
上述实用新型实施例提供的功率器件全包封结构中，通过塑封外壳的左右对称结构，可以将功率器件全封装结构切割为两个全包封功率器件，可以一次性制作两个全包封功率器件，可以提高生产全包封功率器件的效率。示例性的，将功率器件全封装结构切割为两个全包封功率器件后，单个全包封功率器件的横截面图可以如图6所示。
可选地，双排框架基岛中的任一排框架基岛可以包括基岛本体和弯折区域. 具体地，弯折区域位于任一排框架基岛的尾部，弯折区域的一端具有引脚连接孔，另一端与基岛本体连接，基岛本体具有用于容纳芯片的封装槽。示例性的，结合图3-图5所示，以左排框架基岛1为例，左排框架基岛1可以包括基岛本体17和弯折区域2，弯折区域2位于左排框架基岛1的尾部。其中，弯折区域 2的一端具有引脚连接孔14，弯折区域2的另一端与基岛本体17连接，基岛本体17具有用于容纳芯片5的封装槽13。
可选地，引脚结构C的两个引脚子结构中的任一引脚子结构可以包括三个金属引脚，弯折区域的一端可以具有三个引脚连接孔。示例性的，结合图3-5 所示，以左排框架基岛1为例，弯折区域2的一端的三个引脚连接孔分别为141、 142、143，引脚子结构3的三个金属引脚在功率器件全包封结构的横截面图中重叠为一个引脚。
具体地，三个金属引脚与三个引脚连接孔一一对应的，三个金属引脚分别位于三个引脚连接孔内，且三个金属引脚各自的一端裸露于任一排框架基岛的外侧，另一端位于任一排框架基岛内。示例性的，结合图3-5所示，以左排框架基岛1为例，引脚子结构3的三个金属引脚与三个引脚连接孔141、142、143 一一对应的，引脚子结构3的三个金属引脚分别位于三个引脚连接孔141、142、 143内，且三个金属引脚各自的一端裸露于左排框架基岛1的外侧，另一端位于左排框架基岛1内，与芯片5电连接，可以将芯片5的信号通过引脚子结构 3的三个金属引脚引出。
具体地，三个金属引脚各自的另一端(与芯片电连接的一端)通过金属线与位于任一排框架基岛的封装槽内的芯片电连接。示例性的，结合图3-图5所示，以左排框架基岛1为例，引脚子结构3的三个金属引脚可以通过金属线4 与芯片5电连接。具体地，金属线可以为铝线、铜线或银线等金属线，在这里不作限制。
具体地，结合图3-图7所示，上述功率器件全包封结构的制作过程可以为如下步骤：
第一步，通过粘接材料将两个芯片分别与双排框架基岛焊接在一起，焊接处位于双排框架基岛的封装槽内，用于加固芯片与框架基岛连接的稳定性。
第二步，通过金属线将两个引脚子结构的金属引脚分别与两个芯片焊接在一起，用于将芯片信号通过金属引脚引出。
第三步，将焊接好金属引脚和芯片的双排框架基岛放入塑封模具中，合上塑封模具的上模具10和下模具11。其中，双排框架基岛的弯折区域的高度小于下模具11的凹槽的深度h，可以保证两个引脚子结构和芯片结构都可以被塑封料包裹。
第四步，在塑封模具内注入预热后的塑封料，通过模具加热棒12对塑封料加热，用于制作塑封外壳D。
第五步，完成功率器件全包封结构的制作。
通过上述步骤，在制作功率器件全包封结构的过程中，在进行注塑过程中，由于两个引脚子结构3、9被塑封模具的上模具10和下模具11固定住，双排框架基岛的头部有连筋7固定，可以确保双排框架基岛在运输双排框架基岛的头部不会变形，以及双排框架基岛的头部不会因为塑封料受到注塑挤压产生向上偏移，无需增加两根顶针对双排框架基岛进行位置固定，可以达到塑封外壳 D表面没有顶针孔的效果，从而在功率器件全包封结构组装贴散热片时无需进行补胶处理，可以减少生产全包封功率器件结构的工序，提高生产全包封功率器件结构的效率，还可以降低由于塑封外壳的正面有顶针孔而造成绝缘短路失效风险，从而可以降低风险绝缘不良风险，以及可以提高功率器件全包封结构的良率。如图7所示，可以将功率器件全包封结构切割成两个无正面顶针孔的全包封功率器件，可以全包封功率器件的料率。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种功率器件全包封结构，其特征在于，包括：框架基岛结构、芯片结构、引脚结构和塑封外壳；其中，
所述框架基岛结构包括双排框架基岛，所述双排框架基岛头部与头部相互连接，所述双排框架基岛中的任一排框架基岛的尾部具有引脚连接孔，所述双排框架基岛中的任一排框架基岛具有用于容纳芯片的封装槽；
所述芯片结构包括两个芯片，所述两个芯片中的一个芯片位于所述双排框架基岛中的一排框架基岛的封装槽内，另一个芯片位于所述双排框架基岛中的另一排框架基岛的封装槽内；
所述引脚结构包括相互独立的两个引脚子结构，所述两个引脚子结构分别通过所述双排框架基岛的引脚连接孔与所述两个芯片电连接；
所述塑封外壳包覆所述框架基岛结构和所述芯片结构的外侧，以及包覆所述两个引脚子结构分别与所述两个芯片电连接的一端。
2.如权利要求1所述的功率器件全包封结构，其特征在于，所述双排框架基岛头部与头部连筋连接。
3.如权利要求1所述的功率器件全包封结构，其特征在于，所述塑封外壳具有左右对称的两部分结构，所述两部分结构中的任一部分结构包覆于所述双排框架基岛中的一排框架基岛和所述两个芯片中的一个芯片，以及包覆所述两个引脚子结构中的一个引脚子结构的一端，所述一个引脚子结构的一端与所述一个芯片电连接。
4.如权利要求3所述的功率器件全包封结构，其特征在于，所述塑封外壳具有凹槽，所述凹槽位于所述塑封外壳中位于所述任一排框架基岛的封装槽朝向的一侧的中部位置，所述凹槽的中位线与所述塑封外壳的左右对称线重合。
5.如权利要求4所述的功率器件全包封结构，其特征在于，所述双排框架基岛头部连接处位于所述凹槽朝向所述双排框架基岛的一侧，且所述双排框架基岛头部连接处的中位线与所述左右对称线重合。
6.如权利要求1-5任一项所述的功率器件全包封结构，其特征在于，所述任一排框架基岛包括基岛本体和弯折区域，所述弯折区域位于所述任一排框架基岛的尾部，所述弯折区域的一端具有引脚连接孔，另一端与所述基岛本体连接，所述基岛本体具有用于容纳芯片的封装槽。
7.如权利要求6所述的功率器件全包封结构，其特征在于，所述两个引脚子结构中的任一引脚子结构包括三个金属引脚，所述弯折区域的一端具有三个引脚连接孔，所述三个金属引脚与所述三个引脚连接孔一一对应的，所述三个金属引脚分别位于所述三个引脚连接孔内，且所述三个金属引脚各自的一端裸露于所述任一排框架基岛的外侧，另一端位于所述任一排框架基岛内。
8.如权利要求7所述的功率器件全包封结构，其特征在于，所述三个金属引脚各自的另一端通过金属线与位于所述任一排框架基岛的封装槽内的芯片电连接，所述金属线为铝线或铜线。
9.如权利要求1-5任一项所述的功率器件全包封结构，其特征在于，所述两个芯片通过粘接材料分别与所述双排框架基岛焊接在一起，所述粘接材料为锡膏或者银浆。
10.如权利要求9所述的功率器件全包封结构，其特征在于，所述两个芯片中的任一芯片为FRD芯片、IGBT芯片和MOSFET芯片中的一种。
CN202023166272.9U 2020-12-24 2020-12-24 一种功率器件全包封结构 Active CN214898401U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202023166272.9U CN214898401U (zh) 2020-12-24 2020-12-24 一种功率器件全包封结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202023166272.9U CN214898401U (zh) 2020-12-24 2020-12-24 一种功率器件全包封结构

Publications (1)

Publication Number Publication Date
CN214898401U true CN214898401U (zh) 2021-11-26

Family

ID=78925852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023166272.9U Active CN214898401U (zh) 2020-12-24 2020-12-24 一种功率器件全包封结构

Country Status (1)

Country Link
CN (1) CN214898401U (zh)

Similar Documents

Publication Publication Date Title
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
KR100390094B1 (ko) 반도체장치 및 그 제조방법
US7410834B2 (en) Method of manufacturing a semiconductor device
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
JP3854957B2 (ja) 半導体装置の製造方法および半導体装置
US20150171000A1 (en) Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN111524868B (zh) 一种引线框架和金属夹片的组合结构及铆接装片工艺
CN103824834A (zh) 一种具有改进型封装结构的半导体器件及其制造方法
US20220093494A1 (en) Lead frame
CN214898401U (zh) 一种功率器件全包封结构
CN210575936U (zh) 金属引线框架与半导体封装构造
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
CN211182198U (zh) 一种多基岛引线框架及sop封装结构
CN214588813U (zh) 一种反折弯内绝缘产品的封装结构
CN210245488U (zh) 非接触式上下芯片封装结构
CN210200717U (zh) 一种采用绝缘封装的可控硅
CN111106089B (zh) 高密度管脚qfn的封装结构与方法
US20060145312A1 (en) Dual flat non-leaded semiconductor package
US20110062569A1 (en) Semiconductor device package with down-set leads
KR100571355B1 (ko) 발광다이오드용 리드프레임
CN218827099U (zh) 一种引线框架结构及封装结构
CN220065678U (zh) 功率模块封装结构
CN218632028U (zh) 半导体封装结构
CN205488099U (zh) 半导体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant