CN217158145U - 一种集成电路芯片聚合装置 - Google Patents

一种集成电路芯片聚合装置 Download PDF

Info

Publication number
CN217158145U
CN217158145U CN202220489342.4U CN202220489342U CN217158145U CN 217158145 U CN217158145 U CN 217158145U CN 202220489342 U CN202220489342 U CN 202220489342U CN 217158145 U CN217158145 U CN 217158145U
Authority
CN
China
Prior art keywords
integrated circuit
circuit chip
polymerization
channel
transmission band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220489342.4U
Other languages
English (en)
Inventor
孙坤佳
郭建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huadian Yantai Power Semiconductor Technology Research Institute Co ltd
Original Assignee
Huadian Yantai Power Semiconductor Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huadian Yantai Power Semiconductor Technology Research Institute Co ltd filed Critical Huadian Yantai Power Semiconductor Technology Research Institute Co ltd
Priority to CN202220489342.4U priority Critical patent/CN217158145U/zh
Application granted granted Critical
Publication of CN217158145U publication Critical patent/CN217158145U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本实用新型公开一种集成电路芯片聚合装置。本实用新型提供一种集成电路芯片聚合装置,包括第一集成电路芯片传输带、第二集成电路芯片传输带、集成电路芯片测试台、第一聚合气缸、第二聚合气缸、集成电路芯片输出设备、集成电路芯片测试设备,可通过第一集成电路芯片传输带、第二集成电路芯片传输带将集成电路芯片测试设备输出的需要测试的两个集成电路芯片分别传输到集成电路芯片测试台上,并通过第一聚合气缸、第二聚合气缸分别将两个集成电路芯片聚合到集成电路芯片测试台上的测试位置,从而便于后续利用集成电路芯片测试设备对两个集成电路芯片进行测试,显著提升对一组成对的集成电路芯片进行互连测试的效率。

Description

一种集成电路芯片聚合装置
技术领域
本实用新型涉及芯片生产技术领域,具体涉及一种集成电路芯片聚合装置。
背景技术
集成电路芯片是包括一硅基板、至少一电路、一固定封环、一接地环及至少一防护环的电子元件。随着集成电路设计水平和工艺的高速发展,对多芯片集成的电路要求越来越高。在集成电路芯片实际生产中,有时需要两种集成电路芯片组合使用,这就需要对一组成对的集成电路芯片进行芯片间的互连测试,由于每组中的两个集成电路芯片分别由不同的生产线生产,因此需要人工通过转移小车将每组中的两个集成电路芯片汇聚到集成电路芯片测试台上进行测试,导致作业效率较低。
实用新型内容
本实用新型的目的在于提供一种集成电路芯片聚合装置,以解决需要对一组成对的集成电路芯片进行互连测试时,需要人工通过转移小车将每组中的两个集成电路芯片汇聚到集成电路芯片测试台上进行测试,导致作业效率较低的问题。
本实用新型提供一种集成电路芯片聚合装置,包括:第一集成电路芯片传输带、第二集成电路芯片传输带、集成电路芯片测试台、第一聚合气缸、第二聚合气缸、集成电路芯片输出设备、集成电路芯片测试设备;所述第一集成电路芯片传输带和所述第二集成电路芯片传输带平行设置,所述集成电路芯片输出设备位于第一集成电路芯片传输带和第二集成电路芯片传输带的一端,所述第一集成电路芯片传输带和所述第二集成电路芯片传输带的另一端伸入所述集成电路芯片测试台内,所述第一集成电路芯片传输带伸入集成电路芯片测试台内的长度大于所述第二集成电路芯片传输带伸入集成电路芯片测试台内的长度;所述集成电路芯片测试台上设置有测试通道,所述测试通道包括第一聚合通道和第二聚合通道,所述第一聚合通道垂直设置于所述第一集成电路芯片传输带的端部且向集成电路芯片测试台内侧延伸,所述第二聚合通道垂直设置于所述第二集成电路芯片传输带的端部且向集成电路芯片测试台内侧延伸,所述第一聚合气缸设置于第一集成电路芯片传输带外侧且对应第一聚合通道设置,所述第二聚合气缸设置于第二集成电路芯片传输带外侧且对应第二聚合通道设置,所述集成电路芯片测试设备伸至所述集成电路芯片测试台上方。
进一步地,所述第一聚合通道和第二聚合通道的相邻的内壁在同一平面内,所述第一聚合通道的末端设置有第一测试治具,所述第二聚合通道的末端设置有第二测试治具。
进一步地,所述第一聚合气缸的端部设置有第一推板,所述第二聚合气缸的端部设置有第二推板,所述第一推板、第二推板的底部与所述集成电路芯片测试台上表面相接触,所述第一推板与所述第一聚合通道相对设置,所述第二推板与所述第二聚合通道相对设置。
进一步地,所述集成电路芯片测试台上还设置有下料通道,所述下料通道与所述第一聚合通道、第二聚合通道垂直且连通,所述下料通道的宽度与所述第一测试治具、第二测试治具的宽度相匹配。
进一步地,所述集成电路芯片测试台上还设置有下料气缸,所述下料气缸设置于所述下料通道的一端,所述下料气缸的端部设置有下料推板,所述下料推板与所述下料通道相对设置。
由以上技术方案可知,本实用新型提供一种集成电路芯片聚合装置,通过设置第一集成电路芯片传输带、第二集成电路芯片传输带、集成电路芯片测试台、第一聚合气缸、第二聚合气缸、集成电路芯片输出设备、集成电路芯片测试设备,可通过第一集成电路芯片传输带、第二集成电路芯片传输带将集成电路芯片测试设备输出的需要测试的两个集成电路芯片分别传输到集成电路芯片测试台上,并通过第一聚合气缸、第二聚合气缸分别将两个集成电路芯片聚合到集成电路芯片测试台上的测试位置,从而便于后续利用集成电路芯片测试设备对两个集成电路芯片进行测试,显著提升对一组成对的集成电路芯片进行互连测试的效率。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型提供的一种集成电路芯片聚合装置的一角度的立体图;
图2为本实用新型提供的一种集成电路芯片聚合装置的另一角度的立体图;
图3为本实用新型提供的一种集成电路芯片聚合装置的集成电路芯片测试台上的局部放大示意图。
图示说明:1-第一集成电路芯片传输带;2-第二集成电路芯片传输带;3-集成电路芯片测试台;4-第一聚合气缸;5-第二聚合气缸;6-下料气缸;7-第一测试治具;8-第二测试治具;9-测试通道;91-第一聚合通道;92-第二聚合通道;93-下料通道;41-第一推板;51-第二推板;61-下料推板;100-集成电路芯片输出设备;200-集成电路芯片测试设备;201-升降机构;202-测试机台。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
请参阅图1至图3,本实用新型实施例提供一种集成电路芯片聚合装置,包括:第一集成电路芯片传输带1、第二集成电路芯片传输带2、集成电路芯片测试台3、第一聚合气缸4、第二聚合气缸5、集成电路芯片输出设备100、集成电路芯片测试设备200。
集成电路芯片输出设备100用于输出生产好的两种集成电路芯片,集成电路芯片输出时放置在治具上进行传输。第一集成电路芯片传输带1和第二集成电路芯片传输带2平行设置,集成电路芯片输出设备100位于第一集成电路芯片传输带1和第二集成电路芯片传输带2的一端,将两组集成电路芯片定义为第一集成电路芯片、第二集成电路芯片。
第一集成电路芯片传输带1和第二集成电路芯片传输带2的另一端伸入集成电路芯片测试台3内,第一集成电路芯片通过第一集成电路芯片传输带1传输至集成电路芯片测试台3。第二集成电路芯片通过第二集成电路芯片传输带2传输至集成电路芯片测试台3。
第一集成电路芯片传输带1伸入集成电路芯片测试台3内的长度大于第二集成电路芯片传输带2伸入集成电路芯片测试台3内的长度,即第一集成电路芯片的传输距离远于第二集成电路芯片的传输距离。
集成电路芯片测试台3上设置有测试通道9,测试通道9包括第一聚合通道91和第二聚合通道92,第一聚合通道91垂直设置于第一集成电路芯片传输带1的端部且向集成电路芯片测试台3内侧延伸,第二聚合通道92垂直设置于第二集成电路芯片传输带2的端部且向集成电路芯片测试台3内侧延伸。第一聚合通道91、第二聚合通道92的底面可与第一集成电路芯片传输带1、第二集成电路芯片传输带2平齐,便于将装载集成电路芯片的治具从相应传输带上卸下。
第一聚合气缸4设置于第一集成电路芯片传输带1外侧且对应第一聚合通道91设置,第二聚合气缸5设置于第二集成电路芯片传输带2外侧且对应第二聚合通道92设置,第一聚合气缸4的端部设置有第一推板41,第二聚合气缸5的端部设置有第二推板51,第一推板41、第二推板51的底部与集成电路芯片测试台3上表面相接触,第一推板41与第一聚合通道91相对设置,第二推板51与第二聚合通道92相对设置。
第一聚合通道91和第二聚合通道92的相邻的内壁在同一平面内,第一聚合通道91的末端设置有第一测试治具7,第二聚合通道92的末端设置有第二测试治具8。第一测试治具7装载第一集成电路芯片,第二测试治具8装载第二集成电路芯片。第一聚合气缸4可通过第一推板41将第一集成电路芯片传输带1上的第一测试治具7推动至第一聚合通道91末端。第二聚合气缸5可通过第二推板51将第二集成电路芯片传输带2上的第二测试治具8推动至第二聚合通道92末端,从而实现将两个集成电路芯片聚合到集成电路芯片测试台3内指定位置。
集成电路芯片测试设备200位于集成电路芯片测试台3一侧,集成电路芯片测试设备200上设置有升降机构201,升降机构201的端部下方设置有测试机台202,测试机台202延伸至集成电路芯片测试台3上方,用于对第一测试治具7、第二测试治具8内的一组集成电路芯片进行参数、功能等测试。
在本实施例中,集成电路芯片测试台3上还设置有下料通道93,下料通道93与第一聚合通道91、第二聚合通道92垂直且连通,下料通道93的宽度与第一测试治具7、第二测试治具8的宽度相匹配。集成电路芯片测试台3上还设置有下料气缸6,下料气缸6设置于下料通道93的一端,下料气缸6的端部设置有下料推板61,下料推板61与下料通道93相对设置。测试后的第一测试治具7、第二测试治具8,可通过下料气缸6的下料推板61推动至下料通道93,实现下料。
本实用新型的集成电路芯片聚合装置的具体工作过程如下:集成电路芯片输出设备100分别输出第一测试治具7、第二测试治具8至第一集成电路芯片传输带1、第二集成电路芯片传输带2上,第一测试治具7、第二测试治具8上分别装载有第一集成电路芯片、第二集成电路芯片。第一集成电路芯片传输带1、第二集成电路芯片传输带2分别将第一测试治具7、第二测试治具8传输至集成电路芯片测试台3上的第一聚合通道91、第二聚合通道92位置。分别通过第一聚合气缸4、第二聚合气缸5的第一推板41、第二推板51将第一测试治具7、第二测试治具8推送至第一聚合通道91、第二聚合通道92内,此时第一测试治具7、第二测试治具8刚好对齐并排放置。利用集成电路芯片测试设备200的升降机构201将测试机台202下降至第一测试治具7、第二测试治具8上方,利用测试机台202对第一集成电路芯片、第二集成电路芯片进行功能、参数等方面的检测和测试。测试完毕后,可通过下料气缸6的下料推板61将第一测试治具7、第二测试治具8推送至下料通道93。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施方式例如能够以除了在这里图示或描述的那些以外的顺序实施。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种集成电路芯片聚合装置,其特征在于,包括:第一集成电路芯片传输带(1)、第二集成电路芯片传输带(2)、集成电路芯片测试台(3)、第一聚合气缸(4)、第二聚合气缸(5)、集成电路芯片输出设备(100)、集成电路芯片测试设备(200);
所述第一集成电路芯片传输带(1)和所述第二集成电路芯片传输带(2)平行设置,所述集成电路芯片输出设备(100)位于第一集成电路芯片传输带(1)和第二集成电路芯片传输带(2)的一端,所述第一集成电路芯片传输带(1)和所述第二集成电路芯片传输带(2)的另一端伸入所述集成电路芯片测试台(3)内,所述第一集成电路芯片传输带(1)伸入集成电路芯片测试台(3)内的长度大于所述第二集成电路芯片传输带(2)伸入集成电路芯片测试台(3)内的长度;所述集成电路芯片测试台(3)上设置有测试通道(9),所述测试通道(9)包括第一聚合通道(91)和第二聚合通道(92),所述第一聚合通道(91)垂直设置于所述第一集成电路芯片传输带(1)的端部且向集成电路芯片测试台(3)内侧延伸,所述第二聚合通道(92)垂直设置于所述第二集成电路芯片传输带(2)的端部且向集成电路芯片测试台(3)内侧延伸,所述第一聚合气缸(4)设置于第一集成电路芯片传输带(1)外侧且对应第一聚合通道(91)设置,所述第二聚合气缸(5)设置于第二集成电路芯片传输带(2)外侧且对应第二聚合通道(92)设置,所述集成电路芯片测试设备(200)伸至所述集成电路芯片测试台(3)上方。
2.根据权利要求1所述的一种集成电路芯片聚合装置,其特征在于,所述第一聚合通道(91)和第二聚合通道(92)的相邻的内壁在同一平面内,所述第一聚合通道(91)的末端设置有第一测试治具(7),所述第二聚合通道(92)的末端设置有第二测试治具(8)。
3.根据权利要求2所述的一种集成电路芯片聚合装置,其特征在于,所述第一聚合气缸(4)的端部设置有第一推板(41),所述第二聚合气缸(5)的端部设置有第二推板(51),所述第一推板(41)、第二推板(51)的底部与所述集成电路芯片测试台(3)上表面相接触,所述第一推板(41)与所述第一聚合通道(91)相对设置,所述第二推板(51)与所述第二聚合通道(92)相对设置。
4.根据权利要求3所述的一种集成电路芯片聚合装置,其特征在于,所述集成电路芯片测试台(3)上还设置有下料通道(93),所述下料通道(93)与所述第一聚合通道(91)、第二聚合通道(92)垂直且连通,所述下料通道(93)的宽度与所述第一测试治具(7)、第二测试治具(8)的宽度相匹配。
5.根据权利要求4所述的一种集成电路芯片聚合装置,其特征在于,所述集成电路芯片测试台(3)上还设置有下料气缸(6),所述下料气缸(6)设置于所述下料通道(93)的一端,所述下料气缸(6)的端部设置有下料推板(61),所述下料推板(61)与所述下料通道(93)相对设置。
CN202220489342.4U 2022-03-03 2022-03-03 一种集成电路芯片聚合装置 Active CN217158145U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202220489342.4U CN217158145U (zh) 2022-03-03 2022-03-03 一种集成电路芯片聚合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202220489342.4U CN217158145U (zh) 2022-03-03 2022-03-03 一种集成电路芯片聚合装置

Publications (1)

Publication Number Publication Date
CN217158145U true CN217158145U (zh) 2022-08-09

Family

ID=82692522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220489342.4U Active CN217158145U (zh) 2022-03-03 2022-03-03 一种集成电路芯片聚合装置

Country Status (1)

Country Link
CN (1) CN217158145U (zh)

Similar Documents

Publication Publication Date Title
US10629461B2 (en) Apparatuses for bonding semiconductor chips
US20080238460A1 (en) Accurate alignment of semiconductor devices and sockets
CN104316859A (zh) 一种具有高通用性的芯片测试设备
KR101641771B1 (ko) 개편화된 전자 부품의 반송 장치 및 반송 방법
KR102332339B1 (ko) 진공 소켓 및 이를 포함하는 반도체 검사 장비
JPWO2008139853A1 (ja) 電子部品試験装置、電子部品試験システム及び電子部品の試験方法
JP2013101017A (ja) 基板検査装置
CN102089130B (zh) 用于锯割电子元件的设备和方法
CN217158145U (zh) 一种集成电路芯片聚合装置
GB2611494A (en) Fast radio frequency package
US20080297185A1 (en) Multi probe card unit, probe test device including the multi probe card unit, and methods of fabricating and using the same
TWI409204B (zh) Electronic component processing device and electronic component testing device
CN212845494U (zh) 电连接装置
US10907247B2 (en) Apparatus and method for processing sputtered IC units
CN108792563B (zh) 一种集成电路板自动测试设备及其测试方法
TWI570420B (zh) Electronic components sorting machine
KR100402311B1 (ko) 반도체 소자 테스트 시스템과 그의 제어방법
WO2007135710A1 (ja) 電子部品試験装置
TWI429044B (zh) 用於封裝晶片之承載帶及晶片封裝結構
TW201839402A (zh) 電子元件作業裝置及其應用之測試分類設備
CN214669445U (zh) 电路板检测系统
TW202045427A (zh) 電子模組處理器
KR101344496B1 (ko) 기판 성형 장치
CN219286866U (zh) 一种连接器自动化组装设备
US11915955B1 (en) Workpiece inspection apparatus

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant