CN216928571U - 高功率贴片整流桥芯片框架 - Google Patents
高功率贴片整流桥芯片框架 Download PDFInfo
- Publication number
- CN216928571U CN216928571U CN202220229808.7U CN202220229808U CN216928571U CN 216928571 U CN216928571 U CN 216928571U CN 202220229808 U CN202220229808 U CN 202220229808U CN 216928571 U CN216928571 U CN 216928571U
- Authority
- CN
- China
- Prior art keywords
- chip
- base island
- pin
- island
- rectifier bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
高功率贴片整流桥芯片框架。涉及电子器件技术领域,尤其涉及一种贴片式整流桥框架结构的改进。包括相互之间电气隔离的第一基岛、第二基岛、第三基岛和第四引脚;在所述第一基岛上设有第一引脚,在所述第二基岛上设有第二引脚,在所述第三基岛上设有第三引脚,所述第三基岛为长条状,在所述第三基岛表面设有第三、四芯片位,所述第一基岛、第二基岛和第四引脚由上至下依次设在所述第三基岛的一侧,所述第一基岛朝向所述第三基岛的侧边突起,形成一突出焊接承接面。本实用新型可以承载140mil芯片,极大的提高了产品整体过流能力。
Description
技术领域
本实用新型涉及电子器件技术领域,尤其涉及一种贴片式整流桥框架结构的改进。
背景技术
传统封装的功能主要在于芯片保护、尺度放大、电气连接三项功能,而实际生产过程中,产品内部框架的不同结构往往会对芯片的尺寸和散热带来不同的影响,尤其是整流桥这种多芯片产品。整流桥用在TV电源上时,安规认证要求TV电源温升不能超过65℃,否则无法通过安规认证要求。因此,如何设计整流桥框架的构造,优化器件的整体尺寸大小、散热性能,以及过流能力,成为本领域技术人员研究的热点问题。
针对上述问题,申请人于2021年9月申请专利号为ZL2021223889877,“减小整流桥内部温升差异的芯片框架”的实用新型专利申请,如图6所示,包括承载单体一3、承载单体二2、承载单体三1和连接端四;承载单体一3从上而下设有依次连接的芯片一安装位、芯片二安装位和连接端一;承载单体二2的芯片三安装位位于承载单体一3侧部的下方位置;承载单体二2的连接端二位于承载单体一3的上方,通过连接片21与芯片三安装位连接成一整体;承载单体三1与承载单体二2同侧,位于承载单体二2的上方。通过框架的结构改进,提高了四颗芯片排布规整性,同时提高了四颗芯片散热的均衡性,降低了芯片之间的温差,提高产品运行的稳定性。但是,在后续研发工作中,实用新型人发现该技术方案中承载单体三1的左侧连接位置相对局促,芯片安置后,由于在芯片左侧需要预留足够的跳线焊接位置,芯片的尺寸就受限,在此情况下,无法满足更大过流能力的要求。因此,如何在同等外部尺寸情况下,合理规划框架结构,进而提高芯片的过流能力,成为本实用新型所要解决的技术问题。
实用新型内容
本实用新型针对以上问题,提供了一种结构紧凑、同规格承载140mil芯片,提高产品过流能力的高功率贴片整流桥芯片框架。
本实用新型的技术方案是:高功率贴片整流桥芯片框架,包括相互之间电气隔离的第一基岛、第二基岛、第三基岛和第四引脚;
在所述第一基岛上设有第一引脚,在所述第二基岛上设有第二引脚,在所述第三基岛上设有第三引脚,
所述第三基岛为长条状,在所述第三基岛表面设有第三芯片位和四芯片位,所述第一基岛、第二基岛和第四引脚由上至下依次设在所述第三基岛的一侧,
所述第一基岛朝向所述第三基岛的侧边突起,形成一突出焊接承接面,
所述第二引脚设于所述第三基岛的正上方,所述第二基岛的岛面与所述第二引脚通过连为一体的连接部连接,所述连接部的形状与所述第一基岛和第三基岛之间存留缝隙形状适配,且电气隔离。
所述第一基岛上设有第一芯片;
所述第二基岛上设有第二芯片;
所述第三芯片位上设有第三芯片,第四芯片位上设有第四芯片。
所述第一芯片和第二芯片分别通过跳线A与第四引脚电性连接;
所述第三芯片通过跳线B与第一基岛电性连接;
所述第四芯片通过跳线C与第二基岛电性连接。
所述第一芯片、第二芯片、第三芯片和第四芯片分别为不大于140mil的工艺芯片。
所述第一芯片、第二芯片、第三芯片和第四芯片分别为140mil的工艺芯片。
所述第一引脚的底部与第一基岛连接,顶部与铜边框连接;
所述第一引脚与铜边框之间设有切断孔。
所述第三芯片位和第四芯片位之间设有锡膏阻流槽。
所述锡膏阻流槽呈W型结构。
本实用新型中包括相互之间电气隔离的第一基岛、第二基岛、第三基岛和第四引脚;在第一基岛上设有第一引脚,在第二基岛上设有第二引脚,在第三基岛上设有第三引脚,
第三基岛为长条状,在第三基岛表面设有第三、四芯片位,第一基岛、第二基岛和第四引脚由上至下依次设在第三基岛的一侧,第一基岛朝向第三基岛的侧边突起,形成一突出焊接承接面,第二引脚设于第三基岛的正上方,第二基岛的岛面与所述第二引脚通过连为一体的连接部连接,连接部的形状与第一基岛和第三基岛之间存留缝隙形状适配,且电气隔离。本案在保持原框体规格不变的情况下,第一基岛采用圆弧拓展设计,增加PAD的面积,将PAD从120mil提高到140mil,从而使产品温度约下降5-8℃;引脚(包括第一引脚、第二引脚、第三引脚和第四引脚)的宽度从2.8mm提升至3.2mm,进一步提升散热性,降低产品温升。
本案的优点:
1.本案产品的封装铜PAD有效利用率达到74%,空间利用率高;
2. 保持四颗芯片分布比较均匀,芯片发热均匀,整体散热一致性较好;
3.增加弧形豁口,使PAD使用面积增大,从而增大放置的芯片,提升产品的性能,
背景技术中的框架结构目前最大只能承载120mil芯片,很难满足要求,本案可以承载140mil芯片,极大的提高了产品整体过流能力。
附图说明
图1是本实用新型的结构示意图(图中两条双点划线代表此处切断),
图2是跳线连接状态结构示意图,
图3是产品成型后侧部结构示意图,
图4是本实用新型的框架裁切前的结构示意图,
图5是本实用新型中第三基岛上锡膏阻流槽的结构示意图,
图6是背景技术中现有产品结构示意图,
图7是背景技术中框架设置第一芯片时连接状态结构示意图,
图8是本案设置第一芯片时连接状态结构示意图;
图中1是第一基岛,11是第一引脚,12是突出焊接承接面,13是第一芯片;
2是第二基岛,21是第二引脚,211是延伸部,22是第二芯片;
3是第三基岛,31是第三引脚,32是第三芯片位,33是第四芯片位;
4是跳线A,5是跳线B,6是跳线C;
7是铜边框,71是切断孔,
8是锡膏阻流槽,
9是第四引脚。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进,因此本实用新型不受下面公开的具体实施的限制。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参阅如图1所示,高功率贴片整流桥芯片框架,包括相互之间电气隔离的第一基岛1、第二基岛2、第三基岛3和第四引脚9;
在所述第一基岛1上设有第一引脚11,在所述第二基岛2上设有第二引脚21,在所述第三基岛3上设有第三引脚31,
所述第三基岛3为长条状,在所述第三基岛3表面设有第三、四芯片位(即第三芯片位32和第四芯片位33),所述第一基岛1、第二基岛2和第四引脚9由上至下依次设在所述第三基岛3的一侧,与在第三基岛3形成矩形结构,通过矩形结构的设计,提高空间利用率和均匀散热性;
所述第一基岛1朝向所述第三基岛3的侧边突起,形成一突出焊接承接面12,
所述第二引脚21设于所述第三基岛3的正上方,所述第二基岛2的岛面与所述第二引脚21通过连为一体的连接部211连接,所述连接部211的形状与所述第一基岛1和第三基岛3之间存留缝隙形状适配,且电气隔离。
如图7-8所示,图8中虚线部分表示背景技术中的第一芯片(120mil),通过本案的结构改进,在同等外部尺寸情况下,提高了芯片的过流能力,从而解决了目前采用扩大外部尺寸,才能装载140mil芯片的问题。
本案中第一引脚11和第四引脚9之间接国家电网,第二和第三引脚31之间接负载体。
第三基岛3分别与第一基岛1和第二基岛2之间间距大于铜框架厚度的0.4mm,保证产品散热性和规格的同时,确保冲切的质量。
参阅如图2所示,所述第一基岛1上设有第一芯片13;
所述第二基岛2上设有第二芯片23;
所述第三基岛3上设有上下间隔设置的第三芯片和第四芯片。
参阅如图2所示,所述第一芯片13与第二芯片23分别通过跳线A4与第四引脚9电性连接;
所述第三芯片通过跳线B5与第一基岛1的突出焊接承接面12电性连接;
所述第四芯片通过跳线C6与第二基岛2电性连接。
进一步限定,所述第一芯片13、第二芯片23、第三芯片和第四芯片分别为不大于140mil的工艺芯片(photo glass)。
所述第一芯片13、第二芯片23、第三芯片和第四芯片分别为140mil的工艺芯片。
参照如图4所示,所述第一引脚11的底部与第一基岛1连接,顶部与铜边框7连接;
所述第一引脚11与铜边框之间设有切断孔71。
通过切断孔71不仅可以降低铜料的用量而且提高切筋的应力,提高道具的寿命。
进一步优化,切断孔71呈矩形结构。如图4所示,铜框架整体进行电镀时,切断孔71的内侧壁同时得到电镀处理,提高了切断后的端部的焊接牢靠能力,并减少切筋应力。
进一步拓展,所述第三芯片位32和第四芯片位33之间设有锡膏阻流槽8,阻止锡膏流入侧部的键合位。
参照如图5所示,所述锡膏阻流槽8呈W型结构。
参照如图3所示,所述第一引脚11包括依次连接的延伸部211、折弯部和连接部;
所述延伸部211的长度(图3中L的距离)不小于0.8mm(本案中 L长度大于2倍的铜框架的厚度),宽度不小于3.2mm,厚度(图3中δ的距离)就是铜框架的厚度,取值为0.4mm。
下表为引脚宽度分别为2.8mm和3.2mm时(结构相同,均是本案结构,只是引脚宽度
值不同),壳温度数据:
试验产品 | 2.8mm引脚 | 3.2mm引脚 | 温差 |
壳温 | 124.8 ℃ | 121.2 ℃ | 3.6 ℃ |
进一步优化,所述第二引脚21与第二基岛2形成Z型结构。通过Z型设计节约空间布局,提高散热能力,有效利用有限空间,布置铜片占有率高达74%。
对于本案所公开的内容,还有以下几点需要说明:
(1)、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构,其他结构可参考通常设计;
(2)、在不冲突的情况下,本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例;
以上,仅为本案所公开的具体实施方式,但本公开的保护范围并不局限于此,本案所公开的保护范围应以权利要求的保护范围为准。
Claims (8)
1.高功率贴片整流桥芯片框架,包括相互之间电气隔离的第一基岛(1)、第二基岛(2)、第三基岛(3)和第四引脚(9);
在所述第一基岛(1)上设有第一引脚(11),在所述第二基岛(2)上设有第二引脚(21),在所述第三基岛(3)上设有第三引脚(31),
所述第三基岛(3)为长条状,在所述第三基岛(3)表面设有第三芯片位和第四芯片位,所述第一基岛(1)、第二基岛(2)和第四引脚(9)由上至下依次设在所述第三基岛(3)的一侧,其特征在于,
所述第一基岛(1)朝向所述第三基岛(3)的侧边突起,形成一突出焊接承接面(12),
所述第二引脚(21)设于所述第三基岛(3)的正上方,所述第二基岛(2)的岛面与所述第二引脚(21)通过连为一体的连接部(211)连接,所述连接部(211)的形状与所述第一基岛(1)和第三基岛(3)之间存留缝隙形状适配,且电气隔离。
2.根据权利要求1所述的高功率贴片整流桥芯片框架,其特征在于,所述第一基岛(1)上设有第一芯片(13);
所述第二基岛(2)上设有第二芯片(22);
所述第三芯片位上设有第三芯片,第四芯片位上设有第四芯片。
3.根据权利要求2所述的高功率贴片整流桥芯片框架,其特征在于,所述第一芯片(13)和第二芯片(22)分别通过跳线A(4)与第四引脚(9)电性连接;
所述第三芯片通过跳线B(5)与第一基岛(1)电性连接;
所述第四芯片通过跳线C(6)与第二基岛(2)电性连接。
4.根据权利要求2或3所述的高功率贴片整流桥芯片框架,其特征在于,所述第一芯片(13)、第二芯片(22)、第三芯片和第四芯片分别为不大于140mil的工艺芯片。
5.根据权利要求2或3所述的高功率贴片整流桥芯片框架,其特征在于,所述第一芯片(13)、第二芯片(22)、第三芯片和第四芯片分别为140mil的工艺芯片。
6.根据权利要求1所述的高功率贴片整流桥芯片框架,其特征在于,所述第一引脚(11)的底部与第一基岛(1)连接,顶部与铜边框(7)连接;
所述第一引脚(11)与铜边框之间设有切断孔(71)。
7.根据权利要求1所述的高功率贴片整流桥芯片框架,其特征在于,所述第三芯片位(32)和第四芯片位(33)之间设有锡膏阻流槽(8)。
8.根据权利要求7所述的高功率贴片整流桥芯片框架,其特征在于,所述锡膏阻流槽(8)呈W型结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220229808.7U CN216928571U (zh) | 2022-01-27 | 2022-01-27 | 高功率贴片整流桥芯片框架 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220229808.7U CN216928571U (zh) | 2022-01-27 | 2022-01-27 | 高功率贴片整流桥芯片框架 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216928571U true CN216928571U (zh) | 2022-07-08 |
Family
ID=82265803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220229808.7U Active CN216928571U (zh) | 2022-01-27 | 2022-01-27 | 高功率贴片整流桥芯片框架 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216928571U (zh) |
-
2022
- 2022-01-27 CN CN202220229808.7U patent/CN216928571U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211743142U (zh) | 一种双芯片的导热型贴片二极管 | |
CN114334887A (zh) | 一种高功率贴片整流桥芯片框架 | |
CN216928571U (zh) | 高功率贴片整流桥芯片框架 | |
CN210379037U (zh) | 无引脚的两侧基岛外伸散热用的高散热带引脚的封装结构 | |
CN215183941U (zh) | 一种对称门极氮化镓器件及其并联结构 | |
CN214411191U (zh) | 一种串联式的大功率二极管 | |
CN218769501U (zh) | 一种功率半导体器件 | |
CN221352763U (zh) | 引线框架、芯片封装结构及电池保护电路 | |
CN213816118U (zh) | 一种贴片式线性恒流ic的封装结构 | |
CN215377402U (zh) | 引线框架及封装结构 | |
CN217426721U (zh) | 一种半导体集成电路封装结构 | |
CN221282112U (zh) | 一种耐高压高可靠性双芯片引线框架 | |
CN212084989U (zh) | 一种smd-1e金属陶瓷贴片15kw瞬态电压抑制二极管 | |
CN209216963U (zh) | 对偶式贴片二极管 | |
CN218585963U (zh) | 一种to-220铜片封装结构 | |
CN213660393U (zh) | 提高正向浪涌能力的跳线 | |
CN216389350U (zh) | 一种双排框架 | |
CN219800859U (zh) | 一种光伏旁路二极管 | |
CN219811498U (zh) | Sop 8堆叠式封装结构芯片 | |
CN211957634U (zh) | 半导体集成器件结构 | |
CN219203154U (zh) | 一种引线框架 | |
CN212034450U (zh) | Csp类型的封装结构 | |
CN212517192U (zh) | 一种多基岛引线框架及芯片封装结构 | |
CN218769523U (zh) | 半导体封装支架 | |
CN211670191U (zh) | 一种高散热性的贴片整流桥 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |