CN209216963U - 对偶式贴片二极管 - Google Patents
对偶式贴片二极管 Download PDFInfo
- Publication number
- CN209216963U CN209216963U CN201822251829.5U CN201822251829U CN209216963U CN 209216963 U CN209216963 U CN 209216963U CN 201822251829 U CN201822251829 U CN 201822251829U CN 209216963 U CN209216963 U CN 209216963U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- mounting
- big
- dual formula
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Rectifiers (AREA)
Abstract
本实用新型公开了对偶式贴片二极管，包括二极管本体、引线框架、芯片，所述引线框架和芯片封装在二极管本体内；所述引线框架包括用作阴极端的大引脚、用作阳极端的小引脚，所述大引脚、小引脚突出于二极管本体外，所述芯片有一对，芯片成对布置在大引脚的PAD面上，并由键合跳线分别与小引脚连接使芯片构成并联形式。对偶式贴片二极管大功率、匹配好、扩展性好、散热好，应用时只需一次安装定位即可完成原始产品两次装配作业，提高了生产效率。
Description
技术领域
本实用新型涉及电子领域，特别是贴片二极管领域，具体是对偶式贴片二极管。
背景技术
目前现有贴片二极管采用单芯片式结构，分为上、下框架，芯片位于两框架间，如图1、图2所示，图中，1：塑封体；2：上框架；3：芯片；4:下框架。
由于芯片尺寸限制了输出电流的大小，目前业内主流的贴片二极管内置一颗芯片,所以通过电流集中在1-15A以内。
在应用中为增加额定输出电流往往采用两颗同规格产品并联的方式，而并联方式又多因两颗材料间一致性差(芯片不同批次间差异、正向压降VF差异等)的问题，易引发偏载失效。
另应用中为实现产品特定功用，往往需并联两颗不同规格贴片二极管产品来实现应用目的。
此外，现有的贴片二极管由于封装尺寸限制产品散热体的较小，在散热性方面存在不足。
实用新型内容
为了解决现有技术的不足，本实用新型提出了一种对偶式贴片二极管，共面布置双芯结构。
本实用新型采用如下技术方案：
对偶式贴片二极管，包括二极管本体、引线框架、芯片，所述引线框架和芯片封装在二极管本体内；所述引线框架包括用作阴极端的大引脚、用作阳极端的小引脚，所述大引脚、小引脚突出于二极管本体外，所述芯片有一对，芯片成对布置在大引脚的PAD面上，并由键合跳线分别与小引脚连接使芯片构成并联形式。
进一步地，所述二极管本体为扁平方形，其上表面设有半圆形缺口，半圆形缺口作为极性标记。
进一步地，所述芯片与大引脚的PAD面间通过锡焊连接。
进一步地，所述芯片与键合跳线、键合跳线与小引脚间采用锡焊或超声波球焊连接。
进一步地，所述芯片同芯并联耦合在大引脚的PAD面上。
进一步地，所述芯片混芯并联耦合在大引脚的PAD面上。
更进一步地，所述大引脚、小引脚分别为整片式结构，芯片成对布置在大引脚的PAD面上。
更进一步地，所述大引脚为整片式结构，小引脚为对称两片式结构，芯片成对布置在大引脚的PAD面上。
更进一步地，所述大引脚为两片式结构，小引脚为整片式结构，芯片成对布置在大引脚的PAD面上。
更进一步地，所述大引脚为两片式结构，小引脚为两片式结构，芯片成对布置在大引脚的PAD面上。
采用如上技术方案取得的有益技术效果为：
大功率：对偶式贴片二极管提升产品承载电流能力,由目前的15A提升至30A.
匹配好：对偶式贴片二极管所采用双芯封装前进行匹配实验，封装后产品电性匹配好。
扩展性好：对偶式贴片二极管可采用不同功用芯片搭配形成多种功用的产品。
散热好：由于采用整体式框架结构，产品散热性能明显优于原始结构。
生产效率高：对偶式贴片二极管应用时只需一次安装定位即可完成原始产品两次装配作业，提高了生产效率。
附图说明
图1为现有贴片二极管结构示意图。
图2为图1的侧视图。
图3为对偶式贴片二极管分体式结构示意图。
图4为图3的侧视图。
图5为对偶式贴片二极管外观示意图。
图6为对偶式贴片二极管整体式结构示意图。
图7为对偶式贴片二极管共阳式结构示意图。
图8为对偶式贴片二极管共阴式结构示意图。
图9为标准整流芯片同芯并联耦合结构简图。
图10为肖特基芯片同向同芯并联耦合结构简图。
图11为肖特基芯片异向同芯并联耦合结构简图。
图12为标准整流芯片与单向瞬变电压抑制芯片混芯并联耦合结构简图。
图中，1、塑封体；2、上框架；3、芯片；4、下框架；5、二极管本体；6、小引脚；7、键合跳线；8、第一芯片；9、大引脚；10、第二芯片。
具体实施方式
结合附图3至12对本实用新型的具体实施方式做进一步说明：
对偶式贴片二极管，包括二极管本体5、引线框架、芯片，所述引线框架和芯片封装在二极管本体内；所述引线框架包括用作阴极端的大引脚9、用作阳极端的小引脚6，所述大引脚、小引脚突出于二极管本体外。引脚厚度0.25mm，采用铜材或其他导电性好、耐腐蚀抗氧化的新型材料。大引脚、小引脚为承载并连接各芯片构成功能芯片组，连通内外电路并与应用端物理连接。
芯片有一对，如图所示的第一芯片8、第二芯片10，芯片成对布置在大引脚的PAD面上，并由键合跳线7分别与小引脚连接使芯片构成并联或并列形式。芯片与大引脚的PAD面间通过锡焊连接。芯片与键合跳线、键合跳线与小引脚间采用锡焊或超声波球焊连接。键合跳线采用一对跳线，其形状、尺寸、材质、实施方式会因芯片组合方式不同而发生变化。键合跳线用于物理连通各芯片与引线框架构成功能电路。
二极管本体为扁平方形，其上表面设有半圆形缺口，半圆形缺口作为极性标记。二极管本体采用环氧塑封材料或其他的新型封装材料。为器件的安放固定，密封保护内置电路及芯片，增强环境适应能力及可靠性。
芯片同芯并联耦合在大引脚的PAD面上，也就是相同的芯片并联。同规格芯片耦合式时内置的两颗芯片选用同规格同批次晶圆生产的芯片，电性一致性高。
芯片混芯并联或并列耦合在大引脚的PAD面上，也就是不同的芯片并联或并列。采用不同规格芯片混合时可采用两种不同功用芯片搭配形成多种功能的产品。
如下表：
表中STD为标准整流芯片，SKY为肖特基芯片，TVS为单向瞬变电压抑制芯片。双胞胎SKY与常规SKY均是肖特基芯片但结构外观不同。
如图3、4所示，对偶式贴片二极管分体式结构，所述大引脚为两片式结构，小引脚为两片式结构，芯片成对布置在大引脚的PAD面上。
如图6所示，对偶式贴片二极管整片式结构，所述大引脚、小引脚分别为整片式结构，芯片成对布置在大引脚的PAD面上。
如图7所示，对偶式贴片二极管共阳式结构，所述大引脚为两片式结构，小引脚为整片式结构，芯片成对布置在大引脚的PAD面上。
如图8所示，对偶式贴片二极管共阴式结构，所述大引脚为整片式结构，小引脚为对称两片式结构，芯片成对布置在大引脚的PAD面上。采用整体式框架，增大了PAD的面积，有效增加了产品的散热面积，从而改善了产品的散热性能。
对偶式贴片二极管采用双芯结构，即两颗芯片共面布置在同一PAD面上，通过跳线键合构成两颗芯片并联形式，大引脚作为共用阴极端，小引脚作为共用阳极端。此结构最大可放置两颗120MIL芯片，采用同规格芯片偶合时最大可承载30A的电流能力。
对偶式贴片二极管采用双芯结构内部并联或并列的方式，各芯片以成对形式布置在大引脚PAD面上，并由键合线连接芯片与小引脚构成如原理图所示的四种功能电路，功能电路封于二极管本体内，并由外露引脚与应用端物理连通。应用中可用一颗产品取代原始贴片二极管两颗并联的应用方式，应用时只需一次安装定位即可完成作业，提高了生产效率。
当然，以上说明仅仅为本实用新型的较佳实施例，本实用新型并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的指导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本实用新型的保护。
Claims (10)
1.对偶式贴片二极管，其特征在于，包括二极管本体(5)、引线框架、芯片，所述引线框架和芯片封装在二极管本体(5)内；
所述引线框架包括用作阴极端的大引脚(9)、用作阳极端的小引脚(6)，所述大引脚(9)、小引脚(6)突出于二极管本体(5)外，所述芯片有一对，芯片成对布置在大引脚(9)的PAD面上，并由键合跳线(7)分别与小引脚(6)连接使芯片构成并联形式。
2.根据权利要求1所述的对偶式贴片二极管，其特征在于，所述二极管本体(5)为扁平方形，其上表面设有半圆形缺口，半圆形缺口作为极性标记。
3.根据权利要求1所述的对偶式贴片二极管，其特征在于，所述芯片与大引脚(9)的PAD面间通过锡焊连接。
4.根据权利要求1所述的对偶式贴片二极管，其特征在于，所述芯片与键合跳线(7)、键合跳线(7)与小引脚(6)间采用锡焊或超声波球焊连接。
5.根据权利要求1所述的对偶式贴片二极管，其特征在于，所述芯片同芯并联耦合在大引脚(9)的PAD面上。
6.根据权利要求1所述的对偶式贴片二极管，其特征在于，所述芯片混芯并联耦合在大引脚(9)的PAD面上。
7.根据权利要求1至6任一项所述的对偶式贴片二极管，其特征在于，所述大引脚、小引脚分别为整片式结构，芯片成对布置在大引脚的PAD面上。
8.根据权利要求1至6任一项所述的对偶式贴片二极管，其特征在于，所述大引脚为整片式结构，小引脚为对称两片式结构，芯片成对布置在大引脚的PAD面上。
9.根据权利要求1至6任一项所述的对偶式贴片二极管，其特征在于，所述大引脚为两片式结构，小引脚为整片式结构，芯片成对布置在大引脚的PAD面上。
10.根据权利要求1至6任一项所述的对偶式贴片二极管，其特征在于，所述大引脚为两片式结构，小引脚(6)为两片式结构，芯片成对布置在大引脚的PAD面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822251829.5U CN209216963U (zh) | 2018-12-29 | 2018-12-29 | 对偶式贴片二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201822251829.5U CN209216963U (zh) | 2018-12-29 | 2018-12-29 | 对偶式贴片二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209216963U true CN209216963U (zh) | 2019-08-06 |
Family
ID=67466594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201822251829.5U Active CN209216963U (zh) | 2018-12-29 | 2018-12-29 | 对偶式贴片二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209216963U (zh) |
-
2018
- 2018-12-29 CN CN201822251829.5U patent/CN209216963U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208622719U (zh) | 一种共阳极半桥封装结构 | |
| CN209216963U (zh) | 对偶式贴片二极管 | |
| CN206116381U (zh) | 贴面整流桥芯片结构 | |
| CN108598073A (zh) | 一种带输入保护的直插式整流桥器件 | |
| CN205680671U (zh) | 散热片结构超薄型表面贴装整流桥器件 | |
| CN201392836Y (zh) | 扁平式封装半控桥臂器件 | |
| CN208173579U (zh) | 一种带输入保护的新型电源功率模块结构 | |
| CN208173578U (zh) | 一种带输出保护的新型电源功率模块结构 | |
| US20130075891A1 (en) | Flip chip type full wave rectification semiconductor device and its manufacturing method | |
| CN208507670U (zh) | 一种带输入保护的直插式整流桥器件 | |
| CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
| CN209087828U (zh) | 一种半桥封装结构 | |
| CN202721197U (zh) | 大功率led封装模块 | |
| CN207637789U (zh) | 三片式内置电容式同步整流二极管 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN206194740U (zh) | 直流‑直流转换电路的封装结构 | |
| CN205159305U (zh) | 一种倒装组件结构 | |
| CN109494210A (zh) | 一种半桥封装结构 | |
| CN207690793U (zh) | 一种高功率的整流桥 | |
| CN207219242U (zh) | 一种ipm模块 | |
| CN211858642U (zh) | 耐高压功率二极管器件 | |
| CN208077957U (zh) | 三片式外置电容式同步整流二极管 | |
| CN202796930U (zh) | 用于mosfet芯片的封装体 | |
| CN207602560U (zh) | 一种零平面高功率的整流桥 | |
| CN220604667U (zh) | 一种无框式大功率mos封装模块及电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200730 Address after: Yan Yan Lu Bei Tian Qi Miao Cun Xi, Yanzhou District, Jining City, Shandong Province Patentee after: JINING DONGFANGXIN ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: 272100 Yan Road, Yanzhou District, Jining City, Shandong Province Patentee before: SHANDONG XINNUO ELECTRONIC TECHNOLOGY Co.,Ltd. |