CN216902926U - 芯片封装器件 - Google Patents
芯片封装器件 Download PDFInfo
- Publication number
- CN216902926U CN216902926U CN202220398207.9U CN202220398207U CN216902926U CN 216902926 U CN216902926 U CN 216902926U CN 202220398207 U CN202220398207 U CN 202220398207U CN 216902926 U CN216902926 U CN 216902926U
- Authority
- CN
- China
- Prior art keywords
- chip
- plastic shell
- lead frame
- packaging device
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供了一种芯片封装器件,包括引线框架、塑胶壳体及芯片载片架;所述塑胶壳体设置有孔槽,所述芯片载片架的上设置有若干个凸块,所述凸块镶嵌在所述孔槽内;所述引线框架设置在塑胶壳体上,所述引线框架包括多个用于连接芯片的引脚。本实用新型芯片载片架上的凸块镶嵌在塑胶壳体侧边的孔槽可以有效降低封装过程中因大体积芯片放置在芯片载片架上产生的晃动,增加封装成功率,使封装结构更加稳固。
Description
技术领域
本实用新型涉及芯片封装技术领域,具体地,涉及一种芯片封装器件,尤其是一种大体积芯片封装器件。
背景技术
目前,在对大体积芯片进行封装的过程中,大体积芯片放置在载片区上容易产生晃动,进而降低了封装结构的稳固性和封装成功率,并且正常的封装最大只能封1.574mm*2.091mm的芯片,安装空间有限。
公开号为CN101887871A的专利文献公开了一种芯片封装结构、芯片封装模具与芯片封装工艺,该芯片封装结构包括承载器、芯片以及封装胶体,芯片配置于承载器上,封装胶体包覆部分承载器与芯片,封装胶体的顶面上具有引脚顺序指示部与浇口接点,且引脚顺序指示部位于顶面的第一角落,而浇口接点位于第一角落之外的第二角落。但是该专利文献在对大体积芯片进行封装时,仍然存在芯片容易晃动,封装结构的稳固性低,封装成功率低的缺陷。
实用新型内容
针对现有技术中的缺陷,本实用新型的目的是提供一种芯片封装器件。
根据本实用新型提供的一种芯片封装器件,包括引线框架、塑胶壳体及芯片载片架;
所述塑胶壳体设置有孔槽,所述芯片载片架的上设置有若干个凸块,所述凸块镶嵌在所述孔槽内;
所述引线框架设置在塑胶壳体上,所述引线框架包括多个用于连接芯片的引脚。
优选的,所述芯片与所述引脚之间通过键合线相连接。
优选的,所述芯片与所述引脚之间的键合线为金线。
优选的,所述塑胶壳体的上表面与所述塑胶壳体的侧面具有45°的脱模斜度。
优选的,所述塑胶壳体的厚度为1.45~1.55mm,所述塑胶壳体的高度为4.0~4.1mm,所述塑胶壳体的宽度为4.01~4.11mm。
优选的,所述引脚的宽度为0.35~0.52mm,所述引脚的厚度为0.35~0.42mm。
优选的,所述塑胶壳体的宽度大于引线框架的宽度0.745mm。
优选的,所述引线框架为铜框架。
优选的,所述塑胶壳体为二氧化硅壳体。
优选的,所述凸块设置为两个,两个所述凸块分别设置在所述芯片载片架的两端。
与现有技术相比,本实用新型具有如下的有益效果:
1、本实用新型芯片载片架的凸块镶嵌在塑胶壳体侧边的孔槽可以有效降低封装过程中因大体积芯片放置在芯片载片架上产生的晃动,增加封装成功率,使封装结构更加稳固;
2、本实用新型的芯片与其引脚之间的键合连接线为金线,连接牢固、导通电阻底、导电性优异;
3、本实用新型的塑胶壳体的上表面与其侧面具有45°的脱模斜度,便于浇铸成型和脱模。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显:
图1为本实用新型的芯片封装器件的主视结构示意图;
图2为本实用新型的芯片封装器件的侧视结构示意图;
图3为本实用新型的芯片封装器件的俯视结构示意图;
图4为本实用新型的芯片封装器件的剖面结果示意图。
图中示出:
引线框架1 塑胶壳体的上表面7
引脚101 塑胶壳体的宽度8
塑料壳体2 塑胶壳体的高度9
芯片载片架3 塑胶壳体的厚度10
孔槽4 引脚的宽度11
凸块5 引脚的厚度12
塑胶壳体的侧面6
具体实施方式
下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型,但不以任何形式限制本实用新型。应当指出的是,对本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变化和改进。这些都属于本实用新型的保护范围。
实施例1:
如图1~4所示,本实施例提供的一种芯片封装器件,包括引线框架1、塑胶壳体2及芯片载片架3,塑胶壳体2设置有孔槽4,芯片载片架3的上设置有若干个凸块5,凸块5镶嵌在孔槽4内,引线框架1设置在塑胶壳体2上,引线框架1包括多个用于连接芯片的引脚101。引线框架为铜框架,塑胶壳体为二氧化硅壳体。
塑胶壳体2的厚度为1.45~1.55mm,塑胶壳体2的高度为4.0~4.1mm,塑胶壳体2的宽度为4.01~4.11mm。引脚101的宽度为0.35~0.52mm,引脚101的厚度为0.35~0.42mm。塑胶壳体2的宽度大于引线框架1的宽度0.745mm。
芯片与引脚101之间通过键合线相连接,芯片与引脚101之间的键合线为金线。塑胶壳体2的上表面与塑胶壳体2的侧面具有45°的脱模斜度。凸块5设置为两个,两个凸块5分别设置在芯片载片架3的两端。
实施例2:
本领域技术人员可以将本实施例理解为实施例1的更为具体的说明。
如图1~4所示,本实施例提供的一种大体积芯片封装器件,含有一个芯片及其载片区、引脚区及其引脚及塑胶壳体,一只芯片与其对应引脚之间通过键合线相连接,芯片的载片区、键合线、引脚端部封装在同一塑胶壳体内部。
至少1个引脚和载片区相连接。芯片是IC元件,引脚区含有三个引脚,分别与芯片的三个电极相连接,芯片与其引脚之间的键合连接线为金线,连接牢固、导通电阻底、导电性优异。
塑胶壳体的上表面与其侧面具有45°的脱模斜度,便于浇铸成型和脱模。
塑胶壳体的厚度10为1.45-1.55mm,塑胶壳体的高度9为4.0-4.1mm,塑胶壳体的宽度8为4.01-4.11mm。引脚的宽度11为0.35-0.52mm,引脚的厚度为0.35-0.42mm。塑胶壳体的宽度8大于引脚的宽度0.745mm。
引线框架的主要材质优选为导电性良好的铜,塑胶壳体的材质优选为绝缘性良好的二氧化硅。
载片区四周至少设置有一个凸出部件,凸出部件镶嵌在塑胶壳体侧边孔槽内。
本实施例的封装器件最大可以封装2.68mm*2.1mm的芯片。
本实用新型芯片载片架的凸块镶嵌在塑胶壳体侧边的孔槽可以有效降低封装过程中因大体积芯片放置在芯片载片架上产生的晃动,增加封装成功率,使封装结构更加稳固。
在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
以上对本实用新型的具体实施例进行了描述。需要理解的是,本实用新型并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本实用新型的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种芯片封装器件,其特征在于,包括引线框架(1)、塑胶壳体(2)及芯片载片架(3);
所述塑胶壳体(2)设置有孔槽(4),所述芯片载片架(3)上设置有若干个凸块(5),所述凸块(5)镶嵌在所述孔槽(4)内;
所述引线框架(1)设置在塑胶壳体(2)上,所述引线框架(1)包括多个用于连接芯片的引脚(101)。
2.根据权利要求1所述的芯片封装器件,其特征在于,所述芯片与所述引脚(101)之间通过键合线相连接。
3.根据权利要求2所述的芯片封装器件,其特征在于,所述芯片与所述引脚(101)之间的键合线为金线。
4.根据权利要求1所述的芯片封装器件,其特征在于,所述塑胶壳体(2)的上表面与所述塑胶壳体(2)的侧面具有45°的脱模斜度。
5.根据权利要求1所述的芯片封装器件,其特征在于,所述塑胶壳体(2)的厚度为1.45~1.55mm,所述塑胶壳体(2)的高度为4.0~4.1mm,所述塑胶壳体(2)的宽度为4.01~4.11mm。
6.根据权利要求1所述的芯片封装器件,其特征在于,所述引脚(101)的宽度为0.35~0.52mm,所述引脚(101)的厚度为0.35~0.42mm。
7.根据权利要求6所述的芯片封装器件,其特征在于,所述塑胶壳体(2)的宽度大于引线框架(1)的宽度0.745mm。
8.根据权利要求1所述的芯片封装器件,其特征在于,所述引线框架(1)为铜框架。
9.根据权利要求1所述的芯片封装器件,其特征在于,所述塑胶壳体(2)为二氧化硅壳体。
10.根据权利要求1所述的芯片封装器件,其特征在于,所述凸块(5)设置为两个,两个所述凸块(5)分别设置在所述芯片载片架(3)的两端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220398207.9U CN216902926U (zh) | 2022-02-25 | 2022-02-25 | 芯片封装器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220398207.9U CN216902926U (zh) | 2022-02-25 | 2022-02-25 | 芯片封装器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216902926U true CN216902926U (zh) | 2022-07-05 |
Family
ID=82188075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220398207.9U Active CN216902926U (zh) | 2022-02-25 | 2022-02-25 | 芯片封装器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216902926U (zh) |
-
2022
- 2022-02-25 CN CN202220398207.9U patent/CN216902926U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI455281B (zh) | Ic封裝體、堆疊式ic封裝器件及製造方法 | |
US7259451B2 (en) | Invertible microfeature device packages | |
US6583499B2 (en) | Quad flat non-leaded package and leadframe for use in a quad flat non-leaded package | |
KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
TWI517333B (zh) | 具雙重連接性之積體電路封裝系統 | |
JP4002476B2 (ja) | 半導体装置 | |
KR20010037242A (ko) | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 | |
US7633140B2 (en) | Inverted J-lead for power devices | |
US5349235A (en) | High density vertically mounted semiconductor package | |
CN102290393B (zh) | 具有导线架的集成电路封装系统及其制造方法 | |
US7498665B2 (en) | Integrated circuit leadless package system | |
CN216902926U (zh) | 芯片封装器件 | |
US8026127B2 (en) | Integrated circuit package system with slotted die paddle and method of manufacture thereof | |
KR100631403B1 (ko) | 방열판을 장착한 반도체 패키지 및 그 제조 방법 | |
KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
US8039947B2 (en) | Integrated circuit package system with different mold locking features | |
US5468991A (en) | Lead frame having dummy leads | |
US20050073031A1 (en) | Lead frame, semiconductor device, and method for manufacturing semiconductor device | |
JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
CN218333782U (zh) | 一种电子烟芯片脚位散热结构 | |
CN217588917U (zh) | 一种贴片式sot223半导体芯片的封装结构 | |
JP4738675B2 (ja) | 半導体装置 | |
JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
CN213905344U (zh) | 灯控ic芯片封装结构 | |
TWI248184B (en) | High frequency semiconductor device, method for fabricating the same and lead frame thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |