CN216698426U - 量子电路、量子芯片及量子器件 - Google Patents
量子电路、量子芯片及量子器件 Download PDFInfo
- Publication number
- CN216698426U CN216698426U CN202123109324.3U CN202123109324U CN216698426U CN 216698426 U CN216698426 U CN 216698426U CN 202123109324 U CN202123109324 U CN 202123109324U CN 216698426 U CN216698426 U CN 216698426U
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- quantum
- josephson junction
- connection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本实用新型公开了一种量子电路、量子芯片及量子器件,其中,所述量子电路包括第一超导元件、第二超导元件和约瑟夫森结,通过设置与第一电极一体成型的第一连接层,以及与第二电极一体成型的第二连接层,便于将第一电极与第一超导元件电连接,以及将第二电极与第二超导元件电连接,有助于第一电极和第一连接层的同步加工制备,以及第二电极和第二连接层的同步加工制备,相比于现有技术中,先制备约瑟夫森结,再制备用于连接约瑟夫森结与超导元件的电学连接结构,制备工序冗长,制备周期长,制备效率低,本实施例提供的量子电路的结构易于制备,有助于缩短工艺流程,压缩制备周期,提高制备效率。
Description
技术领域
本实用新型属于量子计算技术领域,特别是一种量子电路、量子芯片及量子器件。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。量子芯片作为量子计算机的核心部件,是量子计算机的核心部件。
量子芯片上分布有超导量子电路,超导量子电路通常包括超导元件以及约瑟夫森结,约瑟夫森结为超导量子电路的关键器件,由两层超导体中间夹一层绝缘层(势垒层)构成,现有的超导量子电路通常需要先制备约瑟夫森结以及其他超导元件,再形成用于将约瑟夫森结与超导元件连接的电学连接结构,制备工序复杂,制备周期较长。
目前亟需提出一种新的量子电路结构以便于能够高效率的进行量子电路的制备。
实用新型内容
本实用新型的目的是提供一种约瑟夫森结的制备方法、量子电路、量子芯片及量子器件,以解决现有技术中的不足。
本申请的一个方面提供了一种约瑟夫森结的制备方法,包括以下步骤:
提供衬底;
确定位于衬底上的第一区域和第二区域,所述第一区域和第二区域具有相交处;
形成第一电极于所述第一区域;
形成第二掩模层于所述衬底上,所述第二掩模层具有暴露所述第二区域的第二沉积窗口;
形成势垒层于所述相交处的第一电极上;
利用所述第二沉积窗口形成第二电极以在所述相交处获得约瑟夫森结。
如上所述的制备方法,其中,所述形成第一电极于所述第一区域的步骤包括:
形成第一掩模层于所述衬底上,所述第一掩模层具有用于暴露出所述第一区域的第一沉积窗口;
利用所述第一沉积窗口沉积金属材料;
剥离所述第一掩模层以在所述第一区域获得所述第一电极。
如上所述的制备方法,其中,所述形成第一电极于所述第一区域的步骤包括:
形成金属层于所述衬底上;
图形化所述金属层以获得所述第一电极。
如上所述的制备方法,其中,所述利用所述第一沉积窗口沉积金属材料的步骤包括:
采用直蒸发镀膜工艺通过所述第一沉积窗口沉积金属材料。
如上所述的制备方法,其中,所述利用所述第二沉积窗口形成第二电极以在所述相交处获得约瑟夫森结的步骤包括:
采用直蒸发镀膜工艺形成所述第二电极。
如上所述的制备方法,其中,在所述形成势垒层于所述相交处的第一电极上的步骤之前,还包括:
去除所述第一电极在所述相交处暴露出的氧化膜,从而暴露出第一电极上用于形成势垒层的待氧化区域。
如上所述的制备方法,其中,所述形成势垒层于所述相交处的第一电极上的步骤包括:
氧化所述待氧化区域以获得所述势垒层,氧化条件为:氧气通入的流量为5-100sccm,氧气的压强为0.1-100Torr,氧化时长为10-30min。
如上所述的制备方法,其中,所述去除所述第一电极在所述相交处暴露出的氧化膜的步骤包括:
采用离子束刻蚀工艺去除所述氧化膜。
本申请的另一个方面提供一种量子电路,包括第一超导元件、第二超导元件和约瑟夫森结,所述约瑟夫森结包括:
第一电极;
与第一电极一体成型的第一连接层,所述第一连接层用于与所述第一超导元件电连接;
位于第一电极上的势垒层;
第二电极,所述第二电极与所述势垒层交叠以形成所述约瑟夫森结;
与第二电极一体成型的第二连接层,所述第二连接层用于与所述第二超导元件电连接。
如上所述的量子电路,其中,还包括与所述第一连接层层叠的第一辅助连接层,所述第一辅助连接层与所述第一连接层电连接。
如上所述的量子电路,其中,还包括与所述第二连接层层叠的第二辅助连接层,所述第二辅助连接层与所述第二连接层电连接。
如上所述的量子电路,其中,所述势垒层为所述第一电极表面的氧化层。
如上所述的量子电路,其中,所述氧化层的厚度为2-4nm。
本申请的第三方面提供一种量子芯片,包括:
第一电路元件、第二电路元件;
采用上述制备方法制备的约瑟夫森结,所述第一电极与所述第一电路元件电连接,所述第二电极与所述第二电路元件电连接。
本申请的第四方面提供一种量子芯片,包括上述量子电路。
本申请的第五方面提供一种量子器件,包括上述量子芯片。
与现有技术相比,本申请提供的一种量子电路,包括第一超导元件、第二超导元件和约瑟夫森结,通过设置与第一电极2一体成型的第一连接层5,以及与第二电极4一体成型的第二连接层6,便于将第一电极2与第一超导元件电连接,以及将第二电极4与第二超导元件电连接,有助于第一电极2和第一连接层5的同步加工制备,以及第二电极4和第二连接层6的同步加工制备,相比于现有技术中,先制备约瑟夫森结,再制备用于连接约瑟夫森结与超导元件的电学连接结构,制备工序冗长,制备周期长,制备效率低,本申请提供的量子电路的结构易于制备,有助于缩短工艺流程,压缩制备周期,提高制备效率。
附图说明
图1为本实用新型实施例提供的约瑟夫森结的示意图;
图2为本实用新型实施例提供的第一电极的示意图;
图3为本实用新型实施例提供的第二掩模层的示意图;
图4为本实用新型实施例提供的形成势垒层于所述相交处的第一电极上的步骤流程示意图;
图5为本实用新型实施例提供的量子电路中约瑟夫森结的示意图;
图6为本实用新型另一实施例提供的量子电路中约瑟夫森结的示意图。
附图标记说明:1-衬底,2-第一电极,3-第二掩模层,4-第二电极,5-第一连接层,6-第二连接层,7-第一辅助连接层,8-第二辅助连接层;
21-氧化膜;22-势垒层。
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本实用新型,而不能解释为对本实用新型的限制。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
量子计算是一个在当前越来越被国内外广泛关注和研究的领域,基于约瑟夫森结的超导量子比特体系被认为是实现量子计算最有前景的体系之一。超导量子比特作为量子芯片的关键元件,其主要部分为含有一个或多个约瑟夫森结的超导电路。约瑟夫森结一般由两层超导体中间夹一层极薄的绝缘层(势垒层)构成,当绝缘层厚度薄到几纳米后会发生显著的电子对隧穿效应,即约瑟夫森效应。
现有技术中,针对量子比特中的约瑟夫森结的制备,通常采用斜蒸发镀膜工艺制备约瑟夫森结,在衬底上形成掩模层,采用曝光、显影、刻蚀等工艺,在掩模层上形成用于制备约瑟夫森结的互相垂直的第一沟槽、第二沟槽,采用斜蒸发镀膜工艺制备约瑟夫森结,需人工调节衬底的倾斜度,使衬底倾斜一定角度,蒸发粒子流射向倾斜的衬底,使第一沟槽朝向蒸发粒子流喷射方向,以使得金属材料沉积在第一沟槽底部的衬底上以形成约瑟夫森结的第一电极,在掩模的阻挡下,金属材料无法沉积在垂直于蒸发粒子流喷射方向的第二沟槽底部,获得第一电极之后,仍需人工调整衬底的位置,使第二沟槽朝向蒸发粒子流喷射方向,以在第二沟槽底部的衬底上形成约瑟夫森结的第二电极,现有技术中,约瑟夫森结的制备需人工调节衬底的倾斜角度、调整衬底的位置,不利于约瑟夫森结的大规模批量化生产。
图1为本实用新型实施例提供的约瑟夫森结的示意图;
图2为本实用新型实施例提供的第一电极的示意图;
图3为本实用新型实施例提供的第二掩模层的示意图。
结合附图1-附图3所示,本实用新型实施例提供一种约瑟夫森结的制备方法,所述约瑟夫森结包括第一电极2、势垒层22和第二电极4,所述约瑟夫森结的制备方法包括以下步骤:
S001、提供衬底1,示例性的,一种具体的方式为,所述衬底1上形成有电路结构,可选的,所述衬底1为蓝宝石衬底1;
S002、确定位于衬底1上的第一区域和第二区域,所述第一区域和第二区域具有相交处,示例性的,一种具体的方式为,所述第一区域和所述第二区域均呈条形,所述第一区域与所述第二区域相交,可选的,所述第一区域与所述第二区域的夹角为90°;
S003、形成第一电极2于所述第一区域,在所述衬底1上的第一区域内形成所述第一电极2,示例性的,所述第一电极2由超导材料制成,可选的,所述超导材料为铝或氮化钛;
S004、形成第二掩模层3于所述衬底1上,所述第二掩模层3具有暴露所述第二区域的第二沉积窗口,示例性的,一种具体的方式为,在所述衬底1上涂覆光刻胶,获得光刻胶层,所述光刻胶层曝光、显影后,获得第二掩模层3,所获得的第二掩模层3具有暴露所述第二区域的第二沉积窗口,所述第二掩模层3覆盖所述第一电极2,所述第二沉积窗口暴露出位于第一区域和第二区域相交处的第一电极2;
S005、形成势垒层22于所述相交处的第一电极2上;
S006、利用所述第二沉积窗口形成第二电极4以在所述相交处获得约瑟夫森结,示例性的,一种具体的方式为,采用直蒸发镀膜工艺等平镀膜工艺或原子层沉积工艺在衬底1上沉积金属材料,所述金属材料为超导材料,可选的,所述超导材料为铝或氮化钛,于衬底1上的所述第二区域形成所述第二电极4。
本实施例中,先在衬底1上制备用于构建约瑟夫森结的第一电极2,再形成第二掩模层3于所述衬底1上,所述第二掩模层3具有第二沉积窗口,所述第二沉积窗口暴露出用于形成第二电极4的第二区域,利用第二沉积窗口形成用于构建约瑟夫森结的第二电极4,采用本实用新型的实施例提出的约瑟夫森结的制备方法,可摒弃现有的斜蒸发工艺制备约瑟夫森结的方案,摆脱现有的依赖斜蒸发镀膜工艺制备约瑟夫森结的方法,通过在衬底1上形成第一电极2后,再于衬底1上形成第二掩模层3,利用第二掩模层3遮挡部分第一电极2,并暴露出所述第二区域,此时可以采用直蒸发镀膜等平镀膜工艺或原子层沉积工艺制备第二电极4以获得约瑟夫森结,整个约瑟夫森结的制备过程无需人工调节衬底的倾斜角度和朝向,免去了现有的斜蒸发工艺制备约瑟夫森结中人工调整衬底倾斜角度和朝向的步骤,有利于约瑟夫森结的大规模批量化生产,并且,本实用新型提供的约瑟夫森结的制备方法在制备多个约瑟夫森结的过程中,由于采用平镀膜工艺制备约瑟夫森结,因而可以同时制备多个不同方向、不同角度的约瑟夫森结,同时,相比于斜蒸发镀膜工艺,采用直蒸发镀膜工艺制备约瑟夫森结,镀膜均匀性更好,适用于在大尺寸晶圆上制备约瑟夫森结。
在本实用新型的一些实施例中,步骤S003中形成第一电极2于所述第一区域的步骤,包括:先形成第一掩模层于所述衬底1上,示例性的,一种具体的方式为,于衬底1上涂覆光刻胶以获得光刻胶层,曝光、显影所述光刻胶层以获得所述第一掩模层,所述第一掩模层具有用于暴露出所述第一区域的第一沉积窗口;再利用所述第一沉积窗口沉积金属材料,具体的,采用直蒸发镀膜或原子层沉积等工艺,于第一掩模层上沉积金属材料,示例性的,所述金属材料为超导材料,例如,所述超导材料为铝或氮化钛,金属材料通过第一沉积窗口沉积在所述第一区域;再剥离所述第一掩模层以在所述第一区域获得所述第一电极2。
本实施例中,通过在衬底1上形成具有第一沉积窗口的第一掩模层,可以采用直蒸发镀膜或原子层沉积等工艺,利用第一掩模层在衬底1上获得所述第一电极2,相比于现有的约瑟夫森结的制备方法,摒弃了斜蒸发镀膜工艺,采用直蒸发镀膜或原子层沉积等工艺制备第一电极2,无需手动调整衬底1的倾斜角度,免去了现有的斜蒸发工艺制备约瑟夫森结中人工调整衬底倾斜角度和朝向的步骤,有利于约瑟夫森结的大规模批量化生产。
在本实用新型的另一些实施例中,步骤S003中形成第一电极2于所述第一区域的步骤,包括:先形成金属层于所述衬底1上,示例性的,一种具体的方式为,采用直蒸发镀膜或原子层沉积等工艺,于衬底1上获得金属层,所述金属层由超导材料制成,可选的,所述超导材料为铝或氮化钛;再图形化所述金属层以获得所述第一电极2,具体的,涂覆负性光刻胶于金属层上获得负性光刻胶层,曝光、显影所述负性光刻胶层以获得覆盖所述第一区域的保护层,刻蚀去除未被保护层覆盖的金属层,再利用有机溶剂浸泡去除所述保护层,以获得所述第一电极2。
本实施例中,通过先在衬底1上形成金属层,再图形化所述金属层以获得所述第二电极2,摒弃了斜蒸发镀膜工艺,采用直蒸发镀膜或原子层沉积等工艺制备金属层,无需手动调整衬底1的倾斜角度,免去了现有的斜蒸发工艺制备约瑟夫森结中人工调整衬底倾斜角度和朝向的步骤,有利于约瑟夫森结的大规模批量化生产。
附图4为本实用新型实施例提供的形成势垒层于所述相交处的第一电极上的步骤流程示意图。
结合附图4所示,在本实用新型的一些实施例中,在步骤S005中形成势垒层22于所述相交处的第一电极2上的步骤之前,还包括:去除所述第一电极2在所述相交处暴露出的氧化膜21,示例性的,采用离子束刻蚀工艺去除所述氧化膜21,从而暴露出第一电极2上用于形成势垒层22的待氧化区域;再氧化所述待氧化区域以获得所述势垒层22,示例性的,一种具体的方式为,将衬底1置于氧化腔内,在氧化腔内对所述待氧化区域进行可控氧化,氧化条件为:氧气通入的流量为5-100sccm,氧气的压强为0.1-100Torr,氧化时长为10-30min,可选的,所述氧化条件为:氧气通入的流量为10sccm,氧气的压强为0.32Torr,氧化时长为20min。
需要特别说明的是,所述第一电极2的表层在空气中易自然氧化形成氧化膜21,在自然氧化的条件下,氧化膜21的厚度不可控,为了获得厚度合适的势垒层22,需要除去第一电极2在所述相交处暴露出的氧化膜21,再在一定条件下可控氧化生成厚度适当的氧化层以充当势垒层22,示例性的,所述氧化层的厚度为2-4nm。
图5为本实用新型实施例提供的量子电路中约瑟夫森结的示意图。
结合附图5,本实用新型的实施例还提供了一种量子电路,包括第一超导元件、第二超导元件和约瑟夫森结,所述约瑟夫森结包括:
第一电极2,示例性的,一种具体的方式为,所述第一电极2由超导材料制成,可选的,所述超导材料为铝或氮化钛;
与第一电极2一体成型的第一连接层5,所述第一连接层5用于与所述第一超导元件电连接,通过设置与第一电极2一体成型的第一连接层5,便于将第一电极2与第一超导元件电连接,并且,第一电极2与第一连接层5一体成型,便于在衬底1上同时制备形成第一电极2和第一连接层5,简化制备工艺;
位于第一电极2上的势垒层22,所述势垒层22为位于第一电极2上的氧化层,所述氧化层的厚度为2-4nm;
第二电极4,所述第二电极4与所述势垒层22交叠以形成所述约瑟夫森结;
与第二电极4一体成型的第二连接层6,所述第二连接层6用于与所述第二超导元件电连接,通过设置与第二电极4一体成型的第二连接层6,便于将第二电极4与第二超导元件电连接,并且,第二电极4与第二连接层6一体成型,便于在衬底1上同时制备形成第二电极4和第二连接层6,简化了制备工艺。
本实施例中,通过设置与第一电极2一体成型的第一连接层5,以及与第二电极4一体成型的第二连接层6,便于将第一电极2与第一超导元件电连接,以及将第二电极4与第二超导元件电连接,有助于第一电极2和第一连接层5的同步加工制备,以及第二电极4和第二连接层6的同步加工制备,相比于现有技术中,先制备约瑟夫森结,再制备用于连接约瑟夫森结与超导元件的电学连接部,制备工序冗长,制备周期长,制备效率低,本实施例提供的量子电路的结构易于制备,有助于缩短工艺流程,压缩制备周期,提高制备效率。
图6为本实用新型另一实施例提供的量子电路中约瑟夫森结的示意图。
结合附图6,在本实用新型的另一些实施例中,所述量子电路还包括与所述第二连接层6层叠的第二辅助连接层8,所述第二辅助连接层8与所述第二连接层6电连接,示例性的,所述第二辅助连接层8位于所述第二连接层6与所述衬底1之间,所述第二辅助连接层8与所述第一电极2同步制备,一种具体的方式为,于衬底1上涂覆光刻胶以获得光刻胶层,曝光、显影所述光刻胶层以获得所述第一掩模层,所述第一掩模层具有用于制备第一电极2的第一沉积窗口、用于制备第二辅助连接层8的第三沉积窗口以及用于制备第一连接层5的第四沉积窗口;再利用所述第一沉积窗口、第三沉积窗口、第四沉积窗口沉积金属材料,具体的,采用直蒸发镀膜或原子层沉积等工艺,于第一掩模层上沉积金属材料,示例性的,所述金属材料为超导材料,例如,所述超导材料为铝或氮化钛,金属材料通过第一沉积窗口沉积形成第一电极2,同时,金属材料通过第三沉积窗口沉积形成所述第二辅助连接层8,金属材料通过第四沉积窗口沉积形成与所述第一电极2一体连接的第一连接层5。
在本实用新型的一些实施例中,所述量子电路还包括与所述第一连接层5层叠的第一辅助连接层7,所述第一辅助连接层7与所述第一连接层5电连接,示例性的,所述第一辅助连接层7覆盖于所述第一连接层5上,所述第一辅助连接层7与所述第二电极4同步制备,一种具体的方式为,在所述衬底1上涂覆光刻胶,获得光刻胶层,所述光刻胶层曝光、显影后,获得第二掩模层3,所获得的第二掩模层3具有用于制备第二电极4的第二沉积窗口、用于制备第一辅助连接层7的第五沉积窗口以及用于制备第二连接层6的第六沉积窗口,所述第二掩模层3覆盖所述第一电极2,所述第二沉积窗口暴露出位于第一区域和第二区域相交处的第一电极2,所述第五沉积窗口暴露出所述第一连接层5,所述第六沉积窗口暴露出所述第二辅助连接层8,金属材料通过第二沉积窗口沉积形成第二电极4,同时,金属材料通过第五沉积窗口沉积形成第一辅助连接层7,金属材料通过第六沉积窗口沉积形成与第二电极4一体连接的第二连接层6。
需要特别说明的是,通过设置第一辅助连接层7、第二辅助连接层8,有助于提高第一连接层5和第二连接层6的机械强度,保护第一连接层5、第二连接层6不受损坏,并且,第二辅助连接层8可以与第一电极2、第一连接层5同步制备,第一辅助连接层7可以与第二电极4、第二连接层6同步制备,有助于压缩工艺流程,制备效率高。
在本实用新型的一些实施例中,所述势垒层22为所述第一电极2表面的氧化层,示例性的,所述氧化层的厚度为2-4nm。
本实用新型的实施例还提供了一种量子芯片,包括:
第一电路元件、第二电路元件;
采用本申请实施例中的制备方法制备的约瑟夫森结,所述第一电极2与所述第一电路元件电连接,所述第二电极4与所述第二电路元件电连接。
本实用新型的实施例还提供了一种量子芯片,包括本申请实施例中的量子电路。
本实用新型的实施例还提供了一种量子器件,包括上述量子芯片。
以上依据图式所示的实施例详细说明了本实用新型的构造、特征及作用效果,以上所述仅为本实用新型的较佳实施例,但本实用新型不以图面所示限定实施范围,凡是依照本实用新型的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本实用新型的保护范围内。
Claims (7)
1.一种量子电路,包括第一超导元件、第二超导元件和约瑟夫森结,其特征在于,所述约瑟夫森结包括:
第一电极(2);
与第一电极(2)一体成型的第一连接层(5),所述第一连接层(5)用于与所述第一超导元件电连接;
位于第一电极(2)上的势垒层(22);
第二电极(4),所述第二电极(4)与所述势垒层(22)交叠以形成所述约瑟夫森结;
与第二电极(4)一体成型的第二连接层(6),所述第二连接层(6)用于与所述第二超导元件电连接。
2.根据权利要求1所述的量子电路,其特征在于,还包括与所述第一连接层(5)层叠的第一辅助连接层(7),所述第一辅助连接层(7)与所述第一连接层(5)电连接。
3.根据权利要求2所述的量子电路,其特征在于,还包括与所述第二连接层(6)层叠的第二辅助连接层(8),所述第二辅助连接层(8)与所述第二连接层(6)电连接。
4.根据权利要求1所述的量子电路,其特征在于,所述势垒层(22)为所述第一电极(2)表面的氧化层。
5.根据权利要求4所述的量子电路,其特征在于,所述氧化层的厚度为2-4nm。
6.一种量子芯片,其特征在于,包括如权利要求1-5任一项所述的量子电路。
7.一种量子器件,其特征在于,包括如权利要求6所述的量子芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123109324.3U CN216698426U (zh) | 2021-12-10 | 2021-12-10 | 量子电路、量子芯片及量子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123109324.3U CN216698426U (zh) | 2021-12-10 | 2021-12-10 | 量子电路、量子芯片及量子器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216698426U true CN216698426U (zh) | 2022-06-07 |
Family
ID=81838961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123109324.3U Active CN216698426U (zh) | 2021-12-10 | 2021-12-10 | 量子电路、量子芯片及量子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216698426U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115666211A (zh) * | 2022-10-24 | 2023-01-31 | 合肥本源量子计算科技有限责任公司 | 超导量子干涉仪及其制备方法 |
CN116406222A (zh) * | 2021-12-10 | 2023-07-07 | 本源量子计算科技(合肥)股份有限公司 | 约瑟夫森结的制备方法、量子电路、量子芯片及量子器件 |
-
2021
- 2021-12-10 CN CN202123109324.3U patent/CN216698426U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116406222A (zh) * | 2021-12-10 | 2023-07-07 | 本源量子计算科技(合肥)股份有限公司 | 约瑟夫森结的制备方法、量子电路、量子芯片及量子器件 |
CN115666211A (zh) * | 2022-10-24 | 2023-01-31 | 合肥本源量子计算科技有限责任公司 | 超导量子干涉仪及其制备方法 |
CN115666211B (zh) * | 2022-10-24 | 2024-04-05 | 本源量子计算科技(合肥)股份有限公司 | 超导量子干涉仪及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN216698426U (zh) | 量子电路、量子芯片及量子器件 | |
US7943419B2 (en) | Organic triodes with novel grid structures and method of production | |
EP3488474B1 (en) | Capping layer for reducing ion mill damage | |
CN113036030B (zh) | 一种超导电路制备方法及一种超导量子芯片 | |
CN108539004B (zh) | 亚微米约瑟夫森隧道结及其制备方法 | |
CN108269913B (zh) | 霍尔器件及其制备方法与电子设备 | |
JP2023500613A (ja) | イオン・インプラント法を使用して製造されるマヨラナ・フェルミ粒子量子コンピューティング・デバイス | |
JPS62213177A (ja) | 電気デバイス製作時の短絡防止方法 | |
CN109755379B (zh) | 实现拓扑量子比特的装置和相应的制备方法 | |
JPH03296284A (ja) | 超伝導素子の製造方法 | |
CN116406222A (zh) | 约瑟夫森结的制备方法、量子电路、量子芯片及量子器件 | |
JPH05304320A (ja) | 超伝導薄膜トランジスタ及びその作製方法 | |
CN114823774A (zh) | 超导电路、量子比特装置及其制备方法 | |
JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
CN214672620U (zh) | 超导电路、量子比特装置 | |
WO2023016270A1 (zh) | 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片 | |
JPH03106080A (ja) | 超電導装置の作製方法 | |
US9865795B1 (en) | Process for fabrication of superconducting vias for electrical connection to groundplane in cryogenic detectors | |
JP3416898B2 (ja) | 半導体結合超伝導素子の製造方法 | |
CN116437790A (zh) | 一种量子器件的制备方法、量子芯片 | |
JPS6147679A (ja) | ジヨセフソン接合素子の作製方法 | |
CN116581163A (zh) | 场效应晶体管及其制备方法 | |
JPH02298086A (ja) | 超電導素子の製造方法 | |
JPS62274785A (ja) | 薄膜半導体装置の製造方法 | |
JPH03124077A (ja) | 超電導素子の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |