CN215069973U - 一种双路晶体管芯片及电子设备 - Google Patents

Abstract

本实用新型实施例公开了一种双路晶体管芯片及电子产品，包括两个漏电极侧键合在一起的晶体管裸芯，其中第一晶体管裸芯的栅电极和源电极分别通过两个基岛延伸至第二晶体管裸芯的栅电极侧。该双路晶体管芯片可实现同侧键合于电路板上，大大地减小了双路晶体管芯片在电路板上的占用面积。由于该双路晶体管芯片采用两个晶体管裸芯重叠的方式，放弃了传统并排背金的方式，因此，不再受到金属层的牵扯，减小晶圆的翘曲程度。

Description

一种双路晶体管芯片及电子设备

技术领域

本实用新型涉及半导体器件领域，特别涉及一种双路晶体管芯片及电子设备。

背景技术

目前传统共漏极双路晶体管包括两个相邻设置的晶体管裸芯，且两个晶体管裸芯的漏极同侧设置。两个晶体管裸芯的漏极侧键合有一层较厚的金属层。这是因为，硅晶圆可以利用目前先进工艺其厚度得以减小，但如果要减低导通电阻则需要加厚背金。

然而，晶体管裸芯属于硅、锗等半导体晶圆，由于金属和硅晶圆的热膨胀系数不同，键合金属层的过程中很容易产生晶圆的翘曲。另外，背金加厚会导致翘曲大、成本高、供应商少、运输易碎片，背金厚之后会导致切割难度增大，目前厚金工艺都要用激光切割，成本较高。

实用新型内容

本实用新型的目的在于提供一种双路晶体管芯片，其能够改善上述问题。

本实用新型的实施例是这样实现的：

本实用新型提供一种双路晶体管芯片，其包括：

第一晶体管裸芯、第二晶体管裸芯、第一基岛和第二基岛；

所述第一晶体管裸芯和所述第二晶体管裸芯均包括相对的正表面和背表面，所述正表面上设置有源电极和栅电极，所述背表面上设置有漏电极；

所述第一晶体管裸芯的背表面和正表面分别为第一面和第三面，所述第二晶体管的背表面和正表面分别为第二面和第四面；

所述第一面和所述第二面重合，所述第一晶体管裸芯和所述第二晶体管裸芯的漏电极导通；

所述第一晶体管裸芯的栅电极与所述第一基岛键合，所述第一晶体管裸芯的源电极与所述第二基岛键合，所述第一基岛和所述第二基岛均延伸至所述第四面所处的平面上。

采用上述技术方案的情况下，本实用新型公开了一种双路晶体管芯片，包括两个漏电极侧重合且漏电极导通在一起的晶体管裸芯，其中第一晶体管裸芯的栅电极和源电极分别通过两个弧形基岛延伸至第二晶体管裸芯的栅电极侧。如图4所示，该双路晶体管芯片结构可实现同侧键合于电路板上，大大地减小了双路晶体管芯片结构在电路板上的占用面积。由于该双路晶体管芯片结构采用两个晶体管裸芯重叠的方式，放弃如图1所示的传统并排背金的方式，因此，不再受到金属层的牵扯，减小晶圆的翘曲程度。

在本实用新型可选的实施例中，所述第一基岛和所述第二基岛朝同一方向延伸。

可以理解，第一基岛和第二基岛朝同一方向延伸，可以进一步地减小双路晶体管芯片在电路板上的占用面积。

在本实用新型可选的实施例中，所述第一基岛和所述第二基岛均为弧形基岛。

可以理解，通过弧形基岛将第一晶体管裸芯的栅电极和源电极引向第二晶体管裸芯的栅电极侧，可以实现双路晶体管芯片的同侧键合。

在本实用新型可选的实施例中，垂直于所述第三面且从所述第三面到所述第四面的方向为厚度方向；所述第一基岛朝向所述第四面的表面与所述第三面之间的最大距离为D1；所述第二基岛朝向所述第四面的表面与所述第四面之间的最大距离为D2,D1＝D2。

可以理解，D1＝D2，可以进一步保证双路晶体管芯片的安装面平整，双路晶体管芯片键合于电路板之后不会出现翘起现象。

在本实用新型可选的实施例中，所述第二基岛均延伸至所述第二晶体管裸芯远离所述第二面的表面所在平面上；其中，所述第三面到所述第四面的距离为D3，D3＝D1＝D2。

可以理解，延伸栅极、延伸源极和第四面处于一个平面上，在将双路晶体管芯片键合于电路板时，延伸栅极、延伸源极以及第二晶体管裸芯的栅电极和源电极可以同侧键合于电路板上。无需传统无打线工艺，可以避免打线工艺中弹坑风险。

在本实用新型可选的实施例中，所述第一基岛远离所述第一晶体管裸芯的栅电极的一端与所述第二晶体管裸芯的侧面之间的最小距离为D4；所述第二基岛远离所述第一晶体管裸芯的源电极的一端与所述第二晶体管裸芯的侧面之间的最小距离为D5，D4＝D5。

可以理解，两个基岛的末端到第二晶体管裸芯朝向所述延伸方向的侧面距离相等，可以使得整个器件在电路板上的占用面更加规范，便于电路板上接触垫的设计。

在本实用新型可选的实施例中，所述第一晶体管裸芯和所述第二晶体管裸芯的漏电极通过种子金属层键合在一起。

在本实用新型可选的实施例中，所述导电层为种子金属层，种子金属层包括银、镥等。

在本实用新型可选的实施例中，所述第一晶体管裸芯和所述第二晶体管裸芯的漏电极通过范德华力固定在一起。

在本实用新型可选的实施例中，第一晶体管裸芯和所述第二晶体管裸芯为半导体器件金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)。

在本实用新型可选的实施例中，所述第一晶体管裸芯和所述第二晶体管裸芯的极性相同且阈值电压相同。

在本实用新型可选的实施例中，所述第一晶体管裸芯和所述第二晶体管裸芯的型号相同。

可以理解，第一晶体管裸芯和所述第二晶体管裸芯的型号，即所述第一晶体管裸芯和所述第二晶体管裸芯的尺寸和结构相同。采用尺寸和结构相同的两个晶体管裸芯进行重叠，可以保证重叠后的结构各个侧面对齐，便于后续工艺操作。

另一方面，本实用新型还公开了一种电子设备，包括上述任一项双路晶体管芯片。

有益效果：

1、本实用新型公开的双路晶体管芯片采用两个晶体管裸芯沿厚度方向叠加的方式，放弃传统并排背金的方式，因此，不再受到金属层的牵扯，减小晶圆的翘曲程度。

2、本实用新型公开的双路晶体管芯片可实现同侧键合于电路板上，大大地减小了双路晶体管芯片在电路板上的占用面积。

3、传统并排式的双路晶体管芯片，其一个晶体管的源极电流需要通过金属层在到另一个晶体管的源极，电流路程较远。本实用新型公开的双路晶体管芯片大大地缩短了源电极电流的路程，降低了器件的导通电阻。

4、本实用新型公开的双路晶体管芯片，通过两个基岛实现电极的延伸，无需传统无打线工艺，封装简单快速，可以避免打线工艺中弹坑风险。

为使本实用新型的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是现有技术的一种双路晶体管芯片的结构剖面图；

图2是本实用新型提供的一种双路晶体管芯片的结构示意图；

图3是图2所示的双路晶体管芯片的虚线剖面图；

图4是图2所示的双路晶体管芯片键合于电路板后的虚线剖面图；

图5是本实用新型提供的另一种双路晶体管芯片的结构示意图。

附图标号：

第一晶体管裸芯10、第二晶体管裸芯20、第一基岛30、第二基岛40、种子金属层50、第一面61、第二面62、第三面63、第四面64。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示为现有技术的一种双路晶体管芯片的结构剖面图。可见现有技术中的双路晶体管芯片将两个晶体管裸芯并排设置，且其漏电极都与同一金属层键合。由于金属层的电阻率较小，因此需要加厚金属层的厚度以供足够大的电流通过。由于金属和硅晶圆的热膨胀系数不同，键合过程中金属层将对两个晶体管裸芯产生牵扯使之发生晶圆的翘曲。另外，其一个晶体管的源极电流需要通过金属层再到另一个晶体管的源极，电流路程较远，导通电阻不能得到很好优化。

如图2至图5所示，本实用新型提供一种双路晶体管芯片，其包括：第一晶体管裸芯10、第二晶体管裸芯20、第一基岛30和第二基岛40。

第一晶体管裸芯10和第二晶体管裸芯20均包括相对的正表面和背表面，正表面上设置有源电极和栅电极，背表面上设置有漏电极。

第一晶体管裸芯10的背表面和正表面分别为第一面和第三面，第二晶体管的背表面和正表面分别为第二面和第四面。

第一面和第二面重合，第一晶体管裸芯10和第二晶体管裸芯20的漏电极导通。

第一晶体管裸芯10的栅电极与第一基岛30键合，第一晶体管裸芯10的源电极与第二基岛40键合，第一基岛30和第二基岛40均延伸至第四面所处的平面上。

本实用新型公开了一种双路晶体管芯片，包括两个漏电极侧重合且漏电极导通在一起的晶体管裸芯，其中第一晶体管裸芯10的栅电极和源电极分别通过两个弧形基岛延伸至第二晶体管裸芯20的栅电极侧。如图4所示，该双路晶体管芯片结构可实现同侧键合于电路板上，大大地减小了双路晶体管芯片结构在电路板上的占用面积。由于该双路晶体管芯片结构采用两个晶体管裸芯重叠的方式，放弃如图1所示的传统并排背金的方式，因此，不再受到金属层的牵扯，减小晶圆的翘曲程度。

如图2所示，在本实用新型可选的实施例中，第一晶体管裸芯10和第二晶体管裸芯20的漏电极通过种子金属层50键合在一起。

在本实用新型可选的实施例中，导电层为种子金属层50，种子金属层50包括银、镥等。

如图5所示，在本实用新型可选的实施例中，第一晶体管裸芯10和第二晶体管裸芯20的漏电极通过范德华力固定在一起。

在本实用新型可选的实施例中，第一基岛30和第二基岛40朝同一方向延伸。

可以理解，第一基岛30和第二基岛40朝同一方向延伸，可以进一步地减小双路晶体管芯片在电路板上的占用面积。

在本实用新型可选的实施例中，第一基岛30和第二基岛40均为弧形基岛。

可以理解，通过弧形基岛将第一晶体管裸芯10的栅电极和源电极引向第二晶体管裸芯20的栅电极侧，可以实现双路晶体管芯片的同侧键合。

如图2至图4所示，在本实用新型可选的实施例中，垂直于第三面63且从第三面63到第四面64的方向为厚度方向；第一基岛30朝向第四面的表面与第三面63之间的最大距离为D1；第二基岛40朝向第四面的表面与第四面64之间的最大距离为D2,D1＝D2。

可以理解，D1＝D2，可以进一步保证双路晶体管芯片的安装面平整，双路晶体管芯片键合于电路板之后不会出现翘起现象。

如图2至图4所示，在本实用新型可选的实施例中，第二基岛40均延伸至第二晶体管裸芯20远离第二面62的表面所在平面上；其中，第三面63到第四面64的距离为D3，D3＝D1＝D2。

可以理解，延伸栅极、延伸源极和第四面64处于一个平面上，在将双路晶体管芯片键合于电路板时，延伸栅极、延伸源极以及第二晶体管裸芯20的栅电极和源电极可以同侧键合于电路板上。无需传统无打线工艺，可以避免打线工艺中弹坑风险。

如图2至图4所示，在本实用新型可选的实施例中，第一基岛30远离第一晶体管裸芯10的栅电极的一端与第二晶体管裸芯20的侧面之间的最小距离为D4；第二基岛40远离第一晶体管裸芯10的源电极的一端与第二晶体管裸芯20的侧面之间的最小距离为D5，D4＝D5。

可以理解，两个基岛的末端到第二晶体管裸芯20朝向延伸方向的侧面距离相等，可以使得整个器件在电路板上的占用面更加规范，便于电路板上接触垫的设计。

在本实用新型可选的实施例中，第一晶体管裸芯10和第二晶体管裸芯20为半导体器件金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)。

在本实用新型可选的实施例中，第一晶体管裸芯10和第二晶体管裸芯20的极性相同且阈值电压相同。

在本实用新型可选的实施例中，第一晶体管裸芯10和第二晶体管裸芯20的型号相同。

可以理解，第一晶体管裸芯10和第二晶体管裸芯20的型号，即第一晶体管裸芯10和第二晶体管裸芯20的尺寸和结构相同。采用尺寸和结构相同的两个晶体管裸芯进行重叠，可以保证重叠后的结构各个侧面对齐，便于后续工艺操作。

有益效果：

1、本实用新型公开的双路晶体管芯片采用两个晶体管裸芯沿厚度方向叠加的方式，放弃传统并排背金的方式，因此，不再受到金属层的牵扯，减小晶圆的翘曲程度。

2、本实用新型公开的双路晶体管芯片可实现同侧键合于电路板上，大大地减小了双路晶体管芯片在电路板上的占用面积。

3、传统并排式的双路晶体管芯片，其一个晶体管的源极电流需要通过金属层在到另一个晶体管的源极，电流路程较远。本实用新型公开的双路晶体管芯片大大地缩短了源电极电流的路程，降低了器件的导通电阻。

4、本实用新型公开的双路晶体管芯片，通过两个基岛实现电极的延伸，无需传统无打线工艺，封装简单快速，可以避免打线工艺中弹坑风险。

另一方面，本实用新型还公开了一种电子设备，包括上述任一项双路晶体管芯片。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种双路晶体管芯片，其特征在于，包括：

第一晶体管裸芯、第二晶体管裸芯、第一基岛和第二基岛；

所述第一晶体管裸芯和所述第二晶体管裸芯均包括相对的正表面和背表面，所述正表面上设置有源电极和栅电极，所述背表面上设置有漏电极；

所述第一晶体管裸芯的背表面和正表面分别为第一面和第三面，所述第二晶体管的背表面和正表面分别为第二面和第四面；

所述第一面和所述第二面重合，所述第一晶体管裸芯和所述第二晶体管裸芯的漏电极导通；

所述第一晶体管裸芯的栅电极与所述第一基岛键合，所述第一晶体管裸芯的源电极与所述第二基岛键合，所述第一基岛和所述第二基岛均延伸至所述第四面所处的平面上。

2.根据权利要求1所述的双路晶体管芯片，其特征在于，

所述第一基岛和所述第二基岛朝同一方向延伸。

3.根据权利要求1所述的双路晶体管芯片，其特征在于，

所述第一基岛和所述第二基岛均为弧形基岛。

4.根据权利要求1所述的双路晶体管芯片，其特征在于，

垂直于所述第三面且从所述第三面到所述第四面的方向为厚度方向；

所述第一基岛朝向所述第四面的表面与所述第三面之间的最大距离为D1；所述第二基岛朝向所述第四面的表面与所述第四面之间的最大距离为D2,D1＝D2。

5.根据权利要求4所述的双路晶体管芯片，其特征在于，所述第二基岛均延伸至所述第二晶体管裸芯远离所述第二面的表面所在平面上；其中，所述第三面到所述第四面的距离为D3，D3＝D1＝D2。

6.根据权利要求1所述的双路晶体管芯片，其特征在于，所述第一基岛远离所述第一晶体管裸芯的栅电极的一端与所述第二晶体管裸芯的侧面之间的最小距离为D4；

所述第二基岛远离所述第一晶体管裸芯的源电极的一端与所述第二晶体管裸芯的侧面之间的最小距离为D5，D4＝D5。

7.根据权利要求1～6任一项所述的双路晶体管芯片，其特征在于，所述第一晶体管裸芯和所述第二晶体管裸芯的漏电极通过种子金属层键合在一起。

8.根据权利要求1～6任一项所述的双路晶体管芯片，其特征在于，

所述第一晶体管裸芯和所述第二晶体管裸芯的漏电极通过范德华力固定在一起。

9.根据权利要求1～6任一项所述的双路晶体管芯片，其特征在于，所述第一晶体管裸芯和所述第二晶体管裸芯的型号相同。

10.一种电子设备，其特征在于，包括如权利要求1至9任一项所述的双路晶体管芯片。

Images