CN210958327U - 一种自恢复反相单元结构 - Google Patents
一种自恢复反相单元结构 Download PDFInfo
- Publication number
- CN210958327U CN210958327U CN201921993016.1U CN201921993016U CN210958327U CN 210958327 U CN210958327 U CN 210958327U CN 201921993016 U CN201921993016 U CN 201921993016U CN 210958327 U CN210958327 U CN 210958327U
- Authority
- CN
- China
- Prior art keywords
- tube
- self
- pmos
- nmos
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000008713 feedback mechanism Effects 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract 1
- 230000005855 radiation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种自恢复反相单元结构，包含第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，实现了将输入信号反相输出的功能，同时若当输出节点OUT发生单粒子翻转时，由于第一PMOS管和第三NMOS管自身的反馈特性，输出节点OUT的值将迅速被纠正，且该反馈机制只有在自恢复反相单元输出节点受到干扰时才开启，进一步降低了构建锁存模块的硬件和功耗开销。本实用新型可广泛应用在构建锁存器的结构中，用于实现抗单粒子翻转加固的功能，本实用新型适用于对锁存器的可靠性及综合开销要求较高的领域。
Description
技术领域
本实用新型涉及集成电路抗单粒子翻转加固技术领域，尤其涉及一种自恢复反相单元结构。
背景技术
随着半导体工艺的快速发展，数字集成电路越来越容易受到空间辐射影响而发生单粒子翻转的现象。锁存器是基本的具有存储结构的时序电路单元，长时间工作于空间辐射环境中，而反相器作为构成锁存器的基本单元，因此，对反相器进行必要的抗单粒子翻转的加固设计，对于提高集成电路的可靠性具有重要意义。
目前针对反相器的结构设计，存在的主要问题是：对于反相器的输出端节点,当其发生单粒子翻转时,反相器输出端节点将保持为错误的逻辑值,不能实现对单粒子翻转的自恢复，或者虽然能够实现对输出端节点发生单粒子翻转的自恢复,但是存在面积开销大、功耗大、传输延时以及反馈机制较为复杂的问题。
实用新型内容
本实用新型所要解决的技术问题是针对背景技术中所涉及到的缺陷，提供一种自恢复反相单元结构。
本实用新型为解决上述技术问题采用以下技术方案：
一种自恢复反相单元结构，其特征在于，包含第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；
所述第一PMOS管的源极连接外界电源，漏极和第二PMOS管的源极相连，栅极分别和第三PMOS管的漏极、第一NMOS管的漏极、第三NMOS管的栅极相连；
所述第二PMOS管的栅极和所述第一NMOS管的栅极相连、漏极和所述第三PMOS管的源极相连；
所述第二NMOS管的栅极和所述第三PMOS管的栅极相连，漏极和所述第一NMOS管的源极相连，源极和所述第三NMOS管的漏极相连；
所述第三NMOS管的源极接地。
本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：
利用MOS管自身的反馈机制，实现了对输出端节点的加固。一旦输出端节点发生单粒子翻转，其逻辑值将迅速被纠正，且该反馈机制只有在自恢复反相单元输出节点受到干扰时才开启，降低了构建锁存模块的硬件和功耗开销。
附图说明
图1为本实用新型的结构示意图；
图2为本实用新型的真值表。
具体实施方式
下面结合附图与具体实施方式对本实用新型作进一步详细描述。
本实用新型可以以许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本实用新型的范围。在附图中，为了清楚起见放大了组件。
如图1所示，本实用新型公开了一种自恢复反相单元结构，包含第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；
所述第一PMOS管的源极连接外界电源，漏极和第二PMOS管的源极相连，栅极分别和第三PMOS管的漏极、第一NMOS管的漏极、第三NMOS管的栅极相连；
所述第二PMOS管的栅极和所述第一NMOS管的栅极相连、漏极和所述第三PMOS管的源极相连；
所述第二NMOS管的栅极和所述第三PMOS管的栅极相连，漏极和所述第一NMOS管的源极相连，源极和所述第三NMOS管的漏极相连；
所述第三NMOS管的源极接地。
下面对本实用新型所提出的自恢复反相单元的工作原理进行说明，具体的工作原理如下：
当自恢复反相单元的第一信号输入端I1和第二信号输入端I2输入相同的逻辑值时，信号输出端OUT将具有将输入信号反相输出的功能，即当第一信号输入端I1和第二信号输入端I2同时输入逻辑0时，信号输出端OUT将输出逻辑1；当第一信号输入端I1和第二信号输入端I2同时输入逻辑1时，信号输出端OUT将输出逻辑0。
当自恢复反相单元的第一信号输入端I1和第二信号输入端I2输入不同的逻辑值时，信号输出端OUT将保持当前的值不变，即当第一信号输入端I1输入逻辑0、第二信号输入端I2输入逻辑1或者第一信号输入端I1输入逻辑1、第二信号输入端I2输入逻辑0时，信号输出端OUT将保持当前的值不变。
当自恢复反相单元的输出节点OUT发生单粒子翻转时，由于第一PMOS管和第三NMOS管自身的反馈特性，输出节点OUT的值将迅速被纠正，且该反馈机制只有在自恢复反相单元输出节点OUT受到干扰时才开启。
本实用新型的真值表如图2所示。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语（包括技术术语和科学术语）具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (1)
1.一种自恢复反相单元结构，其特征在于，包含第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管和第三NMOS管；
所述第一PMOS管的源极连接外界电源，漏极和第二PMOS管的源极相连，栅极分别和第三PMOS管的漏极、第一NMOS管的漏极、第三NMOS管的栅极相连；
所述第二PMOS管的栅极和所述第一NMOS管的栅极相连、漏极和所述第三PMOS管的源极相连；
所述第二NMOS管的栅极和所述第三PMOS管的栅极相连，漏极和所述第一NMOS管的源极相连，源极和所述第三NMOS管的漏极相连；
所述第三NMOS管的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921993016.1U CN210958327U (zh) | 2019-11-18 | 2019-11-18 | 一种自恢复反相单元结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921993016.1U CN210958327U (zh) | 2019-11-18 | 2019-11-18 | 一种自恢复反相单元结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210958327U true CN210958327U (zh) | 2020-07-07 |
Family
ID=71374696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921993016.1U Active CN210958327U (zh) | 2019-11-18 | 2019-11-18 | 一种自恢复反相单元结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210958327U (zh) |
-
2019
- 2019-11-18 CN CN201921993016.1U patent/CN210958327U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3629476A1 (en) | Flip-flop for reducing dynamic power | |
| CN104796132A (zh) | 一种触发器电路 | |
| CN102957405A (zh) | 一种动态锁存比较器 | |
| US20100308881A1 (en) | Semiconductor device | |
| CN103326711B (zh) | 基于三模冗余和dice的抗辐射加固锁存器 | |
| CN106936410B (zh) | 一种高速低功耗的加固锁存器 | |
| CN102082568B (zh) | 一种抗单粒子瞬态电路 | |
| US10877543B2 (en) | Level shifter, integrated circuit, and method | |
| CN103077746B (zh) | 一种辐射加固设计的寄存器电路 | |
| CN101431320B (zh) | 一种高稳定性d触发器结构 | |
| CN104796113A (zh) | 降低亚稳态发生式d触发器设备 | |
| CN210958327U (zh) | 一种自恢复反相单元结构 | |
| CN210958326U (zh) | 一种高可靠性可自恢复的锁存器结构 | |
| CN103903645A (zh) | 一种辐射加固设计的静态随机存储单元 | |
| CN210899131U (zh) | 一种抗辐射增强反相单元及抗单粒子翻转可自恢复锁存器 | |
| CN113472323B (zh) | 一种强锁存结构的d触发器电路 | |
| CN110768656A (zh) | 一种自恢复反相单元结构 | |
| CN110798201A (zh) | 一种高速耐压电平转换电路 | |
| CN103888099B (zh) | 一种抗单粒子瞬态冗余滤波器电路 | |
| CN103093824A (zh) | 一种抗单粒子翻转的寄存器电路 | |
| CN210958333U (zh) | 一种脉冲锁存单元结构 | |
| CN110752841B (zh) | 一种高可靠性可自恢复的锁存器结构 | |
| CN112234954B (zh) | 一种节点反馈的单粒子翻转加固触发器电路结构 | |
| CN110995208A (zh) | 一种抗辐照加固的施密特触发器 | |
| CN220273655U (zh) | 一种基于双模冗余的抗seu锁存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |