CN210958333U - 一种脉冲锁存单元结构 - Google Patents
一种脉冲锁存单元结构 Download PDFInfo
- Publication number
- CN210958333U CN210958333U CN201921988057.1U CN201921988057U CN210958333U CN 210958333 U CN210958333 U CN 210958333U CN 201921988057 U CN201921988057 U CN 201921988057U CN 210958333 U CN210958333 U CN 210958333U
- Authority
- CN
- China
- Prior art keywords
- tube
- input end
- pmos
- nmos
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000005855 radiation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元DUC组成，实现了对输入信号的锁存功能。本实用新型可广泛应用在构建锁存器的结构中，适用于对锁存器的可靠性及综合开销要求较高的领域。
Description
技术领域
本实用新型涉及集成电路抗单粒子翻转加固技术领域，尤其涉及一种脉冲锁存单元结构。
背景技术
随着半导体工艺的快速发展，数字集成电路越来越容易受到空间辐射影响而发生单粒子翻转的现象。锁存器是具有存储结构的时序电路单元，长时间工作于空间辐射环境中，而锁存单元作为构成锁存器的基本结构，因此，对锁存单元进行必要的抗单粒子翻转的加固设计，对于提高集成电路的可靠性具有重要意义。
目前针对锁存单元的结构设计，存在的主要问题是：锁存单元的可移植性不强、面积开销大以及功耗大的问题。
实用新型内容
本实用新型所要解决的技术问题是针对背景技术中所涉及到的缺陷，提供一个新型脉冲锁存单元。
本实用新型为解决上述技术问题采用以下技术方案：
一种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元；
所述门控单元包含第一输入端、第二输入端和反相输出端，其中，第二输入端用于输入外界反相时钟信号，反相输入端用于将第一信号输入端输入的信号反相输出；
所述第一NMOS管的源极分别和所述第二PMOS管的源极、门控单元的第一输入端、第一NMOS管的栅极、第二PMOS管的栅极相连，第一NMOS管的漏极和所述第一PMOS管的漏极相连；
所述第一PMOS管的源极连接外部电源，栅极分别和所述第二NMOS管的栅极、门控单元的反相输出端相连；
所述第二PMOS管的漏极和所述第二NMOS管的源极相连；
所述第二NMOS管的源极接地。
本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：
本实用新型具有可移植性强，面积开销少的特点，同时采用钟控技术，有效地降低了功耗开销。
附图说明
图1为本实用新型的结构示意图。
具体实施方式
下面结合附图与具体实施方式对本实用新型作进一步详细描述。
本实用新型可以以许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本实用新型的范围。在附图中，为了清楚起见放大了组件。
如图1所示，本实用新型公开了一种脉冲锁存单元结构，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元；
所述门控单元包含第一输入端、第二输入端和反相输出端，其中，第二输入端用于输入外界反相时钟信号，反相输入端用于将第一信号输入端输入的信号反相输出；
所述第一NMOS管的源极分别和所述第二PMOS管的源极、门控单元的第一输入端、第一NMOS管的栅极、第二PMOS管的栅极相连，第一NMOS管的漏极和所述第一PMOS管的漏极相连；
所述第一PMOS管的源极连接外部电源，栅极分别和所述第二NMOS管的栅极、门控单元的反相输出端相连；
所述第二PMOS管的漏极和所述第二NMOS管的源极相连；
所述第二NMOS管的源极接地。
下面对本实用新型所提出的脉冲锁存单元的工作原理进行说明，具体的工作原理如下：
信号输入端I的信号先直接传输到信号输出端OUT，此时，信号输出端OUT的信号将分别产生两种反馈：第一种为直接反馈至第一NMOS管和第二PMOS管的栅极，第二种为通过门控单元DUC后再反馈至第一PMOS管和第二NMOS管的栅极，进一步的，经MOS管的传输后，信号输出端OUT将保持原先的值不变，从而实现了暂存信号的功能。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (1)
1.一种脉冲锁存单元结构，其特征在于，包含第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管和门控单元；
所述门控单元包含第一输入端、第二输入端和反相输出端，其中，第二输入端用于输入外界反相时钟信号，反相输入端用于将第一信号输入端输入的信号反相输出；
所述第一NMOS管的源极分别和所述第二PMOS管的源极、门控单元的第一输入端、第一NMOS管的栅极、第二PMOS管的栅极相连，第一NMOS管的漏极和所述第一PMOS管的漏极相连；
所述第一PMOS管的源极连接外部电源，栅极分别和所述第二NMOS管的栅极、门控单元的反相输出端相连；
所述第二PMOS管的漏极和所述第二NMOS管的源极相连；
所述第二NMOS管的源极接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921988057.1U CN210958333U (zh) | 2019-11-18 | 2019-11-18 | 一种脉冲锁存单元结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921988057.1U CN210958333U (zh) | 2019-11-18 | 2019-11-18 | 一种脉冲锁存单元结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210958333U true CN210958333U (zh) | 2020-07-07 |
Family
ID=71374729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921988057.1U Active CN210958333U (zh) | 2019-11-18 | 2019-11-18 | 一种脉冲锁存单元结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210958333U (zh) |
-
2019
- 2019-11-18 CN CN201921988057.1U patent/CN210958333U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102957405A (zh) | 一种动态锁存比较器 | |
| CN105445645A (zh) | 一种用于监测集成电路nbti老化效应的数字型监测电路 | |
| US10056882B2 (en) | Ultra-low power static state flip flop | |
| CN109361387B (zh) | 一种低成本三模冗余锁存器 | |
| CN104796113A (zh) | 降低亚稳态发生式d触发器设备 | |
| WO2020057138A1 (zh) | 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备 | |
| CN210958333U (zh) | 一种脉冲锁存单元结构 | |
| CN107528568B (zh) | 具有数据保持反馈回路的tspc触发器 | |
| Saini et al. | Low power dual edge triggered flip-flop | |
| CN210958326U (zh) | 一种高可靠性可自恢复的锁存器结构 | |
| CN104410404A (zh) | 一种绝热逻辑电路及一位全加器 | |
| CN104993816A (zh) | 倍压电路 | |
| CN107592099B (zh) | D触发器 | |
| Guan et al. | Performance analysis of low power null convention logic units with power cutoff | |
| CN104734691A (zh) | 一种单轨输入双轨输出绝热逻辑电路及一位全加器 | |
| CN104270145A (zh) | 一种多pdn型电流模rm逻辑电路 | |
| CN110739962A (zh) | 一种脉冲锁存单元结构 | |
| CN103886895A (zh) | 一种静态随机存取存储器时序控制电路 | |
| CN210958327U (zh) | 一种自恢复反相单元结构 | |
| CN1953325A (zh) | 条件放电且脉冲驱动的cmos电平转换半动态触发器 | |
| CN100471061C (zh) | 条件放电且差分输入输出的cmos电平转换触发器 | |
| Shukla et al. | Design of Low Power N-Bridge Master and P-Bridge Slave Topologically Arranged Flip-Flop | |
| CN113839664B (zh) | 一种有效抑制开关漏电的低功耗触发器 | |
| CN110768656A (zh) | 一种自恢复反相单元结构 | |
| CN106656163B (zh) | 一种反馈型d锁存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |