CN210467799U - 一种半导体封装结构 - Google Patents
一种半导体封装结构 Download PDFInfo
- Publication number
- CN210467799U CN210467799U CN201921240389.1U CN201921240389U CN210467799U CN 210467799 U CN210467799 U CN 210467799U CN 201921240389 U CN201921240389 U CN 201921240389U CN 210467799 U CN210467799 U CN 210467799U
- Authority
- CN
- China
- Prior art keywords
- wafer
- substrate
- groove
- pin
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种半导体封装结构，包括基板、引脚和封装层，所述基板上预留有安装槽，且安装槽的内侧设置有晶片，所述晶片位于基板的上方，且晶片通过安装槽与基板相互连接，所述基板上开设有限位槽，且基板的外侧设置有连接槽，所述引脚的上表面设置有焊盘，且焊盘上设置有导线，并且引脚通过焊盘和导线与晶片相互连接，所述封装层位于基板和晶片的外侧，且封装层通过连接触脚和限位槽与基板相互连接，并且连接触脚位于限位槽的内侧。该半导体封装结构，提高了封装的稳定性，方便对半导体内部的晶片元件进行稳定防护，同时在一定程度上降低了半导体元件的封装厚度，节省了安装空间，进一步缩小了电子产品的体积。
Description
技术领域
本实用新型涉及半导体技术领域，具体为一种半导体封装结构。
背景技术
半导体封装通常是指对独立的晶片用塑料外壳加以封装保护，方便为半导体元件提供较好的工作环境，避免外部因素影响半导体元件进行正常稳定工作。
现有的半导体元件在完成封装之后通常使得半导体元件体积较大，同时封装稳定性不足，导致封装外壳容易出现松动的情况，不利于半导体元件进行正常安装使用。针对上述问题，在原有的半导体封装的基础上进行创新设计。
实用新型内容
本实用新型的目的在于提供一种半导体封装结构，以解决上述背景技术中提出的现有的半导体元件在完成封装之后通常使得半导体元件体积较大，同时封装稳定性不足，导致封装外壳容易出现松动的情况，不利于半导体元件进行正常安装使用的问题。
为实现上述目的，本实用新型提供如下技术方案：一种半导体封装结构，包括基板、引脚和封装层，所述基板上预留有安装槽，且安装槽的内侧设置有晶片，所述晶片位于基板的上方，且晶片通过安装槽与基板相互连接，所述基板上开设有限位槽，且基板的外侧设置有连接槽，所述引脚位于连接槽的内侧，且引脚通过连接槽与基板相互连接，所述引脚的上表面设置有焊盘，且焊盘上设置有导线，并且引脚通过焊盘和导线与晶片相互连接，所述封装层位于基板和晶片的外侧，且封装层通过连接触脚和限位槽与基板相互连接，并且连接触脚位于限位槽的内侧。
优选的，所述晶片通过安装槽与基板之间为卡合连接，且晶片与安装槽之间涂抹有胶水。
优选的，所述限位槽侧视为“T”字型结构，且限位槽与连接触脚之间为卡合连接，并且限位槽与连接槽在基板上交错分布。
优选的，所述引脚侧视为“Z”字型结构，且引脚通过连接槽与基板卡合连接。
优选的，所述导线在晶片上对称分布，且晶片通过导线与引脚焊接连接，并且导线位于封装层的内部。
优选的，所述封装层为树脂材质，且封装层嵌套在基板和晶片的外侧。
与现有技术相比，本实用新型的有益效果是：该半导体封装结构，
1、提高了封装的稳定性，方便对半导体内部的晶片元件进行稳定防护，同时在一定程度上降低了半导体元件的封装厚度，节省了安装空间，进一步缩小了电子产品的体积；
2、晶片通过安装槽安装在基板上，缩小了晶片与基板之间的厚度，从而缩小了半导体元件的封装厚度，方便进行封装使用，而封装层通过连接触脚和限位槽与基板进行连接，提高了封装层封装的稳定性。
附图说明
图1为本实用新型整体正剖结构示意图；
图2为本实用新型俯剖结构示意图；
图3为本实用新型侧视结构示意图。
图中：1、基板；2、安装槽；3、晶片；4、限位槽；5、连接槽；6、引脚；7、导线；8、焊盘；9、封装层；10、连接触脚。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-3，本实用新型提供一种技术方案：一种半导体封装结构，包括基板1、引脚6和封装层9，基板1上预留有安装槽2，且安装槽2的内侧设置有晶片3，晶片3通过安装槽2与基板1之间为卡合连接，且晶片3与安装槽2之间涂抹有胶水，方便晶片3与基板1之间进行安装连接，晶片3位于基板1的上方，且晶片3通过安装槽2与基板1相互连接，基板1上开设有限位槽4，且基板1的外侧设置有连接槽5，限位槽4侧视为“T”字型结构，且限位槽4与连接触脚10之间为卡合连接，并且限位槽4与连接槽5在基板1上交错分布，提高了连接触脚10安装的稳定性，同时防止限位槽4内的连接触脚10影响导线7的分布；
引脚6位于连接槽5的内侧，且引脚6通过连接槽5与基板1相互连接，引脚6侧视为“Z”字型结构，且引脚6通过连接槽5与基板1卡合连接，方便引脚6在主板上进行贴合焊接，引脚6的上表面设置有焊盘8，且焊盘8上设置有导线7，并且引脚6通过焊盘8和导线7与晶片3相互连接，导线7在晶片3上对称分布，且晶片3通过导线7与引脚6焊接连接，并且导线7位于封装层9的内部，方便对导线7进行防护，同时有利于晶片3与引脚6进行连通；
封装层9位于基板1和晶片3的外侧，且封装层9通过连接触脚10和限位槽4与基板1相互连接，并且连接触脚10位于限位槽4的内侧，封装层9为树脂材质，且封装层9嵌套在基板1和晶片3的外侧，提高了封装防护的稳定性，避免发生安装松动的情况。
工作原理：根据图1-3所示，将该半导体元件通过引脚6便可以在主板上进行焊接安装，信号数据通过引脚6和导线7传输到基板1上方的晶片3进行处理，在对该半导体元件进行封装时，首先将晶片3通过胶水粘附在基板1上的安装槽2内，接着将晶片3通过导线7和焊盘8与引脚6进行焊接连接，引脚6则安装在基板1上的连接槽5内，然后将树脂材质的封装层9灌装固定在基板1和晶片3的外侧，在封装层9进行灌装的过程中，树脂材质的封装层9会灌注到限位槽4内形成连接触脚10与基板1进行连接，固化的封装层9会对基板1和晶片3进行安全防护，同时固化的封装层9会对引脚6进行固定，避免引脚6发生脱落的情况，这样一种半导体封装结构方便人们的使用。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种半导体封装结构，包括基板(1)、引脚(6)和封装层(9)，其特征在于：所述基板(1)上预留有安装槽(2)，且安装槽(2)的内侧设置有晶片(3)，所述晶片(3)位于基板(1)的上方，且晶片(3)通过安装槽(2)与基板(1)相互连接，所述基板(1)上开设有限位槽(4)，且基板(1)的外侧设置有连接槽(5)，所述引脚(6)位于连接槽(5)的内侧，且引脚(6)通过连接槽(5)与基板(1)相互连接，所述引脚(6)的上表面设置有焊盘(8)，且焊盘(8)上设置有导线(7)，并且引脚(6)通过焊盘(8)和导线(7)与晶片(3)相互连接，所述封装层(9)位于基板(1)和晶片(3)的外侧，且封装层(9)通过连接触脚(10)和限位槽(4)与基板(1)相互连接，并且连接触脚(10)位于限位槽(4)的内侧。
2.根据权利要求1所述的一种半导体封装结构，其特征在于：所述晶片(3)通过安装槽(2)与基板(1)之间为卡合连接，且晶片(3)与安装槽(2)之间涂抹有胶水。
3.根据权利要求1所述的一种半导体封装结构，其特征在于：所述限位槽(4)侧视为“T”字型结构，且限位槽(4)与连接触脚(10)之间为卡合连接，并且限位槽(4)与连接槽(5)在基板(1)上交错分布。
4.根据权利要求1所述的一种半导体封装结构，其特征在于：所述引脚(6)侧视为“Z”字型结构，且引脚(6)通过连接槽(5)与基板(1)卡合连接。
5.根据权利要求1所述的一种半导体封装结构，其特征在于：所述导线(7)在晶片(3)上对称分布，且晶片(3)通过导线(7)与引脚(6)焊接连接，并且导线(7)位于封装层(9)的内部。
6.根据权利要求1所述的一种半导体封装结构，其特征在于：所述封装层(9)为树脂材质，且封装层(9)嵌套在基板(1)和晶片(3)的外侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921240389.1U CN210467799U (zh) | 2019-07-31 | 2019-07-31 | 一种半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921240389.1U CN210467799U (zh) | 2019-07-31 | 2019-07-31 | 一种半导体封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210467799U true CN210467799U (zh) | 2020-05-05 |
Family
ID=70449260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921240389.1U Expired - Fee Related CN210467799U (zh) | 2019-07-31 | 2019-07-31 | 一种半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210467799U (zh) |
-
2019
- 2019-07-31 CN CN201921240389.1U patent/CN210467799U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7915716B2 (en) | Integrated circuit package system with leadframe array | |
| JPH11354714A (ja) | マルチチップパッケ―ジ | |
| US8134242B2 (en) | Integrated circuit package system with concave terminal | |
| CN210467799U (zh) | 一种半导体封装结构 | |
| CN111987002A (zh) | 一种封装体成型方法 | |
| CN111564419A (zh) | 芯片叠层封装结构、其制作方法和电子设备 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| CN101556940B (zh) | 具有散热片的半导体封装结构 | |
| CN211529931U (zh) | 一种堆叠式封装结构 | |
| CN208970506U (zh) | 防短路的qfn封装结构 | |
| CN107731694B (zh) | 一种生物识别模组的组装方法、生物识别模组及移动终端 | |
| CN206532770U (zh) | 芯片封装的新型sop结构 | |
| CN111710769A (zh) | 一种led晶元封装结构及其制作工艺 | |
| TWI345823B (en) | Semiconductor package with wire-bonding connections | |
| CN216250716U (zh) | 一种引线框架结构 | |
| CN218160365U (zh) | 封装结构 | |
| US20230411317A1 (en) | Chip package | |
| CN214099628U (zh) | 一种引线框架结构、芯片器件结构及封装体 | |
| CN218939664U (zh) | 引线框和封装结构 | |
| CN219811490U (zh) | 多芯片qfn封装器件 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| TW472375B (en) | Leadframe for exposed-pad type chip package structure | |
| CN216624270U (zh) | 半导体封装件以及电子器件 | |
| CN215731686U (zh) | 一种新型sod-323t封装结构 | |
| CN210110742U (zh) | 一种保护焊线的载片台 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200505 Termination date: 20210731 |