CN219811490U - 多芯片qfn封装器件 - Google Patents
多芯片qfn封装器件 Download PDFInfo
- Publication number
- CN219811490U CN219811490U CN202321044808.0U CN202321044808U CN219811490U CN 219811490 U CN219811490 U CN 219811490U CN 202321044808 U CN202321044808 U CN 202321044808U CN 219811490 U CN219811490 U CN 219811490U
- Authority
- CN
- China
- Prior art keywords
- flip chip
- chip
- substrate
- heat sink
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000017525 heat dissipation Effects 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 19
- 239000003292 glue Substances 0.000 claims abstract description 13
- 239000012790 adhesive layer Substances 0.000 claims abstract description 9
- 239000000853 adhesive Substances 0.000 claims description 20
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000004033 plastic Substances 0.000 claims description 15
- 238000007789 sealing Methods 0.000 claims description 7
- 230000002457 bidirectional effect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型涉及一种多芯片QFN封装器件。多芯片QFN封装器件通过设置倒装芯片组沿垂直方向堆叠于基板的正面,通过堆叠结构实现了上下两层芯片与基板电连接,在不改变封装结构的面积下,提高了芯片密度,利于产品的小型化;通过主散热通道为基板背面的裸露焊盘和副散热通道为导热胶层、热沉连接至散热盖,双向散热通道对多芯片QFN封装器件进行散热,可以有效降低多芯片QFN封装器件热量;并且在转接板和基板上设置凸起,防止胶水溢出影响后续工序。
Description
技术领域
本实用新型涉及半导体封装技术领域,特别是一种多芯片QFN封装器件。
背景技术
QFN封装结构为方形扁平无引脚封装,呈正方形或矩形,封装底部中央位置有一个大面积裸露焊盘用来导热,导热性能良好。随着信息处理及传输速度要求的不断提高,QFN封装结构内部系统集成的芯片密度急剧增加,为了使得在芯片面积不增加的情况下,提高芯片密度,则会使得上层芯片散热效率降低,仅仅依靠封装底部来散热已经不能满足需求。
发明内容
本实用新型的目的在于提供一种多芯片QFN封装器件,以解决高密度封装结构中的散热问题。
一种多芯片QFN封装器件,包括基板、塑封层及塑封层内部的倒装芯片组,其中:倒装芯片组沿垂直方向堆叠于基板的正面,包括第一倒装芯片、第二倒装芯片、第二热沉、转接板;第一倒装芯片的正面电连接于基板正面;第二倒装芯片叠置在第一倒装芯片及转接板之上,正面通过转接板电连接于基板正面;第二热沉设置在第二倒装芯片的背面;塑封层,包覆所述第二热沉,且第二热沉的顶部裸露在所述塑封层外。
进一步的,所述多芯片QFN封装器件还包括设置于塑封层顶部的散热盖,第二热沉的顶部与所述散热盖连接。
进一步的,第二倒装芯片正面与第一倒装芯片背面非电性连接。
进一步的,所述第二倒装芯片背面通过导热胶层与第二热沉连接。
进一步的,在第一倒装芯片背面设有第一热沉,第一倒装芯片通过第一热沉与第二倒装芯片非电连接。
进一步的,所述转接板上还包括转接板防溢胶凸起;所述基板正面还包括基板防溢胶凸起。
进一步的,转接板防溢胶凸起位于转接板焊接第二倒装芯片金属凸点区域的边缘处;基板防溢胶凸起位于基板焊接第一倒装芯片金属凸点区域的边缘处。
进一步的,转接板防溢胶凸起位于近第一倒装芯片一侧的金属凸点区域的边缘;基板防溢胶凸起位于基板近第一倒装芯片一侧的金属凸点区域的边缘。
本实用新型与现有技术相比,其显著优点是:
1、本实用新型通过设置倒装芯片组沿垂直方向堆叠于基板的正面,通过堆叠结构实现了上下两层芯片与基板电连接,在不改变封装结构的面积下,提高了芯片密度,利于产品的小型化;
2、通过双向散热通道对多芯片QFN封装器件进行散热:主散热通道为基板背面的裸露焊盘;副散热通道为导热胶层、热沉连接至散热盖,通过双向散热通道可以有效降低多芯片QFN封装器件热量;
3、在转接板上设置转接板防溢胶凸起,在基板上设置基板防溢胶凸起,防止胶水溢出影响后续工序。
附图说明
图1是本实用新型的多芯片QFN封装器件实施例示意图。
图中:1为散热盖;2为塑封层;3为转接板防溢胶凸起;31为基板防溢胶凸起;4为第一倒装芯片;5为第二倒装芯片;6为基板;7为转接板;8为第二热沉;9为第一热沉;10为导热胶层;11为金属凸点。
具体实施方式
以下结合附图,详细说明本实用新型的实施方式。
为了使本技术领域的人员更好地理解本说明书中的技术方案,下面将结合本说明书实施例中的附图,对本说明书实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本说明书一部分实施例,而不是全部的实施例。基于本说明书中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都应当属本说明书保护的范围。
需要说明的是,当元件被称为设置于另一个元件,它可以直接在另一个元件上或者也可以存在居中的另一个元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中另一个元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
除非另有定义,本文所使用的所有的技术和科学术语与属于本说明书的技术领域的技术人员通常理解的含义相同。本文中在本说明书的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本说明书。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本实用新型所保护的是多芯片QFN封装器件内部结构,底部焊盘不在本实用新型保护范围内。
如图1所示,多芯片QFN封装器件包括基板6、塑封层2、散热盖1及内部的倒装芯片组。散热盖1位于塑封层上端。塑封层2,包覆所述倒装芯片组。倒装芯片组沿垂直方向堆叠于基板的正面,基板正面设有连接电路实现与倒装芯片组电连接。
倒装芯片组由下至上包括:第一倒装芯片4、第二倒装芯片5,导热胶层10,第二热沉8,转接板7。第一倒装芯片4正面电连接于基板正面。第二倒装芯片5的正面部分以非电性连接的方式堆叠在第一倒装芯片4背面,其余部分以电性连接的方式通过转接板与基板6连接,从而使上下两层倒装芯片直接或间接通过转接板与基板正面电连接。如图1所示,第一倒装芯片4背面位于第二倒装芯片5正面中心的下方,第二倒装芯片5是叠装置于第一倒装芯片4背面,第一倒装芯片4通过转接板7与基板6电连接。
作为示例,第二倒装芯片5与转接板7之间、第一层倒装芯片4与基板6、转接板7与基板6之间均通过金属凸点11实现电连接。第二倒装芯片5正面通过芯片粘合剂叠置在第一倒装芯片4背面,芯片粘合剂的材料可以选择现有常规的芯片粘合材料,例如可以为聚酰亚胺或添加银颗粒或二氧化硅颗粒的环氧树脂。
为了提升散热效率,在第二倒装芯片5背面涂覆导热胶层10,在导热胶层10上方设有第二热沉8。第二热沉8贯穿塑封层2与散热盖1连接,将倒装芯片工作时产生的热量从封装器件的顶部散发。第二热沉8的不仅能够增加散热,还能提高器件内部的刚性,支撑封装结构内部,提高多芯片QFN封装器件整体的刚度,抑制其形变。通过导热胶层10将热沉17与第二倒装芯片5粘连,可以进一步提高两者连接的牢固性并且填充两者之间的空隙,提高导热效率。
进一步的,在第二倒装芯片5的正面与第一倒装芯片4背面之间还可以增加第一热沉9,这样可以帮助第一倒装芯片4的散热,同时便于调整,使得与转接板7的高度一致。同样的,可以使用导热胶将第一热沉9与第一倒装芯片4粘连。
各金属凸点之间底部填充胶水,胶水固化后可以增强金属凸点的抗应力能力,胶水可以选择如环氧树脂等。由于多芯片QFN封装器件内部布局紧凑,当胶水量控制不当时,胶水会流动到凸点焊接位置,如第二倒装芯片5与转接板7的连接完成后,使用胶水会影响第一倒装芯片。转接板与基板连接后,使用胶水会影响第一倒装芯片。为避免后续工序,故此在转接板7上设置转接板防溢胶凸起3;在基板6正面设置基板防溢胶凸起31。
转接板防溢胶凸起3设置于转接板7焊接金属凸点区域的边缘处,特别是在靠近第一倒装芯片4一侧的金属凸点区域外侧。
基板防溢胶凸起31设置于基板6焊接金属凸点区域的边缘处,特别是在靠近第一倒装芯片4一侧的金属凸点区域外侧。
转接板防溢胶凸起3和基板防溢胶凸起31高度为金属凸点直径一半。可以与转接板,基板一体成型或者粘贴。使用材料为不导电材料,如环氧树脂等。
本实用新型提供的多芯片QFN封装器件,通过双向散热通道进行:1.主散热通道为基板背面的裸露焊盘;2.副散热通道为导热胶层、热沉连接至散热盖。通过双向散热通道可以有效降低多芯片QFN封装器件热量。
Claims (1)
1.一种多芯片QFN封装器件,包括基板(6)、塑封层(2)及塑封层内部的倒装芯片组,其特征在于:
倒装芯片组沿垂直方向堆叠于基板的正面,包括第一倒装芯片(4)、第二倒装芯片(5)、第二热沉(8)、转接板(7);第一倒装芯片(4)的正面电连接于基板(6)正面;第二倒装芯片(5)叠置在第一倒装芯片(4)及转接板(7)之上,正面通过转接板(7)电连接于基板正面;第二热沉(8)设置在第二倒装芯片(5)的背面;
塑封层(2)包覆所述第二热沉(8),且第二热沉(8)的顶部裸露在所述塑封层(2)外;
所述多芯片QFN封装器件还包括设置于塑封层(2)顶部的散热盖(1),第二热沉(8)的顶部与所述散热盖(1)连接;
第二倒装芯片(5)正面与第一倒装芯片(4)背面非电性连接;
所述第二倒装芯片(5)背面通过导热胶层(10)与第二热沉(8)连接;
在第一倒装芯片(4)背面设有第一热沉(9),第一倒装芯片(4)通过第一热沉(9)与第二倒装芯片(5)非电连接;
所述转接板(7)上还包括转接板防溢胶凸起(3);所述基板(6)正面还包括基板防溢胶凸起(31);
转接板防溢胶凸起(3)位于转接板(7)焊接第二倒装芯片(5)金属凸点区域的边缘处;基板防溢胶凸起(31)位于基板(6)焊接第一倒装芯片(4)金属凸点区域的边缘处;
转接板防溢胶凸起(3)位于近第一倒装芯片(4)一侧的金属凸点区域的边缘;基板防溢胶凸起(31)位于基板(6)近第一倒装芯片(4)一侧的金属凸点区域的边缘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321044808.0U CN219811490U (zh) | 2023-05-05 | 2023-05-05 | 多芯片qfn封装器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321044808.0U CN219811490U (zh) | 2023-05-05 | 2023-05-05 | 多芯片qfn封装器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219811490U true CN219811490U (zh) | 2023-10-10 |
Family
ID=88215043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321044808.0U Active CN219811490U (zh) | 2023-05-05 | 2023-05-05 | 多芯片qfn封装器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219811490U (zh) |
-
2023
- 2023-05-05 CN CN202321044808.0U patent/CN219811490U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8097935B2 (en) | Quad flat package | |
US6919627B2 (en) | Multichip module | |
US7608921B2 (en) | Multi-layer semiconductor package | |
US7205651B2 (en) | Thermally enhanced stacked die package and fabrication method | |
US7495321B2 (en) | Leaded stacked packages having elevated die paddle | |
US20080026506A1 (en) | Semiconductor multi-chip package and fabrication method | |
US8125063B2 (en) | COL package having small chip hidden between leads | |
US7622800B2 (en) | Stacked semiconductor packages and method therefor | |
US9159691B2 (en) | Window ball grid array (BGA) semiconductor packages | |
US7564123B1 (en) | Semiconductor package with fastened leads | |
CN106898591A (zh) | 一种散热的多芯片框架封装结构及其制备方法 | |
US6163076A (en) | Stacked structure of semiconductor package | |
CN112701107A (zh) | 一种堆叠封装结构及其封装工艺及电子产品 | |
CN219811490U (zh) | 多芯片qfn封装器件 | |
CN112185903A (zh) | 电子封装件及其制法 | |
CN211789008U (zh) | 功率模块结构和功率模块封装体 | |
CN112908984A (zh) | 一种带有散热片的ssd堆叠封装结构及其制作方法 | |
KR101096440B1 (ko) | 듀얼 다이 패키지 | |
TWI604593B (zh) | 半導體封裝件及其製法 | |
US20050194698A1 (en) | Integrated circuit package with keep-out zone overlapping undercut zone | |
KR20080067891A (ko) | 멀티 칩 패키지 | |
CN209747499U (zh) | 一种改善芯片间模流的小尺寸封装结构 | |
CN209199908U (zh) | 一种倒装芯片封装结构 | |
US20070290301A1 (en) | Multi-chip stacked package with reduced thickness | |
KR20060131191A (ko) | 칩 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |