CN215731686U - 一种新型sod-323t封装结构 - Google Patents
一种新型sod-323t封装结构 Download PDFInfo
- Publication number
- CN215731686U CN215731686U CN202121469560.3U CN202121469560U CN215731686U CN 215731686 U CN215731686 U CN 215731686U CN 202121469560 U CN202121469560 U CN 202121469560U CN 215731686 U CN215731686 U CN 215731686U
- Authority
- CN
- China
- Prior art keywords
- base island
- island
- chip
- plastic package
- shell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种新型SOD‑323T封装结构,它包括塑封外壳、焊线基岛和装片基岛,所述焊线基岛设置在塑封外壳底部的一端,所述装片基岛设置在塑封外壳底部的另一端;所述焊线基岛的一端的端部为半蚀刻部分,所述半蚀刻部分位于塑封外壳内部;所述装片基岛的一端的端部设置有半蚀刻外框,所述半蚀刻外框位于塑封外壳内部。本实用新型提供一种新型SOD‑323T封装结构,提供了封装产品的功率,提升散热性能和稳定性。
Description
技术领域
本实用新型涉及一种新型SOD-323T封装结构。
背景技术
目前,现有的SOD-323封装薄型贴片封装半导体器件,原封装受工艺结构的限制,装片基岛尺寸有限,易受机械力拉扯、潮气等影响,且功率也只能做到200mW左右,功率大小已无法满足现在的电路使用需要。原始的封装两个外引脚也较小,不利于散热,对于上板的组装精度也要求较高。
发明内容
本实用新型所要解决的技术问题是,克服现有技术的不足,提供一种新型SOD-323T封装结构,提供了封装产品的功率,提升散热性能和稳定性。
为了解决上述技术问题,本实用新型的技术方案是:
一种新型SOD-323T封装结构,它包括塑封外壳、焊线基岛和装片基岛,所述焊线基岛设置在塑封外壳底部的一端,所述装片基岛设置在塑封外壳底部的另一端;
所述焊线基岛的一端的端部为半蚀刻部分,所述半蚀刻部分位于塑封外壳内部;
所述装片基岛的一端的端部设置有半蚀刻外框,所述半蚀刻外框位于塑封外壳内部。
进一步,所述焊线基岛的半蚀刻部分的两侧设置有锁料结构。
进一步,所述锁料结构为弧形凹槽。
进一步,所述焊线基岛和装片基岛的顶部均位于塑封外壳内部,所述焊线基岛和装片基岛的底部均裸露在塑封外壳的底部表面。
进一步,所述塑封外壳内设置有芯片,所述芯片固定在装片基岛上并与所述装片基岛电性连接,所述焊线基岛通过焊线与芯片电性连接。
采用了上述技术方案,本实用新型增采用焊线基岛和装片基岛,在原有封装整体外形体积不做过大改变的前提下,在焊线基岛和装片基岛上增加了采用半蚀刻结构,优化了产品的内部结构,使得新封装的基岛面积和形成的引脚面积显著加大,可以封装更大的芯片提升产品的整体电性能力,从而增加产品的功率,提升了成品上板应用时的可焊性能力,散热性能更好。半蚀刻结构也可以防止水汽进入芯片,使得产品更加稳定可靠。
附图说明
图1为本实用新型的一种新型SOD-323T封装结构的主视图;
图2为图1的仰视图;
图3为本实用新型的焊线基岛和装片基岛的结构示意图;
图4为本实用新型的一种新型SOD-323T封装结构的内部示意图。
具体实施方式
为了使本实用新型的内容更容易被清楚地理解,下面根据具体实施例并结合附图,对本实用新型作进一步详细的说明。
如图1~4所示,本实施例提供一种新型SOD-323T封装结构,它包括塑封外壳1、焊线基岛2和装片基岛3,塑封外壳1内设置有芯片4,芯片4固定在装片基岛3上并与装片基岛3电性连接,焊线基岛2通过焊线5与芯片4电性连接。焊线基岛2设置在塑封外壳1底部的一端,装片基岛3设置在塑封外壳1底部的另一端。
如图3、4所示,本实施例中的焊线基岛2和装片基岛3,相较于原产品,新SOD-323T封装在原有SOD-323封装整体外形体积不做过大改变的前提下,采用半蚀刻的工艺模式,优化了产品的内部结构。焊线基岛2的一端的端部为半蚀刻部分21,半蚀刻部分21位于塑封外壳1内部,焊线基岛2的一端通过半蚀刻部分21与塑封外壳1接触连接;装片基岛3的一端的端部设置有半蚀刻外框31,半蚀刻外框31位于塑封外壳1内部,装片基岛3通过半蚀刻外框31与塑封外壳1接触连接。在焊线基岛2和装片基岛3上增加了半蚀刻结构,使得新的封装基岛面积显著加大,可以封装更大的芯片4提升产品的整体电性能力。通过半蚀刻工艺增加基岛与塑封外壳1的塑封料的接触面积,在增大基岛体积的同时保证了更多有效的接触,使得可以抵抗外部更大的应力作用。
另外,本实施例中的焊线基岛2和装片基岛3增加了半蚀刻结构,产品焊接到电路板上后,在使用时可能会因为环境潮湿,在电路板上产生水汽,半蚀刻工艺的基岛会阻止由基岛面上渗的水汽沿着基岛缓慢流转到的塑封外壳1内部的芯片4上,因此本实施例的封装的整体可靠性能力也有所提升。
如图3所示,焊线基岛2的半蚀刻部分21的两侧设置有锁料结构211,本实施例的锁料结构211为弧形凹槽,在焊线基岛2的两边设置月牙型的弧形凹槽锁料结构211,使得焊线基岛2在生产工艺过程中及日后上电路板使用时的抗应力能力稳住提升。
如图2所示,焊线基岛2和装片基岛3的顶部均位于塑封外壳1内部,焊线基岛2和装片基岛3的底部均裸露在塑封外壳1的底部表面。将焊线基岛2和装片基岛3的底部外露,暴露在塑封外壳1表面并形成引脚结构,增加了引脚的接触面积,增大了成品上板应用时的可焊性能力。引脚可直接与焊盘接触,装片基岛3面积较大且负责装载芯片4,因此新封装的散热能力有了极大的提升,热阻参数实测为原始SOD-323封装的五分之一,功率效能稳住提升。
以上所述的具体实施例,对本实用新型解决的技术问题、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本实用新型的具体实施例而已,并不用于限制本实用新型,凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种新型SOD-323T封装结构,其特征在于:它包括塑封外壳(1)、焊线基岛(2)和装片基岛(3),所述焊线基岛(2)设置在塑封外壳(1)底部的一端,所述装片基岛(3)设置在塑封外壳(1)底部的另一端;
所述焊线基岛(2)的一端的端部为半蚀刻部分(21),所述半蚀刻部分(21)位于塑封外壳(1)内部;
所述装片基岛(3)的一端的端部设置有半蚀刻外框(31),所述半蚀刻外框(31)位于塑封外壳(1)内部。
2.根据权利要求1所述的一种新型SOD-323T封装结构,其特征在于:所述焊线基岛(2)的半蚀刻部分(21)的两侧设置有锁料结构(211)。
3.根据权利要求2所述的一种新型SOD-323T封装结构,其特征在于:所述锁料结构(211)为弧形凹槽。
4.根据权利要求1所述的一种新型SOD-323T封装结构,其特征在于:所述焊线基岛(2)和装片基岛(3)的顶部均位于塑封外壳(1)内部,所述焊线基岛(2)和装片基岛(3)的底部均裸露在塑封外壳(1)的底部表面。
5.根据权利要求1所述的一种新型SOD-323T封装结构,其特征在于:所述塑封外壳(1)内设置有芯片(4),所述芯片(4)固定在装片基岛(3)上并与所述装片基岛(3)电性连接,所述焊线基岛(2)通过焊线(5)与芯片(4)电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121469560.3U CN215731686U (zh) | 2021-06-30 | 2021-06-30 | 一种新型sod-323t封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121469560.3U CN215731686U (zh) | 2021-06-30 | 2021-06-30 | 一种新型sod-323t封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215731686U true CN215731686U (zh) | 2022-02-01 |
Family
ID=80046204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121469560.3U Active CN215731686U (zh) | 2021-06-30 | 2021-06-30 | 一种新型sod-323t封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215731686U (zh) |
-
2021
- 2021-06-30 CN CN202121469560.3U patent/CN215731686U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007757Y1 (ko) | 반도체 패키지 | |
KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JP4195804B2 (ja) | デュアルダイパッケージ | |
CN109727943A (zh) | 一种具有低热阻的半导体器件封装结构及其制造方法 | |
US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
CN215731686U (zh) | 一种新型sod-323t封装结构 | |
CN209357719U (zh) | 一种具有低热阻的半导体器件封装结构 | |
JP5561072B2 (ja) | 半導体装置の製造方法 | |
CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
JP3020481B1 (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
CN100403532C (zh) | 散热型球格阵列封装结构 | |
CN217822784U (zh) | 芯片封装结构及功率芯片 | |
US20040262773A1 (en) | Chip-stacked package | |
CN207082525U (zh) | 一种集成电路sot半导体新型引线框封装结构 | |
CN219267648U (zh) | 一种半导体芯片封装结构 | |
CN218160365U (zh) | 封装结构 | |
JP2000049272A5 (zh) | ||
CN211555859U (zh) | 一种半导体封装结构 | |
CN212625548U (zh) | 一种散热型半导体封装件 | |
CN216902922U (zh) | 一种引线框架以及半导体器件 | |
CN115360180A (zh) | 一种外露型双芯串联封装体、封装方法及pcb板 | |
CN216213420U (zh) | 一种引线框封装结构 | |
JP3082507U (ja) | ダブルサイドチップパッケージ | |
CN206864461U (zh) | 一种方形扁平无引脚封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |