CN210167807U - 一种用于四脚h桥驱动芯片的短路保护电路 - Google Patents

Abstract

本实用新型提供一种用于四脚H桥驱动芯片的短路保护电路，所述短路保护电路包括：依次连接的一H桥驱动电路、一开关电路、一短路判断模块以及一H桥驱动信号产生电路，其中，所述开关电路与一计时电路连接，所述H桥驱动信号产生电路还与所述H桥驱动电路连接。本实用新型通过在芯片正常工作前检测芯片是否存在相邻两个管脚短路的情况，如果存在短路则通过产生保护信号使能关断所有H桥驱动管，从而防止芯片因为短路电流过大而烧毁，由此实现了四脚H桥驱动芯片的短路保护。

Description

一种用于四脚H桥驱动芯片的短路保护电路

相关申请的交叉引用

本申请要求于2019年1月23日提交的申请号为201910062724.1的中国发明专利申请的优先权，其全部内容通过引用并入此案。

技术领域

本实用新型涉及一种保护电路，尤其涉及一种用于四脚H桥驱动芯片的短路保护电路。

背景技术

H桥驱动芯片被广泛应用于无刷直流电机中，因为很多厂家的技术和设备有限，芯片焊接时经常会出现相邻管脚间短路的情况。如果出现短路现象，芯片上电后工作就会因为功耗过大而烧毁。

以图1所示的SIP4封装芯片为例，由于其相邻两个管脚的间距较小，因此，整机焊接时，容易出现管脚PIN2和管脚VCC短路、管脚PIN2和管脚PIN3短路、管脚PIN3和接地管脚GND短路的现象。如果出现以上所述的短路情况，则在芯片工作时，其内部的H桥驱动电路(如图2所示)会出现大电流通路造成芯片烧毁。

具体来说，在如图2所示的H桥驱动芯片的H桥驱动电路中，如果管脚PIN2短路到管脚VCC，则当驱动管M3导通时，会出现电源到地的大电流通路，造成芯片损坏；如果管脚PIN3短路到地(即接地管脚GND)，则当驱动管M2导通时，会出现电源到地的大电流通路，造成芯片损坏；如果管脚PIN2短路到管脚PIN3，则当驱动管M1与驱动管M4导通时，驱动管M1和驱动管M4会同时出现大电流，造成芯片损坏；换句话说，如果VCC、PIN2、PIN3、GND四个管脚中任何两个管脚之间短路，则当H桥驱动电路中的驱动管正常开启工作时都会造成芯片烧坏。

因此，为避免这种情况发生，需要设计一种用于四脚H桥驱动芯片的短路保护电路来保护芯片。

实用新型内容

为了解决上述现有技术存在的问题，本实用新型旨在提供一种用于四脚H桥驱动芯片的短路保护电路，以防止芯片因为短路电流过大而烧毁。

为了实现上述目的，本实用新型提供一种用于四脚H桥驱动芯片的短路保护电路，所述短路保护电路包括：依次连接的一H桥驱动电路、一开关电路、一短路判断模块以及一H桥驱动信号产生电路，其中，所述开关电路与一计时电路连接，所述H桥驱动信号产生电路还与所述H桥驱动电路连接。

所述开关电路在所述计时电路的控制下在不同的时钟周期闭合或断开，以获取一采样电压，所述短路判断模块将所述采样电压与一参考电压比较后输出一比较结果信号，并根据所述比较结果信号判断所述芯片是否过流或短路，并输出一对应的使能信号，所述H桥驱动信号产生电路根据所述使能信号控制所述H桥驱动电路的导通与关断。

当所述芯片短路时，所述使能信号为高电平，且当所述使能信号为高电平时，所述H桥驱动信号产生电路关断所述H桥驱动电路。

所述短路判断模块包括依次连接的一比较器和一判断结果产生电路，其通过所述比较器输出所述比较结果信号，并通过所述判断结果产生电路输出所述使能信号。

所述计时电路还与H桥驱动信号产生电路连接，以向其输出一时钟信号。

所述计时电路还与所述判断结果产生电路连接，以向其输出一时钟信号。

所述判断结果产生电路具体包括：

一异或门，其具有两个输入端；以及

一第五D触发器，其D端与所述异或门的输出端连接，其时钟端接收所述时钟信号，其CLR端接收一复位信号，其Q端与SET端相连并输出所述使能信号。

所述H桥驱动电路与所述芯片的管脚VCC、管脚PIN2、管脚PIN3和接地管脚GND连接，其包括：一第一驱动管、一第二驱动管、一第三驱动管和一第四驱动管，其中：

所述第一驱动管的源极与第二驱动管的源极相连至所述管脚VCC，其栅极接收所述H桥驱动信号产生电路提供的一第一驱动信号，其漏极与所述第三驱动管的漏极相连至管脚PIN2；

所述第二驱动管的栅极接收H桥驱动信号产生电路提供的一第二驱动信号，其漏极与所述第四驱动管的漏极相连至管脚PIN3；

所述第三驱动管的源极与第四驱动管的源极相连至所述接地管脚GND，其栅极接收所述H桥驱动信号产生电路提供的一第三驱动信号；

所述第四驱动管M4的栅极接收H桥驱动信号产生电路提供的一第四驱动信号。

所述开关电路与所述芯片的内部电源连接。

所述开关电路包括：一第一开关、一第二开关和一第三开关，其中：

所述第一开关的动触点通过一第一电流偏置源与所述芯片内部电源连接，其静触点与所述第二开关的静触点连接；

所述第二开关的动触点连接至所述第二驱动管与第四驱动管之间；

所述第三开关的动触点连接至所述第一驱动管与第三驱动管之间；

所述短路判断模块连接于所述第二开关的静触点和第三开关的静触点。

所述开关电路连接在所述芯片的内部电源与接地管脚GND之间。

所述开关电路还包括一第一开关、一第二开关、一第三开关和一第四开关，其中：

所述第一开关的动触点通过一第一电流偏置源与所述芯片内部电源连接，其静触点与所述第二开关的静触点连接；

所述第二开关的动触点连接至所述第二驱动管与第四驱动管之间；

所述第三开关的动触点连接至所述第一驱动管与第三驱动管之间，其静触点与第四开关的动触点连接；

所述第四开关的静触点通过一第二电流偏置源接地；

所述短路判断模块连接于所述第二开关的静触点和第三开关的静触点。

所述计时电路包括：

一第一D触发器，其时钟端接收一外围输入的脉冲信号，其CLK端接收一复位信号；

一第二D触发器，其时钟端与所述第一D触发器的

端连接，其CLK端接收所述复位信号；

一第三D触发器，其时钟端与所述第二D触发器的

端连接，其CLK端接收所述复位信号；

一第一或非门，其一个输入端与所述第一D触发器的

端连接，其另一个输入端接收所述脉冲信号；

一第一非门，其输入端与所述第一或非门的输出端连接；

一第二或非门，其一个输入端与所述第一非门的输出端连接，其输出端输出一时钟信号；

一第一与非门，其一个输入端与所述第二D触发器的Q端连接，其另一个输入端与所述第三D触发器的Q端连接；

一第二非门，其输入端与所述第一与非门的输出端连接；

一第四D触发器，其时钟端与所述第二非门的输出端连接，其CLK端接收所述复位信号，其D端与所述芯片的内部电源连接；

一第二与非门，其一个输入端与所述第四D触发器的

端连接，其另一个输入端与所述第三D触发器的Q端连接；

一第三非门，其输入端与所述第二与非门的输出端连接；

一第三与非门，其一个输入端与所述第四D触发器的

端连接，其另一个输入端与所述第二D触发器的Q端连接；

一第三或非门，其一个输入端与所述第三与非门的输出端连接，其另一个输入端与所述第三非门的输出端连接，其输出端分别向所述第三开关和第四开关输出一第三控制信号和一第四控制信号；

一第四非门，其输入端接收所述复位信号；

一第四或非门，其一个输入端与所述第三或非门的输出端连接，其另一个输入端与所述第四非门的输出端连接，其又另一个输入端分别与所述第四D触发器的Q端以及第二或非门的另一个输入端连接，其输出端向所述第二开关输出一第二控制信号；

一第四与非门，其一个输入端与所述第四或非门的输出端连接，其另一个输入端与所述第二与非门的输出端连接；以及

一第五非门，其输入端与所述第四与非门的输出端连接，其输出端向所述第一开关输出一第一控制信号。

由于采用了上述的技术解决方案，本实用新型通过在芯片正常工作前检测芯片是否存在相邻两个管脚短路的情况，如果存在短路则通过产生保护信号使能关断所有H桥驱动管，从而防止芯片因为短路电流过大而烧毁，由此实现了四脚H桥驱动芯片的短路保护。

附图说明

图1是四脚H桥驱动芯片的封装管脚图；

图2是四脚H桥驱动芯片中的H桥驱动电路的结构示意图；

图3是根据本实用新型的用于四脚H桥驱动芯片的短路保护电路的原理框图；

图4是根据本实用新型的一个实施例的用于四脚H桥驱动芯片的短路保护电路的结构示意图；

图5是如图4所示的用于四脚H桥驱动芯片的短路保护电路的计时电路的结构示意图；

图6是如图4所示的用于四脚H桥驱动芯片的短路保护电路的判断结果产生电路的结构示意图；

图7是如图4所示的用于四脚H桥驱动芯片的短路保护电路中计时电路输出的信号波形图；

图8是根据本实用新型的另一个实施例的用于四脚H桥驱动芯片的短路保护电路的结构示意图。

具体实施方式

下面结合附图，给出本实用新型的较佳实施例，并予以详细描述。

实施例一用于四脚H桥驱动芯片的短路保护电路

如图3-4所示为根据本实用新型的一个实施例的用于四脚H桥驱动芯片的短路保护电路，四脚H桥驱动芯片具有管脚VCC、管脚PIN2、管脚PIN3和接地管脚GND，该短路保护电路包括：依次连接的一H桥驱动电路100、一开关电路102、一短路判断模块103以及一H桥驱动信号产生电路104。所述开关电路102与一计时电路101相连，所述H桥驱动信号产生电路104还与所述H桥驱动电路100连接。由此，所述开关电路102在所述计时电路101的控制下在不同的时钟周期的闭合或断开，以获取一采样电压，所述短路判断模块103将所述采样电压与一参考电压比较后输出一比较结果信号，并根据所述比较结果信号判断所述芯片是否过流或短路，并输出一对应的使能信号，所述H桥驱动信号产生电路104根据所述使能信号控制所述H桥驱动电路100的导通与关断。

其中，所述开关电路连接在所述芯片的内部电源VDD(VDD可以和电压VCC(VCC为芯片的外部供电PIN脚电压)与接地管脚GND之间，该开关电路102通过一第一电流偏置源I1与所述芯片的内部电源VDD同一电平，也可以是电压VCC经过芯片的内部降压稳压电路产生的一个内部电源电压)相连，并通过一第二电流偏置源I2接地(即与接地管脚GND相连)。所述短路判断模块103包括依次连接的一比较器1031和一判断结果产生电路1032，其通过所述比较器1031将所述采样电压与一参考电压比较后输出所述比较结果信号，并通过所述判断结果产生电路104根据所述比较结果信号判断所述芯片是否过流或短路，并输出所述的使能信号。此外，计时电路101还与所述短路判断模块103的判断结果产生电路1032连接。

具体来说，H桥驱动电路100包括：第一驱动管M1、第二驱动管M2、第三驱动管M3和第四驱动管M4，其中：

第一驱动管M1的源极与第二驱动管M2的源极相连至管脚VCC(VCC为芯片的外部供电管脚电压)，其栅极接收第一驱动信号A，其漏极与第三驱动管M3的漏极相连至管脚PIN2；

第二驱动管M2的栅极接收第二驱动信号B，其漏极与第四驱动管M4的漏极相连至管脚PIN3；

第三驱动管M3的源极与第四驱动管M4的源极相连至接地管脚GND，其栅极接收第三驱动信号C；

第四驱动管M4的栅极接收第四驱动信号D。

开关电路102包括：一第一开关S1、一第二开关S2、一第三开关S3和一第四开关S4，其中：

第一开关S1的开关动作由第一控制信号s1控制，其动触点通过所述第一电流偏置源I1与所述芯片的内部电源VDD连接，其静触点与第二开关S2的静触点连接；

第二开关S2的开关动作由第二控制信号s2控制，其动触点连接至第二驱动管M2与第四驱动管M4之间；

第三开关S3的开关动作由第三控制信号s3控制，其动触点连接至第一驱动管M1与第三驱动管M3之间，其静触点与第四开关S4的动触点连接；

第四开关S4的开关动作由第四控制信号s4控制，其静触点通过第二电流偏置源I2接地；

所述短路判断模块103连接于所述第二开关S2的静触点和第三开关S3的静触点。

如图5所示，计时电路101主要由时钟产生电路和组合逻辑电路构成的，其用于控制开关电路102在各个时间段的闭合与断开，并与短路判断模块103的判断结果产生电路1032(如图4)相连，以向其输出一时钟信号，以使得短路判断模块103及相应的H桥驱动信号产生电路104在每个不同的时钟周期工作，从而使H桥驱动信号产生电路104根据短路判断模块103每次比较时输出的使能信号控制所述H桥驱动电路100的导通与关断。其中，该计时电路101具体包括：

第一D触发器11，其时钟端接收外围输入的脉冲信号(1MHz)，其CLK端接收复位信号RESET；

第二D触发器12，其时钟端与第一D触发器11的

端连接，其CLK端接收复位信号RESET；

第三D触发器13，其时钟端与第二D触发器12的

端连接，其CLK端接收复位信号RESET；

第一或非门14，其一个输入端与第一D触发器11的

端连接，其另一个输入端接收脉冲信号；

第一非门15，其输入端与第一或非门14的输出端连接；

第二或非门16，其一个输入端与第一非门15的输出端连接，其输出端输出时钟信号SCLK；

第一与非门17，其一个输入端与第二D触发器12的Q端连接，其另一个输入端与第三D触发器13的Q端连接；

第二非门18，其输入端与第一与非门17的输出端连接；

第四D触发器19，其时钟端与第二非门18的输出端连接，其CLK端接收复位信号RESET，其D端与芯片内部电源VDD连接；

第二与非门20，其一个输入端与第四D触发器19的

端连接，其另一个输入端与第三D触发器13的Q端连接；

第三非门21，其输入端与第二与非门20的输出端连接；

第三与非门22，其一个输入端与第四D触发器19的

端连接，其另一个输入端与第二D触发器12的Q端连接；

第三或非门23，其一个输入端与第三与非门22的输出端连接，其另一个输入端与第三非门21的输出端连接，其输出端输出第三控制信号s3和第四控制信号s4；

第四非门24，其输入端接收复位信号RESET；

第四或非门25，其一个输入端与第三或非门23的输出端连接，其另一个输入端与第四非门24的输出端连接，其又另一个输入端分别与第四D触发器19的Q端以及第二或非门16的另一个输入端连接，其输出端输出第二控制信号s2；

第四与非门26，其一个输入端与第四或非门25的输出端连接，其另一个输入端与第二与非门20的输出端连接；以及

第五非门27，其输入端与第四与非门26的输出端连接，其输出端输出第一控制信号s1。

在本实施例中，设定第一至第四开关S1～S4的闭合状态为1，断开状态为0，则计时电路101产生的第一至第四控制信号s1～s4以及时钟信号SCLK在不同时钟周期的波形如图7所示。

比较器1031用于判断芯片管脚之间是否存在短路，其正输入端分别连接至第一开关S1与第二开关S2之间以及第三开关S3与第四开关S4之间，以接收一采样电压VS，其负输入端接收一参考电压VC(VC取电源和地之间的一个电平，一般取比地略高的电压，因为VC要小于短路产生的电压VS才能保证可以正确判断是否短路)，其输出端向判断结果产生电路1032输出比较结果信号CO。

如图6所示，判断结果产生电路1032用于主要根据比较结果信号CO以及计时电路101提供的时钟信号SCLK，即根据比较器1031的输出结果和所处的时间段，判断芯片是否短路，并输出对应的使能信号Protect；该判断结果产生电路1032具体包括：

异或门41，其具有两个输入端，一个输入端接收比较结果信号CO，另一个输入端接收第三控制信号s3(第四控制信号s4)；以及

第五D触发器42，其D端与异或门41的输出端连接，其时钟端接收时钟信号SCLK，其CLR端接收复位信号RESET，其Q端与SET端相连并输出使能信号Protect；

在本实施例中，设定当芯片短路时，Protect为高电平。

H桥驱动信号产生电路104为H桥驱动电路100的前级驱动电路，其用于根据使能信号Protect，逻辑产生对应的第一至第四驱动信号A、B、C、D，从而分别控制第一至第四驱动管M1、M2、M3、M4的开关，以使芯片正常工作(根据不同的芯片应用，H桥驱动信号产生电路104可以采用不同的驱动方式)，其中，当使能信号Protect为高电平时(即，Protect＝1)，第一至第四驱动信号A、B、C、D用于使第一至第四驱动管M1、M2、M3、M4均关断；在本实施例中，当Protect＝1时，由于第一、第二驱动管M1、M2为PMOS管(高电平关断)，因此A＝B＝1(高电平)，在其他实施例中，第一、第二驱动管M1、M2不局限于PMOS管，也可以采用NMOS管，只不过相应的关断控制信号需要取反，改为低电平关断，相应的A＝B＝0(低电平)。由于第三、第四驱动管M3、M4为NMOS管(低电平关断)，因此C＝D＝0(低电平)。

下面结合图7对本实施例的本实用新型的工作原理进行详细说明。

芯片上电后，H桥驱动信号产生电路104根据第一至第四驱动管M1～M4的具体形式，即，第一、第二驱动管M1、M2为高电平关断的PMOS管，第三、第四驱动管M3、M4为低电平关断的NMOS管，输出相应的第一至第四驱动信号A～D，即，高电平的第一、第二驱动信号A、B以及低电平的第三、第四驱动信号C、D，从而使第一至第四驱动管M1～M4全部关断；此时，计时电路101开始工作，产生时钟信号SCLK。

第一个时钟周期t1，检测芯片管脚PIN3是否短路到地：在时钟周期t1中，计时电路101输出的第一、第二控制信号s1、s2为高电平，第三、第四控制信号s3、s4为低电平，因此，第一、第二开关S1、S2闭合，第三、第四开关S3、S4断开。

在此期间，若管脚PIN3短路到地(即第三驱动管M3短路)，则第二开关S2将低电平传送至比较器1031的正输入端，即，采样电压VS为低电平，由于采样电压VS小于参考电压VC，因此，比较器1031输出的比较结果信号CO为低电平。

判断结果产生电路1032根据比较结果信号CO，断定管脚PIN3确实短路到地，从而输出使能信号Protect为高电平，由此控制H桥驱动信号产生电路104使第一至第四驱动管M1～M4继续保持关断，并且检测工作终止，第一至第四驱动管M1～M4会一直保持关断状态。

对于除管脚PIN3短路到地之外的其它情况(例如，管脚PIN2短路到管脚VCC、管脚PIN2与管脚PIN3短路、芯片管脚间均无短路)，由于管脚PIN3仅通过第四驱动管M4连接到地，而此时第四驱动管M4处于关断状态，因此，管脚PIN3不存在对地的放电通路；鉴于此，第一电流偏置源I1会将管脚PIN3一直充电至高电平。第二开关S2将高电平传送至比较器1031的正输入端，即，采样电压VS为高电平，由于采样电压VS大于参考电压VC，因此，比较器1031输出的比较结果信号CO为高电平。判断结果产生电路1032根据比较结果信号CO，断定管脚PIN3并未短路到地。此时，使能信号Protect不动作，第一至第四驱动管M1～M4仍然处于关断状态，芯片会进入下一个时钟周期的短路检测工作。由此可见，在上述检测过程中，只有当管脚PIN3短路到地时，才会使比较器1031输出为低，因此不会产生误检。

第二个时钟周期t2，检测芯片管脚PIN2是否短路到管脚VCC：在时钟周期t2中，计时电路101输出的第一、第二控制信号s1、s2为低电平，第三、第四控制信号s3、s4为高电平，因此，第一、第二开关S1、S2断开，第三、第四开关S3、S4闭合。

在此期间，若管脚PIN2短路到管脚VCC，则第三开关S3将电压VCC传送至比较器1031的正输入端，即，采样电压VS为高电平，由于采样电压VS大于参考电压VC，因此，比较器1031输出的比较结果信号CO为高电平。

判断结果产生电路1032根据比较结果信号CO，断定管脚PIN2确实短路到管脚VCC，从而输出使能信号Protect为高电平，由此控制H桥驱动信号产生电路104使第一至第四驱动管M1～M4继续保持关断，并且检测工作终止，第一至第四驱动管M1～M4会一直保持关断状态。

对于除管脚PIN2短路到管脚VCC之外的其它情况(例如，管脚PIN2与管脚PIN3短路、芯片管脚间均无短路)，由于管脚PIN2仅通过第一驱动管M1与管脚VCC连接，而此时第一驱动管M1处于关断状态，因此，不存在从管脚VCC到管脚PIN2的充电通路；鉴于此，第二电流偏置源I2会将管脚PIN2一直拉低至低电平。第三开关S3将低电平传送至比较器1031的正输入端，即，采样电压VS为低电平，由于采样电压VS小于参考电压VC，因此，比较器1031输出的比较结果信号CO为低电平。判断结果产生电路1032根据比较结果信号CO，断定管脚PIN2并未短路到管脚VCC。此时，使能信号Protect不动作，第一至第四驱动管M1～M4仍然处于关断状态，芯片会进入下一个时钟周期的短路检测工作。由此可见，在上述检测过程中，只有当管脚PIN2短路到管脚VCC时，才会使比较器1031输出为高，因此不会产生误检。

第三个时钟周期t3，检测管脚PIN2与管脚PIN3之间是否存在短路：在时钟周期t3中，H桥前级驱动电路104控制第二、第三驱动管M2、M3继续保持关断，第一、第四驱动管M1、M4在一个短时间内导通(此处的短时间是指：在该段时间内通过电流限制和时间短这两种手段，保证如果管脚PIN2与管脚PIN3短路，第一、第四驱动管M1、M4的电流能量远远小于芯片的烧毁能量，且同时又要使比较器1031有足够的比较反应时间)，同时，计时电路101输出的第二控制信号s2为高电平，第一、第三、第四控制信号s1、s3、s4为低电平，因此，第二开关S2闭合，第一、第三、第四开关S1、S3、S4断开。

在此期间，若管脚PIN2与管脚PIN3之间存在短路，则芯片会出现短暂的大电流，第二开关S2将一个大于参考电压VC的电压传送至比较器1031的正输入端，即，采样电压VS大于参考电压VC，因此，比较器1031输出的比较结果信号CO为高电平。需要注意的是：采样电压VS受第一、第四驱动管M1、M4的驱动能力大小影响，一般H桥设计中，为了追求最高的面积导通阻抗比，上管M1的驱动能力都会小于或者等于下管M4的驱动能力，如果上管M1强，则采样电压VS大于VCC和GND的中间电平，如果下管M4强，则采样电压VS就会小于VCC和GND的中间电平，如果上官M1和下管M4的驱动能力一样，则采样电压VS为VCC和GND的中间电平。

判断结果产生电路1032根据比较结果信号CO，断定管脚PIN2与管脚PIN3之间确实存在短路，从而输出使能信号Protect为高电平，由此控制H桥驱动信号产生电路104使第一至第四驱动管M1～M4关断，并且检测工作终止，第一至第四驱动管M1～M4会一直保持关断状态。

对于除管脚PIN2与管脚PIN3之间存在短路之外的其它情况，即，若芯片管脚间均无短路，则第四驱动管M4会将管脚PIN3拉低到低电平。第二开关S2将低电平传送到比较器1031的正向输入端，即，采样电压VS为低电平，由于采样电压VS电压小于参考电压VC，因此，比较器1031输出的比较结果信号CO为低电平。此时，所有检测完成，管脚间均无短路现象，使能信号PROTECT改变，从而通过H桥前级驱动电路104控制第一至第四驱动管M1～M4正常工作，即，使芯片正常工作。

基于上述工作过程，芯片焊接短路情况与本实用新型电路的处理结果的对应关系可如下表1所示，并且在上述工作过程中，比较器1031输出的比较结果信号CO与判断结果产生电路1032输出的使能信号PROTECT的真值表可如下表2所示。

表1

表2

时间段(步骤)	CO	Protect
			第一步(t1)	0	1
第二步(t2)	1	1
			第三步(t3)	0	1

实施例二用于四脚H桥驱动芯片的短路保护电路

如图8所示为根据本实用新型的另一个实施例的用于四脚H桥驱动芯片的短路保护电路，该短路保护电路同样包括：依次连接的一H桥驱动电路100’、一开关电路102’、一短路判断模块103’以及一H桥驱动信号产生电路104’，所述开关电路102’与一计时电路相连101’，所述H桥驱动信号产生电路104’还与所述H桥驱动电路100’连接。该实施例与如图4所示的实施例的区别仅在于：该开关电路102’的一端通过一第一电流偏置源I1’与所述芯片的内部电源VDD相连，另一端不接地。此外，计时电路101’还与所述H桥驱动信号产生电路104’而不是所述短路判断模块103’相连，从而并向所述H桥驱动信号产生电路104’提供信号，以使得H桥驱动信号产生电路104’在每个不同的时钟周期响应工作，进而使H桥驱动信号产生电路104’根据短路判断模块103’每次比较时输出的使能信号控制所述H桥驱动电路100’的导通与关断。

其中，这里的H桥驱动电路100’、短路判断模块103’、H桥驱动信号产生电路104’与前文所述的用于四脚H桥驱动芯片的短路保护电路的H桥驱动电路100、短路判断模块103、H桥驱动信号产生电路104结构基本相同，故不再赘述。

区别在于，开关电路102’包括：第一开关S1’、第二开关S2’和第三开关S3’，其中：

第一开关S1’的开关动作由第一控制信号s1控制，其动触点通过所述第一电流偏置源I1’与所述芯片的内部电源VDD’连接，其静触点与第二开关S2’的静触点连接；

第二开关S2’的开关动作由第二控制信号s2控制，其动触点连接至第二驱动管M2’与第四驱动管M4’之间；

第三开关S3’的开关动作由第三控制信号s3控制，其动触点连接至第一驱动管M1’与第三驱动管M3’之间；

所述短路判断模块103’连接于所述第二开关S2’的静触点和第三开关S3’的静触点。

计时电路101’的具体结构也进行了相应调整，用于控制开关电路102’的第一开关S1’、第二开关S2’和第三开关S3’在不同的时钟周期的闭合或断开，并与H桥驱动信号产生电路104’相连，以向其输出一时钟信号，以使得H桥驱动信号产生电路104’在每个不同的时钟周期工作，从而使H桥驱动信号产生电路104’根据短路判断模块103’每次比较时输出的使能信号控制所述H桥驱动电路100’的导通与关断。

在本实施例中，计时电路101设定为在第一个时钟周期控制第一、第二、和第三开关S1’、S2’、S3’均闭合，在第二个时钟周期控制第一开关S1’断开，第二或第三开关S2’、S3’闭合。其中，所述H桥驱动信号产生电路104’与所述开关电路102’相连，以在第二个时钟周期时，在第三功率管M3’开启时驱动第二S2’断开，第三开关S3’闭合，在第四功率管M4’开启时驱动第二开关S2’闭合，第三开关S3’断开。

下面对本实施例的本实用新型的工作原理进行详细说明。

芯片上电后，H桥驱动信号产生电路104’根据第一至第四驱动管M1’～M4’的具体形式，即，第一、第二驱动管M1’、M2’为高电平关断的PMOS管，第三、第四驱动管M3’、M4’为低电平关断的NMOS管，输出相应的第一至第四驱动信号A～D，即，高电平的第一、第二驱动信号A、B以及低电平的第三、第四驱动信号C、D，从而使第一至第四驱动管M1’～M4’全部关断；此时，计时电路101’开始工作，产生时钟信号SCLK。

在第一个时钟周期中，设定计时电路101’控制第一、第二、和第三开关S1’、S2’、S3’均闭合。

在此期间，若管脚PIN2或管脚PIN3短路到地(即第三驱动管M3’或第四驱动管M4’短路)，则第二开关S2’或第三开关S3’将低电平传送至短路判断模块103’，即，采样电压VS为低电平，由于采样电压VS小于参考电压VC，因此，短路判断模块103’输出的比较结果信号CO为低电平，并根据比较结果信号CO，断定管脚PIN2和管脚PIN3中的至少一个确实短路到地(即第三驱动管M3’和第四驱动管M4’的至少一个短路)，从而输出使能信号Protect为高电平，由此控制H桥驱动信号产生电路104’使第一至第四驱动管M1’～M4’继续保持关断，并且检测工作终止，第一至第四驱动管M1’～M4’会一直保持关断状态。

对于除管脚PIN3短路到地和管脚PIN4短路到地之外的其它情况，由于管脚PIN3和管脚PIN4分别通过第三驱动管M3’和第四驱动管M4’连接到地，而此时第三驱动管M3’和第四驱动管M4’处于关断状态，因此，管脚PIN3和管脚PIN4均不存在对地的放电通路；鉴于此，第一电流偏置源I1’会将管脚PIN3’和管脚PIN4’一直充电至高电平。第二开关S2’将高电平传送至短路判断模块103’，即，采样电压VS为高电平，由于采样电压VS大于参考电压VC，因此，短路判断模块103’输出的比较结果信号CO为高电平，并根据比较结果信号CO，断定管脚PIN3并未短路到地。此时，使能信号Protect不动作，第一至第四驱动管M1’～M4’仍然处于关断状态，芯片会进入下一个时钟周期的短路检测工作。由此可见，在上述检测过程中，只有当管脚PIN3或管脚PIN4短路到地时，才会使短路判断模块103’输出为低，因此不会产生误检。此外，因为反复上电造成感性负载的储能反冲，可能会造成错误检测导致H桥驱动电路100’启动不了的情况，因此可以在保持芯片的第一至第四驱动管M1’～M4’均关断的基础上，隔段时间就重复进行第一个时钟周期的检测，直到确认不存在短路到地的情况，再进入第二个时钟周期的检测。

第二个时钟周期中，计时电路101’控制第一开关S1’断开，第二或第三开关S2’、S3’闭合。该第二个时钟周期所实现的第二步检测实际是在芯片正常工作过程中检测的，如果正常工作中第三功率管M3’开启则第三开关S3’闭合，第四功率管M4’开启则第二开关S2’闭合。如果正常工作中第三功率管M3’开启，PIN2有短路到电源或者负载过轻的情况，PIN2的电压会变高，则闭合的第三开关S3’将一个高电平的电压传送至短路判断模块103’，即，采样电压VS为高电平，由于采样电压VS大于参考电压VC，因此，短路判断模块103’输出的比较结果信号CO为高电平，并根据比较结果信号CO，断定M3’发生了过流，可能是因为PIN2有短路到VCC情况(即第一驱动管M1’和第二驱动管M2’的至少一个短路)或者负载过轻的情况，从而输出使能信号Protect为高电平，由此控制H桥驱动信号产生电路104’使第一至第四驱动管M1～M4强行关断，并在间隔一段时间后再循环检测，检测过流现象是否已经解除。

对第四功率管M4’的检测情况描述与第三功率管M3’相同，故而不再赘述。

对于除管脚PIN2短路到管脚VCC和管脚PIN3短路到管脚VCC之外，以及所述芯片的负载过轻导致流经第三或第四驱动管M3’、M4’的电流过流的其它情况，开启的第三或第四驱动管M3’、M4’管会将PIN2和PIN3一直拉低至低电平。第三开关S3’将低电平传送至短路判断模块103’，即，采样电压VS为低电平，由于采样电压VS小于参考电压VC，因此，短路判断模块103’输出的比较结果信号CO为低电平，并根据比较结果信号CO，断定管脚PIN2和管脚PIN3均并未短路到管脚VCC或者负载过轻的情况。此时，使能信号Protect不动作，第一至第四驱动管M1’～M4’保持正常工作状态的驱动。由此可见，在上述检测过程中，短路判断模块103’不仅可以检测出第一驱动管M1’、第二驱动管M2’短路的情况，也可以检测出芯片过流的情况，从而在芯片未损坏时关断驱动，防止芯片因为大电流产生的功率造成的烧坏，进而实现本实用新型的短路保护电路对芯片的短路保护和过流保护。

以上所述的，仅为本实用新型的较佳实施例，并非用以限定本实用新型的范围，本实用新型的上述实施例还可以做出各种变化。凡是依据本实用新型申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本实用新型专利的权利要求保护范围。本实用新型未详尽描述的均为常规技术内容。

Claims (13)

1.一种用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述短路保护电路包括：依次连接的一H桥驱动电路、一开关电路、一短路判断模块以及一H桥驱动信号产生电路，其中，所述开关电路与一计时电路连接，所述H桥驱动信号产生电路还与所述H桥驱动电路连接。

2.根据权利要求1所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述开关电路在所述计时电路的控制下在不同的时钟周期闭合或断开，以获取一采样电压，所述短路判断模块将所述采样电压与一参考电压比较后输出一比较结果信号，并根据所述比较结果信号判断所述芯片是否过流或短路，并输出一对应的使能信号，所述H桥驱动信号产生电路根据所述使能信号控制所述H桥驱动电路的导通与关断。

3.根据权利要求2所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，当所述芯片短路时，所述使能信号为高电平，且当所述使能信号为高电平时，所述H桥驱动信号产生电路关断所述H桥驱动电路。

4.根据权利要求2所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述短路判断模块包括依次连接的一比较器和一判断结果产生电路，其通过所述比较器输出所述比较结果信号，并通过所述判断结果产生电路输出所述使能信号。

5.根据权利要求4所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述计时电路还与H桥驱动信号产生电路连接，以向其输出一时钟信号。

6.根据权利要求4所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述计时电路还与所述判断结果产生电路连接，以向其输出一时钟信号。

7.根据权利要求6所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述判断结果产生电路具体包括：

一异或门，其具有两个输入端；以及

一第五D触发器，其D端与所述异或门的输出端连接，其时钟端接收所述时钟信号，其CLR端接收一复位信号，其Q端与SET端相连并输出所述使能信号。

8.根据权利要求1所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述H桥驱动电路与所述芯片的管脚VCC、管脚PIN2、管脚PIN3和接地管脚GND连接，其包括：一第一驱动管、一第二驱动管、一第三驱动管和一第四驱动管，其中：

所述第一驱动管的源极与第二驱动管的源极相连至所述管脚VCC，其栅极接收所述H桥驱动信号产生电路提供的一第一驱动信号，其漏极与所述第三驱动管的漏极相连至管脚PIN2；

所述第二驱动管的栅极接收H桥驱动信号产生电路提供的一第二驱动信号，其漏极与所述第四驱动管的漏极相连至管脚PIN3；

所述第三驱动管的源极与第四驱动管的源极相连至所述接地管脚GND，其栅极接收所述H桥驱动信号产生电路提供的一第三驱动信号；

所述第四驱动管M4的栅极接收H桥驱动信号产生电路提供的一第四驱动信号。

9.根据权利要求8所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述开关电路与所述芯片的内部电源连接。

10.根据权利要求9所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述开关电路包括：一第一开关、一第二开关和一第三开关，其中：

所述第一开关的动触点通过一第一电流偏置源与所述芯片的内部电源连接，其静触点与所述第二开关的静触点连接；

所述第二开关的动触点连接至所述第二驱动管与第四驱动管之间；

所述第三开关的动触点连接至所述第一驱动管与第三驱动管之间；

所述短路判断模块连接于所述第二开关的静触点和第三开关的静触点。

11.根据权利要求8所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述开关电路连接在所述芯片的内部电源与接地管脚GND之间。

12.根据权利要求11所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述开关电路还包括一第一开关、一第二开关、一第三开关和一第四开关，其中：

所述第一开关的动触点通过一第一电流偏置源与所述芯片的内部电源连接，其静触点与所述第二开关的静触点连接；

所述第二开关的动触点连接至所述第二驱动管与第四驱动管之间；

所述第三开关的动触点连接至所述第一驱动管与第三驱动管之间，其静触点与第四开关的动触点连接；

所述第四开关的静触点通过一第二电流偏置源接地；

所述短路判断模块连接于所述第二开关的静触点和第三开关的静触点。

13.根据权利要求12所述的用于四脚H桥驱动芯片的短路保护电路，其特征在于，所述计时电路包括：

一第一D触发器，其时钟端接收一外围输入的脉冲信号，其CLK端接收一复位信号；

一第二D触发器，其时钟端与所述第一D触发器的Q端连接，其CLK端接收所述复位信号；一第三D触发器，其时钟端与所述第二D触发器的Q端连接，其CLK端接收所述复位信号；一第一或非门，其一个输入端与所述第一D触发器的Q端连接，其另一个输入端接收所述脉冲信号；

一第一非门，其输入端与所述第一或非门的输出端连接；

一第二或非门，其一个输入端与所述第一非门的输出端连接，其输出端输出一时钟信号；

一第一与非门，其一个输入端与所述第二D触发器的Q端连接，其另一个输入端与所述第三D触发器的Q端连接；

一第二非门，其输入端与所述第一与非门的输出端连接；

一第四D触发器，其时钟端与所述第二非门的输出端连接，其CLK端接收所述复位信号，其D端与所述芯片的内部电源连接；一第二与非门，其一个输入端与所述第四D触发器的Q端连接，其另一个输入端与所述第三D触发器的Q端连接；

一第三非门，其输入端与所述第二与非门的输出端连接；一第三与非门，其一个输入端与所述第四D触发器的Q端连接，其另一个输入端与所述第二D触发器的Q端连接；

一第三或非门，其一个输入端与所述第三与非门的输出端连接，其另一个输入端与所述第三非门的输出端连接，其输出端分别向所述第三开关和第四开关输出一第三控制信号和一第四控制信号；

一第四非门，其输入端接收所述复位信号；

一第四或非门，其一个输入端与所述第三或非门的输出端连接，其另一个输入端与所述第四非门的输出端连接，其又另一个输入端分别与所述第四D触发器的Q端以及第二或非门的另一个输入端连接，其输出端向所述第二开关输出一第二控制信号；

一第四与非门，其一个输入端与所述第四或非门的输出端连接，其另一个输入端与所述第二与非门的输出端连接；以及

一第五非门，其输入端与所述第四与非门的输出端连接，其输出端向所述第一开关输出一第一控制信号。

Images