CN209590170U - 一种能减少漏电流的可寻址测试芯片及其测试系统 - Google Patents

Abstract

本实用新型涉及一种能减少漏电流的可寻址测试芯片及其测试系统。所述测试芯片包括开关电路、寻址电路、若干待测器件和若干焊盘；寻址电路的输出端连接到开关电路的输入端；开关电路的输出端与待测器件的输入端相连，通过开关的通断状态选定待测器件；寻址电路包括若干译码器，开关电路包括多个传输门，其中若干个传输门为一组，同一组传输门的输入端连接到寻址电路中的同一个译码器；多组传输门按信号传递方向连接成多级传输门结构，其中高一级的传输门的输出端连接到与之相连的低一级传输门的输入端，最低一级传输门的输出端与待测器件的测试信号线相连。本实用新型能够在测量过程中有效地减少漏电流。

Description

一种能减少漏电流的可寻址测试芯片及其测试系统

技术领域

本实用新型是关于半导体设计和生产领域，特别涉及一种能减少漏电流的可寻址测试芯片及其测试系统。

背景技术

传统统半导体制造通过短程测试芯片来测试获取生产工艺的缺陷率和成品率，根据在晶圆内放置位置的不同，可分为两类：独立测试芯片和放置在划片槽内的测试芯片。独立测试芯片面积较大，需要占据一个芯片的位置，这样就相当于半导体制造厂商需要支付这一部分面积掩模的制造费用。划片槽是晶圆上为切割芯片时预留的空间，将测试芯片放置于划片槽，可以不占据芯片的位置，这使半导体制造厂商就不需要承担昂贵的掩模费用，节省了大量的成本。

但是短程测试芯片需要将测试单元单独的连接到PAD(焊盘)上，每个测试结构需要两个或多个PAD，这造成了短程测试芯片的面积利用率很低。基于这个考虑，普通可寻址测试芯片通过引入类似于静态记忆体芯片的地址译码电路，大大减少了PAD的数量，相对提高了测试芯片的面积利用率。

普通可寻址测试芯片(Test Chip)是通用的带有可寻址电路的测试芯片，由寻址电路、开关电路、待测器件(DUT)、焊盘(pad)四部分基本结构构成，其中寻址电路与开关电路相连，且输出地址信号以控制开关电路中的开关通断状态；开关电路与待测器件相连，以通过开关的通断状态选择特定的DUT进行测量。

如图1所示，对于区域放置较多DUT的测试芯片，可以将其整个DUT区域划分成若干个小DUT区域，即将DUT划分成若干个阵列，然后再在不同的阵列之间，分别设置开关电路和寻址电路。但是，在实际芯片测试中，更好的设计是只使用一个DUT阵列进行测试，所有的DUT都在同一个DUT区域，在该DUT区域没有多余的电路或设备，这样就更类似于芯片的真实使用场景。

无论是否将DUT划分为若干个DUT区域，当DUT阵列中的DUT数量较多，其所配置的外围电路就会有更多的开关电路，根据可寻址测试的原理，每组测试端口每次仅选中一个DUT进行测试，其余未被选中的开关电路会增加漏电流。采用目前的开关电路结构，其漏电流会达到几十甚至上百纳安的漏电流，从而导致测试芯片测量不够精确。

实用新型内容

本实用新型的主要目的在于克服现有技术中的不足，提供一种可寻址测试芯片及测试系统，能够在测量过程中有效地减少漏电流。

本实用新型公开了一种能减少漏电流的可寻址测试芯片，该测试芯片包括开关电路、寻址电路、若干待测器件和若干焊盘；寻址电路的输出端连接到开关电路的输入端，寻址电路控制开关电路中开关的通断；开关电路的输出端与待测器件的输入端相连，通过开关的通断状态选定待测器件；其特征在于，寻址电路包括若干译码器，开关电路包括多个传输门，其中若干个传输门为一组，同一组传输门的输入端连接到寻址电路中的同一个译码器；多组传输门按信号传递方向连接成多级传输门结构，其中高一级的传输门的输出端连接到与之相连的低一级传输门的输入端，最低一级传输门的输出端与待测器件的测试信号线相连。

作为优选，同一组传输门中的每个传输门所连接的低一级传输门的数量相同。

作为优选，所述寻址电路中每个译码器的型号，根据所连接的该组传输门确定：译码器的数字信号输出位数不小于与其连接的该组传输门中的传输门个数。

作为优选，所有待测器件分布在同一个DUT阵列中，开关电路和寻址电路都设置在该DUT阵列的外围。

上述能减少漏电流的可寻址测试芯片，利用多级传输门作为开关电路，能实现所有的待测器件(DUT)都在同一个DUT区域，在该DUT区域没有多余的电路或设备，只使用一个DUT阵列进行测试，这样就更类似于芯片的真实使用场景。当然，该能减少漏电流的可寻址测试芯片，能实现待测器件不进行阵列分割，也当然能适用待测阵列进行分割的情况，即每个分割后的DUT阵列均需要配置一组开关电路和寻址电路，且整个测试芯片的寻址电路还需要配置一个阵列选择译码器用于DUT阵列选择。

作为优选，所述开关电路包括行开关电路和列开关电路，寻址电路包括行地址译码器和列地址译码器；行地址译码器与行开关电路相连，用于控制行开关电路选定待测器件的所在行；列地址译码器与列开关电路相连，用于控制列开关电路选定待测器件的所在列。

本实用新型还提供一种能减少漏电流的可寻址测试系统，包括测试仪器、探针卡及上述能减少漏电流的可寻址测试芯片，测试仪器与能减少漏电流的可寻址测试芯片通过探针卡相连并构成测试通路。

上述能减少漏电流的可寻址测试系统还包括多用地址寄存器，该多用地址寄存器与测试仪器连接，还与可寻址测试芯片中的寻址电路输入端相连，能根据外部信号的变化实现计数器或移位器的功能。根据多用寄存器的特性，当多用地址寄存器具有移位寄存器功能时，可以有选择地测试待测器件；当多用地址寄存器具有计数器功能时，则产生连续地址信号，无需在测量完一个待测器件后测量另外一个待测器件之前进行测试算法读取、设置，即可将需要测试的待测器件按顺序依次测完。

与现有技术相比，本实用新型的有益效果是：

本实用新型的能减少漏电流的可寻址测试芯片：1)使用多级传输门电路作为开关电路，以控制漏电流；2)在测试芯片上采用一个完整的DUT区域进行测试，不划分DUT阵列，更类似于芯片的真实使用场景；3)与一般的可寻址测试芯片的测试流程相兼容；4)能用于测量真实热点产品中的测试对象。

本实用新型的能减少漏电流的可寻址测试芯片系统，使用上述能减少漏电流的可寻址测试芯片，实现同上的优势。

附图说明

图1为现有测试芯片的DUT阵列布局示意图。

图2为本实用新型测试芯片的DUT阵列布局示意图。

图3为本实用新型测试芯片的结构示意图。

图4为一级传输门的实施例示意图。

图5为二级传输门的实施例示意图。

图6为三级传输门的实施例示意图。

图7为一级传输门及译码器示意图。

图8为三级传输门及译码器示意图。

具体实施方式

下面结合附图与具体实施方式对本实用新型作进一步详细描述：

如图2、图3、图4所示的一种能减少漏电流的可寻址测试芯片，包括开关电路、寻址电路、若干待测器件和若干焊盘；寻址电路与开关电路相连，用于输出地址信号以控制开关电路中的开关通断状态；开关电路与待测器件相连，以通过开关的通断状态选定指定的待测器件。所述寻址电路包括若干译码器。所述开关电路采用多级传输门电路，多级传输门电路的每一级包括若干传输门结构，低一级传输门结构的输入端连接到高一级传输门结构的输出端，最低级传输门结构的输出端分别与待测器件的测试信号线相连接；每个传输门结构的输入端还与寻址电路中的译码器连接，且同级传输门结构的输入端与同一个译码器连接。

当DUT阵列中的DUT数量较多时，其所配置的外围电路就会有更多的开关电路，根据可寻址测试的原理，每组测试端口每次仅选中一个DUT进行测试，其余未被选中的开关电路会增加漏电流。上述能减少漏电流的可寻址测试芯片，使用多级传输门电路作为开关电路，减少了漏电流，因此能准确测量漏电流Ioff等，保证测试芯片进行精确测量。

在多级传输门电路中，同一级的每个传输门结构，所连接的低一级传输门结构数量相同。这样就保证了每个待测器件在测量时的漏电流相同，每个待测器件测量得到的数值精度相同。

所述寻址电路包括若干型号的译码器，译码器的型号根据多级传输门电路进行选择：译码器的数字信号输出位数为N，多级传输门电路中第K级的传输门机构的输入端都与该译码器的输出端连接。其中，K是大于1的整数，即多级传输门电路至少包括两级；N的值不小于第K级传输门结构的个数，即可以采用数字信号输出位数等于第K级传输门结构个数的译码器，也可以采用数字信号输出位数多于第K级传输门结构个数的译码器。

所述能减少漏电流的可寻址测试芯片中，待测器件不进行阵列分割，即所有待测器件在同一个DUT区域中，开关电路和译码器都设置在该DUT区域的外围。

上述能减少漏电流的可寻址测试芯片，利用多级传输门作为开关电路，减少了漏电流，使得不划分DUT阵列成为可能，即在该DUT区域没有多余的电路或设备，只使用一个DUT阵列进行测试，这样就更类似于芯片的真实使用场景。当然，该能减少漏电流的可寻址测试芯片，能实现待测器件不进行阵列分割，也当然能适用待测阵列进行分割的情况，即每个分割后的DUT阵列均需要配置一组开关电路和寻址电路，且整个测试芯片的寻址电路还需要配置一个阵列选择译码器用于DUT阵列选择。

如图3所示，所述开关电路包括行开关电路和列开关电路，寻址电路包括行地址译码器和列地址译码器；行地址译码器与行开关电路相连，用于控制行开关电路选定待测器件的所在行；列地址译码器与列开关电路相连，用于控制列开关电路选定待测器件的所在列。测试时，行地址译码器输出地址信号以控制行开关电路中的开关通断状态，选择被测结构所在的行，列地址译码器输出地址信号以控制列开关电路中的开关通断状态，选择被测结构所在的列，被测的测试结构被唯一确定导通，测试信号可以顺利进入测试结构进行检测。

提供一种能减少漏电流的可寻址测试系统，包括测试仪器、探针卡及上述能减少漏电流的可寻址测试芯片，测试仪器与能减少漏电流的可寻址测试芯片通过探针卡相连并构成测试通路。该可寻址测试系统，使用多级传输门电路作为开关电路的测试芯片，能减少漏电流。

下面提供实施例，说明开关电路采用多级传输门电路，能与原始可寻址测试芯片的测试流程相兼容并能控制漏电流，使不划分DUT阵列成为现实，能用于测量真实热点产品中的晶测试对象。

实施例1

如图4所示的一级传输门电路，1024个传输门结构的输出端分别与待测器件的测试信号线相连接，1024个传输门结构的输入端均连接到同一个译码器。如图7所示，该译码器采用10-1024译码器，10-1024译码器的输出端连接有1024个传输门结构。

对于这1024个DUT，当其中一个DUT被选中导通时，其漏电流的大小采用下述公式进行估计：Ibg＝1023×Ioff_TG；Ioff_TG是指每个传输门结构未导通时所产生的漏电流；估算时，取Ioff_TG为0.1nA，计算得到漏电流Ibg，通过该漏电流Ibg的数量级来看漏电流的情况。很明显，采用一级传输门结构会产生很大的漏电流，Ibg的值会达到100nA，因此不能准确测量漏电流Ioff，不能检测漏电流Ioff异常，也不能准确测量阈值电压Vt。

实施例2

如图5所示的二级传输门电路，1024个DUT通过32-32两级传输门电路引出。对于这1024个DUT，当其中一个DUT被选中导通时，其漏电流的大小采用下述公式进行估计：Ibg＝31×Ioff_TG+31×Ioff_TG；Ioff_TG是指每个传输门结构未导通时所产生的漏电流；估算时，取Ioff_TG为0.1nA，Ibg的值降低到50nA，虽然不能准确测量漏电流Ioff，但能检测部分漏电流Ioff异常，也能相对准确地测量阈值电压Vt。

实施例3

如图6所示的三级传输门电路，1024个DUT通过8-8-16三级传输门电路引出。如图8所示，该8-8-16三级传输门电路包括(8+64+1024)个传输门结构，因此采用3-8译码器、6-64译码器、10-1024译码器，分别与第三级传输门结构的输入端、第二级传输门结构的输入端、第一级传输门结构的输入端连接。

对于这1024个DUT，当其中一个DUT被选中导通时，其漏电流的大小采用下述公式进行估计：Ibg＝7×Ioff_TG+7×Ioff_TG+15×Ioff_TG；Ioff_TG是指每个传输门结构未导通时所产生的漏电流；估算时，取Ioff_TG为0.1nA，Ibg的值降低到10nA，虽然不能准确测量漏电流Ioff，但能检测漏电流Ioff异常，也能准确地测量阈值电压Vt。

最后，需要注意的是，以上列举的仅是本实用新型的具体实施例。显然，本实用新型不限于以上实施例，还可以有很多变形。本领域的普通技术人员能从本实用新型公开的内容中直接导出或联想到的所有变形，均应认为是本实用新型的保护范围。

Claims (6)

1.一种能减少漏电流的可寻址测试芯片，包括开关电路、寻址电路、若干待测器件和若干焊盘；寻址电路的输出端连接到开关电路的输入端，寻址电路控制开关电路中开关的通断；开关电路的输出端与待测器件的输入端相连，通过开关的通断状态选定待测器件；其特征在于，寻址电路包括若干译码器，开关电路包括多个传输门，其中若干个传输门为一组，同一组传输门的输入端连接到寻址电路中的同一个译码器；多组传输门按信号传递方向连接成多级传输门结构，其中高一级的传输门的输出端连接到与之相连的低一级传输门的输入端，最低一级传输门的输出端与待测器件的测试信号线相连。

2.根据权利要求1所述的一种能减少漏电流的可寻址测试芯片，其特征在于，同一组传输门中的每个传输门所连接的低一级传输门的数量相同。

3.根据权利要求1所述的一种能减少漏电流的可寻址测试芯片，其特征在于，所述寻址电路中每个译码器的型号，根据所连接的该组传输门个数确定：译码器的数字信号输出位数不小于与其连接的该组传输门中的传输门个数。

4.根据权利要求1所述的一种能减少漏电流的可寻址测试芯片，其特征在于，所有待测器件分布在同一个DUT阵列中，开关电路和寻址电路都设置在该DUT阵列的外围。

5.根据权利要求1所述的一种能减少漏电流的可寻址测试芯片，其特征在于，所述开关电路包括行开关电路和列开关电路，寻址电路包括行地址译码器和列地址译码器；行地址译码器与行开关电路相连，用于控制行开关电路选定待测器件的所在行；列地址译码器与列开关电路相连，用于控制列开关电路选定待测器件的所在列。

6.一种能减少漏电流的可寻址测试系统，其特征在于，包括测试仪器、探针卡及权利要求1至5中任意一项所述的能减少漏电流的可寻址测试芯片，测试仪器与能减少漏电流的可寻址测试芯片通过探针卡相连并构成测试通路。