CN209218452U - 一种基于封装测试的印制电路板 - Google Patents

Abstract

本实用新型公开了一种基于封装测试的印制电路板，包括：从上至下依次设置的顶层，中间层，以及底层；在所述中间层包括接地层，电源层，电容层以及信号层；所述顶层与所述底层通过所述中间层电气连接；所述电容层设置在所述顶层与所述信号层之间。一种基于封装测试的印制电路板，本申请的设置改变的了现有设计中过孔过长的问题，从根本上解决了电容去耦的问题，使其电源性更加。

Description

一种基于封装测试的印制电路板

技术领域

本实用新型涉及芯片测试领域，尤其涉及一种基于封装测试的印制电路板。

背景技术

在芯片生产过程中，需要通过测试手段保证芯片的各项功能符合设计要求。而芯片测试又可分成两类测试，第一类是晶元封装前的测试，第二类是晶元封装后的测试。这其中，第一类的测试需要使用探针卡(probe card)进行测试，第二类需要使用载板(loadboard)进行测试。

图1目前比较成熟的垂直探针卡测试结构，图2是成熟载板的结构示意图；结合以上两幅示意图简述电源供电结构：芯片测试时，工作电源由测试机(Tester)供应，经过PCB等互连结构，最终将电源供应给芯片(chip或wafer)。由于机台至芯片的供电路径很长，电源供电路径的电感较大，为完成良好的电源供电，通常需要在供电路径上添加各种封装及容值的电容器件来改善电源性能，尤其芯片附近，需要添加大量0.1uF电容用于去耦。但由于测试机台的结构要求，测试载板或者探针卡的设计厚度通常在150mil以上，甚至可以达到300mil以上，而电容摆放位置只能放置在Test side，因此PCB上的电容距离芯片pin或bump始终太远，电容去耦效果不佳。

图3所示，去耦电容均分布在Tester side(测试机台一侧)，板厚影响去耦电容的效果，使得电容供电效果不理想。

基于以上存在的技术问题，本申请提供了解决以上技术问题的技术方案。

发明内容

本实用新型的目的是提供一种基于封装测试的印制电路板，本申请的设置改变的了现有设计中过孔过长的问题，从根本上解决了电容去耦的问题，使其电源性更加。

本实用新型提供的技术方案如下：

一种基于封装测试的印制电路板，包括：从上至下依次设置的顶层，中间层，以及底层；在所述中间层包括接地层，电源层，电容层以及信号层；所述顶层与所述底层通过所述中间层电气连接；所述电容层设置在所述顶层与所述信号层之间。

本申请中，将电容设置位置进行改进，即在现有技术的测试板中增加一个电容层，改变了传统的将电容层焊接的印制电路板的顶层，这样造成的过孔过程，本申请的印制电路板是由从上至下依次设置的顶层，中间层，以及底层；在中间层包括接地层，电源层，电容层以及信号层；顶层与底层通过中间层电气连接；电容层设置在顶层与信号层之间。本申请的设置改变的了现有设计中过孔过长的问题，从根本上解决了电容去耦的问题，使其电源性更加。

进一步优选的，包括：从所述顶层开始，依次向下至第一接地层、电源层以及第二接地层构成所述印制电路板的上板面；从所述信号层开始，向下至所述底层构成所述印制电路板的下板面；所述信号层设置在所述上板面和所述下板面之间。

进一步优选的，包括：所述电容层设置在上板面的第二接地层与所述下板面的信号层之间。

进一步优选的，包括：所述电容层上设置多个电容；且焊盘的方向一致；当电容的焊盘设置在靠近所述上板面一侧时，在所述印制电路板的上板面靠近所述电容板一侧设置多个用于容置电容的容腔。

进一步优选的，包括：所述电容层上设置多个电容；且焊盘的方向一致；当电容的焊盘设置在靠近所述下板面一侧时，在所述印制电路板的下板面靠近所述电容板一侧设置多个用于容置电容的容腔。

进一步优选的，包括：从所述顶层开始，依次向下至第一接地层、电源层以及第二接地层以压合的方式形成所述上板面；从所述信号层开始，向下至所述底层构成所述印制电路板的下板面；以压合的方式形成所述下板面；将所述上板面与所述下板面以压合的方式形成所述印制电路板。

本实用新型提供的一种基于封装测试的印制电路板，有益效果如下：

本申请通过对现有技术的改进，本申请新设计印制电路的电容去耦效果显著提升，可显著改善电源性能，具体表现是电源阻抗可以改善(降低)30％以上。无源阻抗的改善，可以显著降低电源纹波，对于芯片的正常测试有非常重要的意义。

本申请可以有效的提高信号的传输速率，同时可实现通信阻抗的可控性。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种基于封装测试的印制电路板的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是现有技术用于测试晶元的探针卡的结构示意图；

图2是现有技术用于测试晶元的载板的结构示意图；

图3是现有技术去耦电容均匀分布在测试板上的结构示意图；

图4是现有技术去耦电容在测试板上的设置的结构示意图；

图5是本实用新型印刷电路板的结构示意图；

图6是本实用新型电源阻抗曲线图。

附图标号说明：

1.印刷电路板，2.基板，3.接插件，4.探针，5.晶元，6.插座，7.芯片，8.电容，9.测试机台一侧，10.待测物一侧，11.电源供电端，11.现有技术电源阻抗曲线，12.本申请的电源阻抗曲线。

具体实施方式

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中的只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。

本实用新型提供了一种基于封装测试的印制电路板，包括：从上至下依次设置的顶层，中间层，以及底层；在所述中间层包括接地层，电源层，电容层以及信号层；所述顶层与所述底层通过所述中间层电气连接；所述电容层设置在所述顶层与所述信号层之间。

具体的，在本申请中由于现有技术中，参考图1-图4所示；工作电源由测试机(Tester)供应，经过PCB等互连结构，最终将电源供应给芯片(chip或wafer)。由于机台至芯片的供电路径很长，电源供电路径的电感较大，为完成良好的电源供电，通常需要在供电路径上添加各种封装及容值的电容器件来改善电源性能，尤其芯片附近，需要添加大量0.1uF电容用于去耦。但由于测试机台的结构要求，测试载板或者探针卡的设计厚度通常在150mil以上，甚至可以达到300mil以上，而电容摆放位置只能放置在Test side，因此PCB上的电容距离芯片pin或bump始终太远，电容去耦效果不佳的问题；本申请中，参考图5所示；将电容设置位置进行改进，即在现有技术的测试板中增加一个电容层，改变了传统的将电容层焊接的印制电路板的顶层，这样造成的过孔过程，本申请的印制电路板是由从上至下依次设置的顶层，中间层，以及底层；在中间层包括接地层，电源层，电容层以及信号层；顶层与底层通过中间层电气连接；电容层设置在顶层与信号层之间。本申请的设置一方面改变的了现有设计中过孔过长的问题，从根本上解决了电容去耦的问题，使其电源性更加。

优选的，包括：从所述顶层开始，依次向下至第一接地层、电源层以及第二接地层构成所述印制电路板的上板面；从所述信号层开始，向下至所述底层构成所述印制电路板的下板面；所述信号层设置在所述上板面和所述下板面之间。

优选的，包括：所述电容层设置在上板面的第二接地层与所述下板面的信号层之间。

优选的，包括：所述电容层上设置多个电容；且焊盘的方向一致；当电容的焊盘设置在靠近所述上板面一侧时，在所述印制电路板的上板面靠近所述电容板一侧设置多个用于容置电容的容腔。

优选的，包括：所述电容层上设置多个电容；且焊盘的方向一致；当电容的焊盘设置在靠近所述下板面一侧时，在所述印制电路板的下板面靠近所述电容板一侧设置多个用于容置电容的容腔。

电容的设置在两个信号层之间，在对应的层上设置有容置电容的容腔，一方面可以节约空间，避免由于增加电容层，而使印制电路板的厚度增加；另外一面在进行压合的过程中，避免的了对电容的破损。

优选的，包括：从所述顶层开始，依次向下至第一接地层、电源层以及第二接地层以压合的方式形成所述上板面；从所述信号层开始，向下至所述底层构成所述印制电路板的下板面；以压合的方式形成所述下板面；将所述上板面与所述下板面以压合的方式形成所述印制电路板。

具体的，参考图5所示；该例中，电容位于Tester side(测试机台一侧)，电源噪声的流动路径是从电源层PWR1层经过过孔(via)到达Bot层上的电容器件，然后回流到地平面。

图5为本申请印制电路板，通过挖空腔的方式，将电容位置移至电源层下方，在预留合理空间的情况下紧靠电源平面摆放。从图5中可以看出电源噪声流向，噪声经过的过孔长度明显变短，因此达到了去耦电容的效果有明显提升。

图6所示为改善前后电源阻抗对比图，对比可知，本申请新设计印制电路的电容去耦效果显著提升，可显著改善电源性能，具体表现是电源阻抗可以改善(降低)30％以上。无源阻抗的改善，可以显著降低电源纹波，对于芯片的正常测试有非常重要的意义。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (6)

1.一种基于封装测试的印制电路板，其特征在于，包括：

从上至下依次设置的顶层，中间层，以及底层；

在所述中间层包括接地层，电源层，电容层以及信号层；

所述顶层与所述底层通过所述中间层电气连接；

所述电容层设置在所述顶层与所述信号层之间。

2.如权利要求1所述的基于封装测试的印制电路板，其特征在于，包括：

从所述顶层开始，依次向下至第一接地层、电源层以及第二接地层构成所述印制电路板的上板面；

从所述信号层开始，向下至所述底层构成所述印制电路板的下板面；

所述信号层设置在所述上板面和所述下板面之间。

3.如权利要求2所述的基于封装测试的印制电路板，其特征在于，包括：

所述电容层设置在上板面的第二接地层与所述下板面的信号层之间。

4.如权利要求3所述的基于封装测试的印制电路板，其特征在于，包括：

所述电容层上设置多个电容；且焊盘的方向一致；

当电容的焊盘设置在靠近所述上板面一侧时，在所述印制电路板的上板面靠近所述电容层一侧设置多个用于容置电容的容腔。

5.如权利要求3所述的基于封装测试的印制电路板，其特征在于，包括：

所述电容层上设置多个电容；且焊盘的方向一致；

当电容的焊盘设置在靠近所述下板面一侧时，在所述印制电路板的下板面靠近所述电容层一侧设置多个用于容置电容的容腔。

6.如权利要求2-5任一所述的基于封装测试的印制电路板，其特征在于，包括：

从所述顶层开始，依次向下至第一接地层、电源层以及第二接地层以压合的方式形成所述上板面；

从所述信号层开始，向下至所述底层构成所述印制电路板的下板面；以压合的方式形成所述下板面；

将所述上板面与所述下板面以压合的方式形成所述印制电路板。