CN209460285U - 一种基于芯片测试的插座 - Google Patents

Abstract

本实用新型公开了一种基于芯片测试的插座，包括：盖体，底座；所述底座朝向所述盖体的一侧设置有用于容置所述待测试芯片的工位；所述底座背向所述盖体的一侧设置有接插件；还包括印制电路板，所述印制电路板设置在所述工位的下方；所述接插件穿过所述印制电路板与所述待测试芯片的管脚电气连接；且所述印制电路板上设置有电容。本申请通过在测试芯片插座的底座设置焊接电容的印制电路板，通过电容的增加，改变了接插件的电感量，因此提供了电源的性能。

Description

一种基于芯片测试的插座

技术领域

本实用新型涉及芯片测试领域，尤其涉及一种基于芯片测试的插座。

背景技术

在芯片生产过程中，需要通过测试手段保证芯片的各项功能符合设计要求。而芯片测试又可分成2类测试，第一类是晶元封装前的测试，第二类是晶元封装后的测试。这其中，第一类的测试需要使用探针卡(probe)进行测试，第二类测试需要用到载板(loadboard)。载板测试时，为了方便进行筛片，通常会在载板上增加一个插座(socket)，用于存放需要测试的芯片。插座测试针的一端和PCB接触，另一端和芯片针脚接触。

由于目前的芯片以焊球阵列封装为主，插座测试针也成焊球阵列状阵列排布，随着芯片越做越小，芯片的引脚也越来越小，这导致插座测试针越做越细，针的电感也越来越大。带有大电感的针对于电源完整性的影响非常大，电源阻抗会显著提升，电源性能明显下降。

基于以上存在技术问题，本申请提供了解决以上技术问题的技术方案。

发明内容

本实用新型的目的是提供一种基于芯片测试的插座，本申请通过在测试芯片插座的底座设置焊接电容的印制电路板，通过电容的增加，改变了接插件的电感量，因此提供了电源的性能。

本实用新型提供的技术方案如下：

一种用于测试芯片的插座，包括：盖体，底座；所述底座朝向所述盖体的一侧设置有用于容置所述待测试芯片的工位；所述底座背向所述盖体的一侧设置有接插件；还包括印制电路板，所述印制电路板设置在所述工位的下方；所述接插件穿过所述印制电路板与所述待测试芯片的管脚电气连接；且所述印制电路板上设置有电容。

优选的，包括：所述印制电路板的数量为一块或者多块。

优选的，包括：所述印制电路板上设置有多个通孔，所述通孔的数量与所述接插件的数量相同且一一对应。

优选的：所述印制电路板上设置的所述通孔为金属或非金属中一种或两种。

优选的，所述接插件与所述印制电路板上的所述通孔以点接触方式连接，或者导电胶方式连接。

优选的，包括：所述接插件与所述待测试芯片的管脚一一对应。

优选的，所述接插件一端与所述待测试芯片的管脚电气连接，所述接插件的另一端与用于测试待测试芯片的逻辑电路板电气连接。

优选的，所述印制电路板上设置的电容进一步的设置在所述印制电路板的底层。

优选的，所述印制电路板卡设在所述底座上。

本实用新型提供的一种基于芯片测试的插座，有益效果如下：

本申请通过在测试芯片插座的底座设置焊接电容的印制电路板，通过电容的增加，改变了接插件的电感量，因此提供了电源的性能。

本申请中的通过对插座的底座进行结构设计上的改变，增加相关电容设置，使电源性能得以良好的改善；可以显著降低针的电感量，从而降低电源网络的阻抗参数，电源纹波也会明显降低。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种用于测试芯片的插座的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本实用新型基于一种用于测试芯片的插座一个实施例的结构示意图；

图2是本实用新型插座的底座的示意图；

图3是本实用新型印刷电路板的通孔结构示意图。

附图标号说明：

1.盖体，2.工位，3.底座，3.1.接插件，3.2.电容，3.3.印制电路板，4.通孔。

具体实施方式

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中的只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。

本实用新型提供了一种用于测试芯片的插座，包括：盖体1，底座3；底座3朝向盖体1的一侧设置有用于容置待测试芯片的工位；底座3背向盖体1 的一侧设置有接插件3.1；还包括印制电路板，印制电路板设置在工位的下方；接插件3.1穿过印制电路板与待测试芯片的管脚电气连接；且印制电路板上设置有电容3.2。

在本申请中，本实用新型用于测试芯片，可以根据芯片的大小，以及型号适应性的调整本申请的插座尺寸以及接插件3.1的数量；将插座上的盖体1扣合在插座的底座3上，使芯片与底座3上设置的接插件3.1实现良好的接触；由于目前的芯片以焊球阵列封装为主，插座测试针也成焊球阵列状阵列排布，随着芯片越做越小，越来越精致，芯片的引脚也越来越小，这导致插座测试针越做越细，针的电感也越来越大。带有大电感的针对于电源完整性的影响非常大，电源阻抗会显著提升，电源性能明显下降。本申请是为了改变电源阻抗，提高电源性能，因此本申请力图改变电感的大小，通过增加电容3.2降低接插件3.1的电感值；在本申请的底座3后端与盖体1反向的一端加入印制电路板，同时在电路板上焊接电容3.2，接插件3.1与电路板进行电气连接，继而可实现芯片的电源管脚与电路板进行通信；因此在PCB上有针对性的对敏感电源增加电容3.2设计，增加的电容3.2数量，具体的容值的大小根据接插件3.1的长度参数，直径参数等相关参数相关；根据使用的具体情况进行调整其电容3.2的大小。

因此，本申请通过在测试芯片插座的底座3设置焊接电容3.2的印制电路板，通过电容3.2的增加，改变了接插件3.1的电感量，因此提供了电源的性能。

优选的，包括：印制电路板3.3的数量为一块或者多块。

根据使用的需求，以及电路板的布线需求，可以设置多层电路板。

优选的，包括：印制电路板3.3上设置有多个通孔，通孔的数量与接插件 3.1的数量相同且一一对应。

在印制电路也即增加PCB板上设置有多个通孔，通孔的位置与底座3上设置的接插件3.1的位置是一一对应的，同时数量也是一致的。

优选的：印制电路板3.3上设置的通孔4为金属或非金属中一种或两种。

优选的，接插件3.1与印制电路板3.3上的通孔4以点接触方式连接，或者导电胶方式连接。

优选的，包括：接插件3.1与待测试芯片的管脚一一对应。

优选的，接插件3.1一端与待测试芯片的管脚电气连接，接插件3.1的另一端与用于测试待测试芯片的逻辑电路板电气连接。

优选的，印制电路板3.3上设置的电容3.2进一步的设置在印制电路板3.3 的底层。

优选的，印制电路板3.3卡设在底座3上。

具体的，在本申请中印制电路板3.3上的通孔4包括两种，一种为金属的，另一种为非金属的，电源孔为金属化孔，与插座测试针的连接方式为接触连接，如果接触不理想可考虑采用导电胶等补强连接方式。对于不需要和PCB连接的针(例如信号)，对应的孔为非金属化孔。在本申请的芯片测试插座上设置的接插件3.1，一端连接在接插件3.1的底座3上，并与待检测的芯片的管脚是一一对应设置的，接插件3.1的另一端与逻辑电路板信息，该逻辑电路板的中控芯片上编写有针对芯片的测试程序，完成对芯片的电源以及信号模块的相关测试。

本申请中的通过对插座的底座3进行结构设计上的改变，增加相关电容3.2 设置，使电源性能得以良好的改善；可以显著降低针的电感量，从而降低电源网络的阻抗参数，电源纹波也会明显降低。

本申请并没有破坏原有插座的设计，是对原有插座的进一步改进设计，因此本申请节约成本，避免了资源的浪费。积极的利用现有技术的资源，改善现有技术问题，解决了现有技术中一大难题。

应当说明的是，上述实施例均可根据需要自由组合。以上仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (4)

1.一种基于芯片测试的插座，其特征在于，包括：

盖体，底座；

所述底座朝向所述盖体的一侧设置有用于容置待测试芯片的工位；

所述底座背向所述盖体的一侧设置有接插件，所述接插件与所述待测试芯片的管脚一一对应；所述接插件一端与所述待测试芯片的管脚电气连接，所述接插件的另一端与用于测试待测试芯片的逻辑电路板电气连接；

还包括印制电路板，所述印制电路板设置在所述工位的下方；所述接插件穿过所述印制电路板与所述待测试芯片的管脚电气连接；且所述印制电路板上设置有电容；所述印制电路板上设置的电容进一步的设置在所述印制电路板的底层；

所述印制电路板的数量为一块或者多块；

所述印制电路板上设置有多个通孔，所述通孔的数量与所述接插件的数量相同且一一对应。

2.如权利要求1所述的基于芯片测试的插座，其特征在于：

所述印制电路板上设置的所述通孔为金属或非金属中一种或两种。

3.如权利要求1所述的基于芯片测试的插座，其特征在于：

所述接插件与所述印制电路板上的所述通孔以点接触方式连接，或者导电胶方式连接。

4.如权利要求1所述的基于芯片测试的插座，其特征在于：

所述印制电路板卡设在所述底座上。