CN209057404U - 一种印制电路板 - Google Patents

Abstract

本实用新型公开了一种印制电路板，包括：第一印制卡、第二印制卡以及至少一个电容；所述电容埋设在所述第一印制卡中；所述第一印制卡设置在所述第二印制卡的上方，并形成电气通路。在申请中，将现有的印制电路板设置成上下两块，也即为第一印制卡，和第二印制卡，并将去耦电容设置在第一印制卡，解决了现有技术中板厚造成的过孔长的问题，从而影响去耦电容的效果，使得电容供电效果不理想的问题。

Description

一种印制电路板

技术领域

本实用新型涉及芯片测试领域，尤其涉及一种印制电路板。

背景技术

在芯片生产过程中，需要通过测试手段保证芯片的各项功能符合设计要求。而芯片测试又可分成两类测试，第一类是晶元封装前的测试，第二类是晶元封装后的测试。这其中，第一类的测试需要使用探针卡(probe card)进行测试，第二类需要使用载板(loadboard)进行测试。

图1是目前比较成熟的垂直探针卡测试结构示意图，图2是成熟载板的结构示意图；结合图1和图2简述电源供电结构：芯片测试时，工作电源由测试机(Tester)供应，经过PCB等互连结构，最终将电源供应给芯片(chip或wafer)。由于机台至芯片的供电路径很长，电源供电路径的电感较大，为完成良好的电源供电，通常需要在供电路径上添加各种封装及容值的电容器件来改善电源性能，尤其芯片附近，需要添加大量0.1uF电容用于去耦。但由于测试机台的结构要求，测试载板或者探针卡的设计厚度通常在150mil以上，甚至可以达到300mil以上，而电容摆放位置只能放置在Test side，因此PCB上的电容距离芯片pin或bump始终太远，电容去耦效果不佳。

如下图3所示，去耦电容均分布在Tester side，板厚影响去耦电容的效果，使得电容供电效果不理想。

基于以上存在的技术问题，本申请提供了解决以上技术问题的技术方案。

发明内容

本实用新型的目的是提供一种印制电路板，将印制电路板设置成上下两块，也即为第一印制卡，和第二印制卡，并将去耦电容设置在第一印制卡，解决了现有技术中板厚造成的过孔长的问题，从而提高了影响去耦电容的效果。

本实用新型提供的技术方案如下：

一种印制电路板，包括：第一印制卡、第二印制卡以及至少一个电容；所述电容埋设在所述第一印制卡中；所述第一印制卡设置在所述第二印制卡的上方，并形成电气通路。

在申请中，将现有的印制电路板设置成上下两块，也即为第一印制卡，和第二印制卡，并将去耦电容设置在第一印制卡，解决了现有技术中板厚造成的过孔长的问题，从而影响去耦电容的效果，使得电容供电效果不理想的问题。

进一步优选的，包括：所述电容的厚度为不大于1mm。

进一步优选的，包括：所述电容的厚度为不大于0.3mm。

进一步优选的，所述电容的封装信号为：0201/01005。

进一步优选的，所述第一印制卡包括顶层、以及第一印制层；所述第一印制层内设置有多个信号层；所述电容埋设在多个信号层中的两个信号层之间。

进一步优选的，所述第二印制卡包括第二印制层、以及底层；所述印制电路板的结构依次设置为顶层、第一印制层、第二印制层、以及底层。

进一步优选的，所述第一印制卡以及所述第二印制卡以压合的方式形成所述印制电路板。

本实用新型提供的一种印制电路板，有益效果如下：

本申请新设计方案，电容去耦效果显著提升，可显著改善电源性能，具体表现是电源阻抗可以改善(降低)30％以上。无源阻抗的改善，可以显著降低电源纹波，对于芯片的正常测试有非常重要的意义。

本申请新设计方案，可以有效的提高信号的传输速率，同时可实现通信阻抗的可控性。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种印制电路板板的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是现有技术用于测试晶元的探针卡的结构示意图；

图2是现有技术用于测试晶元的载板的结构示意图；

图3是现有技术去耦电容均匀分布在测试板上的结构示意图；

图4是本实用新型印刷电路板的结构示意图；

图5是本实用新型电源阻抗曲线图。

附图标号说明：

1.印刷电路板，2.基板，3.接插件，4.探针，5.晶元，6.插座，7.芯片，8.电容，9.测试机台一侧，10.待测物一侧，11.电源供电端，12.现有技术电源阻抗曲线，13.本申请的电源阻抗曲线，14.第一印制卡，15.第二印制卡，16.焊接球。

具体实施方式

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对照附图说明本实用新型的具体实施方式。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中的只示意性地表示出了与本实用新型相关的部分，它们并不代表其作为产品的实际结构。

本申请提供了一种印制电路板的一个实施例，如图4包括：第一印制卡14、第二印制卡以及至少一个电容8；电容8埋设在第一印制卡14中；第一印制卡14设置在第二印制卡15的上方，并形成电气通路。

具体的，在本申请中，芯片测试时，参考图1和图2所示；工作电源由测试机(Tester)供应，经过PCB等互连结构，最终将电源供应给芯片(chip或wafer)。由于机台至芯片的供电路径很长，参考图3所示，电源供电路径的电感较大，为完成良好的电源供电，通常需要在供电路径上添加各种封装及容值的电容器件来改善电源性能，尤其芯片附近，需要添加大量0.1uF电容用于去耦。但由于测试机台的结构要求，测试载板或者探针卡的设计厚度通常在150mil以上，甚至可以达到300mil以上，而电容摆放位置只能放置在Test side，因此PCB上的电容距离芯片pin或bump始终太远，电容去耦效果不佳。因此本申请为解决现有技术的技术问题，将常规设计中的一块PCB(载板或者探针卡)拆分成两块PCB，即子卡为第一印制卡14，母版为第二印制卡15；将子卡厚度要尽量薄，子卡上设计有部分去耦电容，并将其埋设在第一印制卡14的信号层中，这种设计改变了现有技术中，电容8与待测芯片之间的距离，也即减小了过孔长度，两个印制板之间通过焊接球实现电气连接。

因此，在申请中，将现有的印制电路板设置成上下两块，也即为第一印制卡14，和第二印制卡15，并将去耦电容设置在第一印制卡14，解决了现有技术中板厚造成的过孔长的问题，从而影响去耦电容的效果，使得电容供电效果不理想的问题。

优选的，包括：电容的厚度为不大于1mm。

优选的，包括：电容的厚度为不大于0.3mm。

优选的，电容的封装信号为：0201/01005。

优选的，第一印制卡14包括顶层、以及第一印制层；第一印制层内设置有多个信号层；电容埋设在多个信号层中的两个信号层之间。

优选的，第二印制卡15包括第二印制层、以及底层；印制电路板的结构依次设置为顶层、第一印制层、第二印制层、以及底层。

优选的，第一印制卡14以及第二印制卡15以压合的方式形成印制电路板。

具体的，在本申请中，参考图4所示；将印制电路板的子卡做到尽量薄，假设，子卡可以设计为4层，电容埋在中间两层，电容通常选择封装为0201/01005的型号，容值根据需要选择，电容厚度一般在0.3mm以内，电容厚度要尽量薄，目的是方便埋容。根据应用需求，尽量在满足过孔长度的同时，进一步的控制器子卡的厚度，满足去耦电容的效果的最简化。

通过本申请进行测取电源阻抗，为改善前后电源阻抗对比图，如图5所示，曲线12和曲线13对比可知，新设计中，电源阻抗改善30％以上。

因此本申请新设计方案，电容去耦效果显著提升，可显著改善电源性能，具体表现是电源阻抗可以改善(降低)30％以上。无源阻抗的改善，可以显著降低电源纹波，对于芯片的正常测试有非常重要的意义。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (7)

1.一种印制电路板，其特征在于，包括：

第一印制卡、第二印制卡以及至少一个电容；

所述电容埋设在所述第一印制卡中；

所述第一印制卡设置在所述第二印制卡的上方，并形成电气通路。

2.如权利要求1所述的印制电路板，其特征在于，包括：

所述电容的厚度为不大于1mm。

3.如权利要求1所述的印制电路板，其特征在于，包括：

所述电容的厚度为不大于0.3mm。

4.如权利要求1-3任一所述的印制电路板，其特征在于，所述电容的封装信号为：0201/01005。

5.如权利要求4所述的印制电路板，其特征在于，所述第一印制卡包括顶层、以及第一印制层；

所述第一印制层内设置有多个信号层；

所述电容埋设在多个信号层中的两个信号层之间。

6.如权利要求5所述的印制电路板，其特征在于，所述第二印制卡包括第二印制层、以及底层；

所述印制电路板的结构依次设置为顶层、第一印制层、第二印制层、以及底层。

7.如权利要求1所述的印制电路板，其特征在于，所述第一印制卡以及所述第二印制卡以压合的方式形成所述印制电路板。