CN206494968U - 低蒸汽压气溶胶辅助的cvd - Google Patents

低蒸汽压气溶胶辅助的cvd Download PDF

Info

Publication number
CN206494968U
CN206494968U CN201621184367.4U CN201621184367U CN206494968U CN 206494968 U CN206494968 U CN 206494968U CN 201621184367 U CN201621184367 U CN 201621184367U CN 206494968 U CN206494968 U CN 206494968U
Authority
CN
China
Prior art keywords
substrate
electrode
predecessor
aerosol
aerosol droplets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201621184367.4U
Other languages
English (en)
Inventor
兰加·拉奥·阿内帕利
奈尔施·奇尔曼奥·巴古
普莉娜·松特海利亚·古拉迪雅
罗伯特·杨·维塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/045,081 external-priority patent/US10163629B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of CN206494968U publication Critical patent/CN206494968U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述用于处理在基板表面上的膜的系统和方法。所述系统具有气溶胶发生器，所述气溶胶发生器从一或多种前驱物的冷凝物质(液体或固体)来形成液滴。载气流过所述冷凝物质，并将液滴推向放在基板处理区域中的基板。与气溶胶发生器连接的直列泵也可以用于将液滴推向基板。直流(DC)电场被施加在两个导电板之间，这两个导电板被构造为使所述液滴在这两个导电板之间经过。所述液滴的大小通过所述DC电场的施加而按需要地减小。在穿过所述DC电场后，所述液滴进入所述基板处理区域，并且与所述基板进行化学反应来沉积或蚀刻膜。

Description

低蒸汽压气溶胶辅助的CVD
相关申请的交叉引用
本申请是2016年2月16日提交的申请号为15/045,081美国专利申请的部分继续申请；所述美国专利申请要求享有2015年11月16日提交的申请号为62/255,644的美国临时专利申请的权益。15/045,081和62/255,644的公开内容全文出于所有目的以引用的方式并入本文。
技术领域
本文所述的实施方式涉及使用低蒸汽压前驱物来进行的化学气相沉积。
背景技术
通过气体的化学反应在基板上形成膜是现代半导体器件制造过程中的主要步骤之一。这些沉积工艺包括化学气相沉积(CVD)以及等离子体增强化学气相沉积(PECVD)，PECVD结合传统CVD技术使用等离子体。CVD和PECVD电介质层可以用作在半导体器件中的不同层。例如，电介质层可以用作在器件中的导电线路或互连件之间的金属间的电介质层。或者，电介质层可以用作阻挡层、蚀刻停止层或间隔件，以及其它的层。
化学前驱物已引入到基板处理腔室的基板处理区域中。基板定位在基板处理区域内，并且一或多种前驱物可被引入到基板处理区域中，以沉积膜。液体前驱物可通过以下方式来使用：使载气以“起泡”的方式穿过液体，以将蒸汽载送到基板处理区域中。这种技术的有效性取决于该液体的蒸汽压。该液体的温度可增大以提高蒸汽压。也已使用超声发生器来生成液滴以增加前驱物到基板处理区域的递送，然而，液滴大小可不利地影响沉积均匀性和间隙填充能力。
需要用于在气溶胶辅助的(aerosol-assisted)CVD中减小液滴大小以拓宽可利用低蒸汽压前驱物的可用应用的方法。
实用新型内容
描述用于处理在基板表面上的膜的系统和方法。所述系统具有气溶胶发生器，所述气溶胶发生器从一或多种前驱物的冷凝物质(液体或固体)来形成液滴。载气流过所述冷凝物质，并将液滴推向放在基板处理区域中的基板。与气溶胶发生器连接的直列机械泵(inline mechanical pump)也可以用于将液滴推向基板。直流(DC)电场被施加在两个导电板之间，这两个导电板被构造为使所述液滴在这两个导电板之间经过。所述液滴的大小通过所述DC电场的施加而按需要地减小。在穿过所述DC电场后，所述液滴进入所述基板处理区域，并且与所述基板进行化学反应来沉积或蚀刻膜。
本文所述的实施方式包括用于在基板上形成自组(self-assembled)单层的装置。所述装置包括加热的载气源。所述装置还进一步包括气溶胶发生器，所述气溶胶发生器被构造为从所述加热的载气源接收加热的载气，并且被构造为从冷凝物质前驱物来产生气溶胶液滴。所述装置还进一步包括前驱物导管，所述前驱物导管被构造为接收所述气溶胶液滴。所述装置还进一步包括DC电源。所述装置还进一步包括顶部电极和底部电极。所述顶部电极和所述底部电极是平行的，并且形成电气间隙，所述电气间隙被构造为接收所述气溶胶液滴。借助真空电馈通(vacuum electrical feedthrough)，用来自所述DC电源的差分电压对所述顶部电极和所述底部电极进行偏置。所述差分电压被施加在所述顶部电极和所述底部电极之间，用以减小所述气溶胶液滴的大小。所述装置还进一步包括基板基座，所述基板基座设置在所述腔室内的基板处理区域内。所述基板基座被构造为在所述自组单层的形成过程中支撑所述基板。
所述差分电压可被选择为形成具有在500V/cm与20000V/cm之间的幅值的电场。所述差分电压可以在100伏与2千伏之间。所述气溶胶液滴可以具有在3nm与75nm之间的直径。
本文所公开的实施方式包括基板处理装置。所述基板处理装置包括基板基座，所述基板基座设置在所述基板处理装置内的基板处理区域内。所述基板基座被构造为在所述膜的处理过程中支撑基板。所述基板处理装置还进一步包括载气源。所述基板处理装置还进一步包括气溶胶发生器，所述气溶胶发生器被构造为从所述载气源接收载气，并且被构造为从液体前驱物来产生气溶胶液滴。所述基板处理装置还进一步加热器，所述加热器用于加热所述载气源与所述气溶胶发生器之间的所述载气。所述基板处理装置还进一步包括压电式换能器(piezoelectric transducer)，所述压电式换能器被附连到所述气溶胶发生器，用以促成所述气溶胶液滴的产生。所述基板处理装置还进一步包括前驱物导管，所述前驱物导管被构造为接收所述气溶胶液滴。所述基板处理装置还进一步包括DC电源。所述基板处理装置还进一步包括第一电极和第二电极。所述第一电极和所述第二电极彼此平行，并由间隙分开。所述间隙被构造为接收所述气溶胶液滴并且借助真空电馈通从所述DC电源接收电压。所述电压被施加在所述第一电极和所述第二电极之间，用以将所述气溶胶液滴的大小减小到3nm与75nm之间的气溶胶液滴大小并且将所述气溶胶液滴的大小维持在3nm与75nm之间，直至所述气溶胶液滴到达所述基板。
所述液体前驱物可以包括辛基磷酸(CH3(CH2)6CH2-P(O)(OH)2)、全氟化辛基磷酸(CF3(CF2)5CH2-CH2-P(O)(OH)2)、十八烷基膦酸(CH3(CH2)16CH2-P(O)(OH)2)、癸基膦酸、三甲苯基膦酸、环己基膦酸、己基膦酸或丁基膦酸中的一或多种。所述第一电极和所述第二电极可以是水平的。所述基板可平行于所述第一电极和所述第二电极两者。所述基板可设置在所述第一电极和所述第二电极之间。所述压电式换能器可与所述液体前驱物直接接触。可通过将固体前驱物溶解于溶剂中来形成所述液体前驱物。所述基板可垂直于所述第一电极和所述第二电极两者。所述基板基座可为电绝缘体。
本文所公开的实施方式包括用于在基板上形成膜的基板处理腔室。所述基板处理腔室包括载气源。所述基板处理腔室还进一步包括气溶胶发生器，所述气溶胶发生器被构造为从加热的载气源接收加热的载气，并且被构造为从冷凝物质前驱物来产生气溶胶液滴。所述基板处理腔室还进一步包括前驱物导管，所述前驱物导管被构造为接收所述气溶胶液滴。所述基板处理腔室还进一步包括DC电源。所述基板处理腔室还进一步包括第一电极和第二电极，所述第一电极和第二电极被构造为从DC电源接收DC电压。所述第一电极和所述第二电极是平行的，并且在所述第一电极与所述第二电极之间形成间隙。所述DC电压被施加在所述第一电极和所述底第二电极之间，用以减小所述气溶胶液滴的大小。施加在所述第一电极与所述第二电极之间的所述DC电压形成电场，所述电场从所述第一电极直接指向所述基板并直接指向所述第二电极。所述基板处理腔室还进一步包括基板基座，所述基板基座设置在所述腔室内的基板处理区域内。所述基板基座被构造为在所述膜的处理过程中支撑所述基板。
所述间隙可被构造为直接从所述前驱物导管接收所述气溶胶液滴，而不使得所述气溶胶液滴穿过所述第一电极或所述第二电极。所述间隙可被构造为通过所述第一电极或所述第二电极中的一或多个孔隙接收所述气溶胶液滴。所述基板基座可以包括碳块(carbon block)。
本发明的实施方式包括在基板上形成层的方法。所述方法包括将所述基板放入基板处理腔室的基板处理区域中。所述方法还进一步包括将液体前驱物放入气溶胶发生器中。所述方法还进一步包括使载气流入所述气溶胶发生器中，用以产生气溶胶液滴。所述方法还进一步包括将电场施加至所述气溶胶液滴。所述方法还进一步包括使所述气溶胶液滴流入所述基板处理区域中。所述方法还进一步包括在所述基板上从所述气溶胶液滴来形成所述层。
所述层可为II-VI族或III-V族半导体之一。所述层可为氮化硼、氮化铝、砷化镓、磷化镓、砷化铟或锑化铟之一。所述层可为金属氧化物，或者可由氧和金属元素组成。所述电场可为具有指向所述基板的电场的DC电场。所述方法可进一步包括使第二前驱物流入所述基板处理区域中，用以在所述层上形成单层。在形成所述层的过程中基板处理区域中的电子温度可低于0.5eV。
本发明的实施方式包括处理基板上的层的方法。所述方法包括将所述基板放入基板处理腔室的基板处理区域中。所述方法还进一步包括将固体前驱物溶解于溶剂中，用以在气溶胶发生器内形成前驱物溶液。所述方法还进一步包括使载气流入所述气溶胶发生器中，用以产生气溶胶液滴。所述方法还进一步包括将电场施加至所述气溶胶液滴。所述方法还进一步包括使所述气溶胶液滴流入所述基板处理区域中。所述方法还进一步包括通过与所述气溶胶液滴的化学反应来蚀刻所述基板上的层。
所述层可以仅由两种元素组成。所述层可由III族元素和V族元素组成。所述层可由II族元素和VI族元素组成。所述方法可进一步包括使第二前驱物流入所述基板处理区域中，用以将一个单层从所述层移除。所述电场可为具有指向所述基板的电场的DC电场。所述电场可以具有在500V/cm与20000V/cm之间的幅值。所述气溶胶液滴可以具有在3nm与75nm之间的直径。在蚀刻所述层的过程中基板处理区域中的电子温度可低于0.5eV。
另外的实施方式以及特征在以下描述中部分阐明，并且部分在查阅本说明书后将变得对本领域技术人员显而易见，或者可通过实践所公开的实施方式来了解。所公开的实施方式的特征和优点可借助于本说明书中描述的手段、组合和方法来实现和达成。
附图说明
对所公开的实施方式的本质和优点的进一步的理解可以参考本说明书其余部分以及附图实现。
图1示出根据实施方式的成膜(film formation)工艺的流程图。
图2示出根据实施方式的成膜工艺的流程图。
图3A是根据实施方式在选择性沉积自组单层后的图案化基板的侧视图。
图3B是根据实施方式在使用自组单层进行选择性沉积后的图案化基板的侧视图。
图3C是根据实施方式在移除自组单层后的图案化基板的侧视图。
图3D是未在本文中公开的实施方式的在选择性沉积自组单层后的图案化基板的侧视图。
图4示出根据实施方式的没有和具有自组单层的材料的接触角的图。
图5A示出根据实施方式的基板处理腔室的横截面示意图。
图5B示出根据实施方式的基板处理腔室的横截面示意图。
图5C示出根据实施方式的基板处理腔室的横截面示意图。
图6示出包括根据实施方式的方法的沉积技术的示意性对照图。
图7示出根据实施方式的示例性的基板处理系统的俯视图。
在附图中，类似部件和/或特征可以具有相同参考标记。另外，相同类型的各种部件可通过在参考标记后加上破折号和区分类似部件的第二参考标记来区分。如果在本说明书中仅仅使用第一参考标记，那么描述都适用于具有相同的第一参考标记的类似部件中的任一者，而不管第二参考标记如何。
具体实施方式
描述用于处理在基板表面上的膜的系统和方法。所述系统具有气溶胶发生器，所述气溶胶发生器从一或多种前驱物的冷凝物质(液体或固体)来形成液滴。载气流过所述冷凝物质，并将液滴推向放在基板处理区域中的基板。与气溶胶发生器连接的直列机械泵也可以用于将液滴推向基板。直流(DC)电场被施加在两个导电板之间，这两个导电板被构造为使所述液滴在这两个导电板之间经过。所述液滴的大小通过所述DC电场的施加而按需要地减小。在穿过所述DC电场后，所述液滴进入所述基板处理区域，并且与所述基板进行化学反应来沉积或蚀刻膜。
期望拓宽可用于例如CVD、原子层蚀刻(ALEt)和原子层沉积(ALD)腔室中的一套可用化学前驱物。低蒸汽压固体前驱物和高沸点液体前驱物已经难以在蒸汽相递送到CVD、ALEt或ALD腔室中。这限制了前驱物在薄膜材料沉积中的使用。改进固体和低蒸汽压液体至处理腔室中的递送可尤其改进含有多于一种元素的膜的沉积。自组单层(SAM)可尤其受益于低蒸汽压前驱物的使用。比起液体沉积工艺，半导体膜形成应用更受益于干法沉积工艺(蒸汽相)。
本文所述的实施方式可涉及具有低蒸汽压的固体前驱物和/或液体前驱物。液体和固体(或它们的组合)通常可描述为冷凝物质。冷凝物质由一直受相邻原子/分子施加的力影响的原子/分子组成，并且根据实施方式可定义为基本没有或没有平均自由行程(meanfree path)的物质。在实施方式中，具有低蒸汽压的固体前驱物可溶解于单一溶剂或相容溶剂的混合物中，并且这种组合可被称为冷凝物质。气溶胶由冷凝物质形成，并且可使用超声加湿器来形成。超声加湿器可以具有压电式换能器，所述压电式换能器可以在一或多个频率操作。超声加湿器可以生成气溶胶液滴，使用载气(诸如氮(N2)或氩(Ar))将所述气溶胶液滴载送到反应腔室(基板处理区域)中。载气可为惰性，并且既不与冷凝物质形成共价化学键也不与基板形成共价化学键。与气溶胶发生器连接的直列机械泵也可以用于将液滴推向基板。
气溶胶液滴可以穿过导管，所述导管被加热来阻止冷凝，或者促成在气溶胶液滴进入基板处理区域后与基板的反应。基板处理区域在基板处理腔室内，并且是在将前驱物递送到基板处理区域中之前抽空大气气体的真空腔室。在实施方式中，基板处理区域被密封以隔绝外部大气，并且可在比大气压低得多的压力下操作，从而抽空大气气体。冷凝物质前驱物不需要是挥发性的以生成气溶胶液滴。冷凝物质前驱物可溶解于溶剂或溶剂的混合物中，气溶胶液滴从中产生。由于本文所述的实施方式，现可使用更广范围的前驱物，因为挥发性不再是必要的。基板处理腔室还可被构造有可产生电场的两个电极。已经发现，电场可按期望减小气溶胶液滴的大小或维持气溶胶液滴的较小大小。
为了更好地理解和了解本文所述的实施方式，现参考图1和图2，图1和图2是根据实施方式的成膜工艺(101和201)的流程图。同时将会参考图5A，图5A包括根据实施方式的基板处理腔室1001的横截面示意图。图5A、图5B、图5C的基板处理腔室的任一者或它们元件的组合可以用来执行本文所述的工艺(例如，101或102)。在工艺101中，在操作110中，将基板1013递送到基板处理腔室1001的基板处理区域中。基板1013被基板基座1014支撑，所述基板基座1014可由使热控制的液体通过基板基座1014而被电阻式地加热和/或冷却。基板基座的一部分和整个基板1013示为在基板处理区域内。基板处理区域另外由石英挡板1012和石英外壳1016界定，石英挡板1012和石英外壳1016可被包括以在成膜过程中以有益的方式降低腔室主体1006的温度。
在操作120中，将固体前驱物溶解于溶剂中，并且放入具有压电式换能器1004-1的气溶胶发生器1003-1中。在操作130中，在加热的载气源1002中加热载气，并且使载气流入气溶胶发生器1003-1中。通过向换能器的顶部和底部施加振荡电压来振动压电式换能器1004-1，并且在气溶胶发生器1003-1中从前驱物溶液产生气溶胶液滴(操作140)。另外，在操作140中，气溶胶液滴流过前驱物导管1015-1并且通过顶盖1005进入基板处理腔室1001。在进入容纳有基板1013的基板处理区域前，气溶胶液滴还流过顶部电极1009，并且接着流过底部电极1010。DC电场被施加在顶部电极1009与底部电极1010之间，同时气溶胶液滴在两个电极之间经过(操作150)。电场被施加在电场区域1011中，并且从顶部电极1009指向底部电极1010。绝缘体1008被构造为维持顶部电极1009与底部电极1010之间的电气分离。在实施方式中，腔室主体1006和顶盖1005还可与顶部电极1009和底部电极1010之一或两者电气绝缘。DC电压差在DC电源1007内产生，并且借助真空相容电馈通来传入基板处理区域。在实施方式中，通过施加垂直于基板1013的主平面的DC电场来减小或维持气溶胶液滴的较小大小。顶部电极1009和底部电极1010具有允许气溶胶液滴穿过这两者的穿孔，但是这两者还是平面的，并且每者均平行于基板1013的主平面。基板还可在沉积过程中被电气偏置。在操作160中，从气溶胶液滴沉积膜在基板1013上，并且在操作170中，将基板从基板处理区域移除。
气溶胶发生器1003可定位成靠近基板处理腔室1001，以进一步维持较小的气溶胶液滴大小。气溶胶发生器1003内的容积可大致与将处理的基板的面积成比例。例如，对于300mm基板，可使用一升气溶胶发生器1003来产生气溶胶液滴。可使用质量流量控制器来控制前驱物导管1015-1内的气溶胶液滴向基板处理腔室1001流动的流量。前驱物导管1015-1可含有受热的活性炭，用以维持气溶胶液滴的高温(高于室温)，这还帮助维持较小的气溶胶液滴大小。
对于成膜工艺101，已经使用固体前驱物。在实施方式中，可能已经使用固体或液体前驱物，并且固体前驱物示例性地表现出在容纳低蒸汽压前驱物上的技术有效性。在接下来的实例中，使用液体前驱物，但是在实施方式中，固体前驱物可以替代液体前驱物。在操作210中，将基板放入基板处理区域内。
将液体前驱物放入有嵌入式换能器1004-2的气溶胶发生器1003-2中。在加热的载气源1002中加热载气，并且使载气流入气溶胶发生器1003-2。通过向换能器的顶部和底部施加振荡电压来振动换能器1004-2，并且在气溶胶发生器1003-2中从前驱物溶液产生气溶胶液滴(操作220)。根据实施方式，液体前驱物还可溶解于一种溶剂或相容溶剂的组合中，正如第一实例的固体前驱物的情况那样。接着，气溶胶液滴流过前驱物导管1015-2并且通过顶盖1005进入基板处理腔室1001。在操作230中，在进入容纳有基板1013的基板处理区域前，气溶胶液滴还接着流过顶部电极1009，并且流过底部电极1010。在进入基板处理区域前，DC电场被施加在顶部电极1009与底部电极1010之间，同时气溶胶液滴在两个电极之间经过。电场被施加在电场区域1011中，并且从顶部电极1009指向底部电极1010。绝缘体1008被构造为维持顶部电极1009与底部电极1010之间的电气分离。DC电压差在DC电源1007内产生，并且借助真空相容电馈通来传入基板处理区域。在实施方式中，通过施加垂直于基板1013的主平面的DC电场来减小或维持气溶胶液滴的较小大小。顶部电极1009和底部电极1010具有允许气溶胶液滴穿过这两者的一或多个穿孔，但是这两者还是平面的，并且每者均平行于基板1013的主平面。在实施方式中，基座可相对于腔室主体1006、顶部电极1009和/或底部电极1010被电气偏置。
从较小气溶胶液滴沉积薄膜在基板1013上。基板处理区域可被抽空以移除未反应气溶胶液滴和反应副产物。有不同化学特性的第二前驱物接着流入基板处理区域(操作240)，用以在操作250中，完成“原子”层沉积膜(ALD)的形成。如果尚未达到目标厚度，那么工艺可以重复(操作260)。一旦达到目标厚度，在操作270中，将基板从基板处理区域移除。一般来说，前驱物可以按一种相继、交替的方式被递送到基板处理区域，如实例中那样，或者根据实施方式，它们可以同时进入反应器。在实施方式中，前驱物在进入基板处理区域前，可与彼此组合。
本文所述的工艺和设备的益处可涉及处理时间的减少。已经发现，使用低蒸汽前驱物来进行的成膜经常需要数个小时并且甚至是数十小时，才能得到有益的膜厚度。根据实施方式，本文所述的技术和硬件可用来使膜蚀刻/成膜时间减少超过100至超过1000倍。在实施方案中，蚀刻/沉积时间可以在5秒与5分钟之间，或者在15秒与2分钟之间。本文所述的蒸汽蚀刻或气相沉积技术是“干法”工艺，其中反应是由气体表面化学反应主导。一些现有技术工艺涉及将图案化基板浸入含低蒸汽压力前驱物的液体溶液中，用以获得期望的蚀刻或沉积速率。在本文中，前驱物以气相被递送到基板，并且工艺可因此描述为干法工艺。本文所述的干法工艺避免可能因液体处理的表面张力对小线宽的图案化基板造成的损坏。干法工艺和设备的益处包括实现高蚀刻/沉积速率，同时避免图案毁坏。
在所有本文所述的实施方式中，前驱物呈冷凝物质相，这可包括溶解在溶剂中。在实施方式中，该冷凝物质前驱物的蒸汽压力在溶解前(或者如果完全未使用到溶剂)可以为零、低至不可测量、低于10Torr、低于20Torr或低于30Torr。根据实施方式，在溶解后，含冷凝物质前驱物和合适溶剂的溶液的蒸汽压可为10Torr、低于30Torr或低于50Torr。示例性冷凝物质前驱物将会在引入激发性的沉积应用(motivating deposition application)后呈现。
可受益于本文所述的技术和硬件的示例性的沉积应用是形成自组单层，这可涉及使用低蒸汽压液体前驱物。本文所述的沉积工艺的益处是精细且复杂地图案化基板上的极度共形沉积速率。较深的间隙、沟槽或过孔相对沟槽内的较深部分来说经常在它们的开口附近呈现更高的沉积速率，尤其是在液滴大小相较特征大小或线宽来说较大的时候。根据实施方式，本文所述的方法可以用来沉积具有在0.5nm与20nm之间、在1nm与10nm之间或在2nm与5nm之间的均匀或相对均匀的厚度的共形膜(conformal film)。所述方法可替代地用于以均匀蚀刻速率来蚀刻，无论图案化基板上的图案化多复杂都是如此。在实施方式中，过孔或沟槽(特征)的宽度和深度可以在3nm与20nm之间或在5nm与10nm之间。所有本文所述的参数可适用于蚀刻和沉积两者，但是例示性的实例描述的是沉积工艺。在实施方式中，过孔或沟槽的宽度(在更窄的维度上)可以小于30nm、小于20nm或小于10nm。深度在本文中是从沟槽的顶部至底部来测量的。“顶部”、“上方”和“向上”在本文中将用来描述垂直地远离于基板平面并且在垂直方向上更远离基板的主平面的部分/方向。“竖直”将用来描述朝向“顶部”在“向上”方向上对准的对象。其它类似术语也可使用，它们含义现将清楚。
示例性的低蒸汽压前驱物包括可用于形成自组单层(SAM)的前驱物。本文所述的技术可以用于除了以下所呈现的那些外的许多地方，不过例示性的实例可有助于理解本文所公开的实施方式。用于沉积自组单层的前驱物可以具有在化学上与头部部分(headmoiety,HM)区分开来的尾部部分(tail moiety,TM)，HM已被发现对于自组单层的形成来说是有益的。前驱物可为磷酸，所述磷酸包括具有化学式PO(OH)2的HM。根据实施方式，低蒸汽压冷凝物质前驱物所述液体前驱物可以包括辛基磷酸(CH3(CH2)6CH2-P(O)(OH)2)、全氟化辛基磷酸(CF3(CF2)5CH2-CH2-P(O)(OH)2)、十八烷基膦酸(CH3(CH2)16CH2-P(O)(OH)2)、癸基膦酸、三甲苯基膦酸、环己基膦酸、己基膦酸或丁基膦酸中的一或多种。
尾部部分(TM)可阻止或阻碍在后续暴露于第二沉积前驱物的过程中在图案化的层上成膜。根据实施方式，磷酸前驱物的尾部部分可以包括具有在链中共价键合到彼此的多于5个碳原子、多于6个碳原子或多于7个碳原子的全氟化烷基团。对于更小的碳链，存在更大的氟原子作为对小得多的氢原子的替代似乎阻碍了图案化层成核。在实施方式中，磷酸前驱物的尾部部分可以包括具有在链中共价键合的多于12个碳原子、多于14个碳原子或多于16个碳原子的烷基团。根据实施方式，TM可以包含线型或芳族烃，诸如-CH2、C6H5、C6H4、C2H5或-CH2CH2CH3。
用于沉积自组单层(SAM)的前驱物可以提供共价键合到基板的头部部分，以及从共价键远离基板延伸的尾部部分。尾部部分包括称为链的相对长的共价键序列。在实施方式中，SAM可稳定为(阻止分解(resist decomposition))高达300℃或350℃基板温度。化学前驱物分子的HM可以包含含硫基团，诸如硫醇基团。根据实施方式，前驱物可为甲硫醇(CH3SH)、乙硫醇(C2H5SH)或丁硫醇(C4H9SH)、N-烷基硫醇{CH3(CH2)n-1SH，其中n为8、12、16、18、20、22或29}。在实施方式中，前驱物可为CF3和CF2封端的硫醇(terminated thiols)中的一或多种，诸如CF3(CF2)n(CH2)11)SH和CF3(CF2)9(CH2)nSH(其中n为2、11或17)，以及n为9-15的(CF3(CH2)nSH)。根据实施方式，头部基团可以包含含氮基团。在实施方式中，前驱物可为3-氨基丙基三乙氧基硅烷(APTES)、(3-氨丙基)三甲氧基硅烷((3-Aminopropyl)trimethoxysilane，APTMS)、1,3二氨基丙烷、乙二胺、乙二胺四乙酸、二乙胺和甲胺中的一或多种。
膜沉积到图案化的层上在SAM上的速率可远低于膜沉积到未被自组单层覆盖的部分上的速率。膜沉积在SAM上的速率可以因SAM存在而降低，并且这个沉积速率可远低于SAM不存在的情况。在实施方式中，在无SAM的部分上沉积的速率可为大于在SAM部分上生长的速率的100倍、大于150倍或大于200倍。SAM层的存在或缺乏可由低蒸汽压前驱物与图案化基板上的不同暴露部分在亲合性(affinity)上的差异确定。例如，SAM的沉积速率可以在暴露的金属部分上容易进行，但是在图案化基板的暴露的电介质部分上并非如此。金属部分可以是导电的，并且可以包含形成处于冷凝物质状态的导电材料的元素或由这种元素组成(如果并不存在其它元素的话)。在实施方式中，SAM层的在暴露的金属部分上的沉积速率可以是超过在暴露的电介质部分上的沉积速率的10、15、20或25倍。
在实施方式中，前驱物可沉积在图案化的层的两个或更多个化学上不同的部分上，但是可以在这两个部分的仅一者上形成共价键。在另一部分上，前驱物可通过物理吸附(physisorption)来键合，这意味着在前驱物与第二暴露表面部分之间并未形成共价键。在这种情景下，物理吸附的前驱物可被容易地移除，同时允许化学吸附(chemisorb)(共价键合)的前驱物留下。这是一种用于产生选择性地沉积的SAM层的替代方法。
如此处生长的自组单层(SAM)可以被选择性地沉积在图案化基板的一些部分上，但不沉积在其它部分上。接着，后续沉积可以在无SAM涂层的区域上进行。本文所述的方法相较于涉及到平版印刷式图案化的传统方法来说，可节省成本并且提高覆盖的准确性(overlay accuracy)。在SAM选择性沉积后，后续沉积也可称为选择性沉积，但是所述后续沉积是选择性地沉积的SAM层的倒像(reverse image)。后续沉积的膜可以在完成的集成电路的运行中或在另外处理中具有更大的实用性(相较SAM来说)。图3A、图3B和图3C是自组单层310和选择性地沉积的电介质315-1的选择性沉积期间或之后的某些点处的图案化基板的侧视图。在图3A中，自组单层310被沉积在位于图案化基板301内的间隙中的暴露的铜305上，但不沉积在其它的暴露部分上。暴露的铜305可以是裸露的，即，在铜305的顶部与自组单层310之间可不具有衬垫层或阻挡层。
图3B示出选择性地沉积的电介质315-1，所述电介质315-1形成在无自组单层的位置，在实例中，即非铜的任何地方。每处自组单层310可被移除以留下选择性地沉积的电介质315-1，例外的是图案化基板301的间隙中的嵌入的铜305，如图3C所示。图3D是在本文中未公开实施方式的在选择性地沉积自组单层后的图案化基板的侧视图。形成自组单层的现有技术方法已利用图3A-3C的工艺流程来得到测试，并趋向于产生选择性地沉积的电介质315-2，这种选择性地沉积的电介质315-2覆盖在嵌入的铜305的各部分上，并且增加在完成器件内的电阻率或造成完成器件故障。
图4示出根据实施方式的没有和具有被吸附的自组单层的材料的接触角(contactangle)的图。通过用去离子水润湿表面并且观察由水作用于各种材料形成的角度来在每个表面上测量接触角。氧化硅、低k电介质、铜和氮化钛被表征来测量接触角，并且从左至右示出四种材料。图4中的每个虚线矩形表示四种材料中的一种材料，并且包含两次测量：一次测量是从裸露表面，并且一次测量是在暴露于十八烷基膦酸(被称为ODPA)之后。仅铜显示在裸露表面与暴露于十八烷基膦酸的表面之间的统计学显著差异。在裸露表面和暴露表面之间缺乏差异证明十八烷基膦酸未化学吸附到氧化硅、低k电介质和氮化钛中的每者上。在实施方式中，自组单层可被形成在图案化基板的一些部分(例如，铜)上，而不形成在另一部分上。根据实施方式，接着，后续沉积可以仅在无SAM涂层的区域上进行。
根据实施方式，可用于溶解低蒸汽压冷凝物质前驱物的示例性的溶剂可以包括异丙醇(IPA)、1-丁醇、甲苯、二甲苯、苯、己烷、环己烷、四氢呋喃、二甲亚砜、二甲基甲酰胺、乙腈、二氯甲烷、乙酸乙酯和三氯甲烷中的一或多种。在实施方式中，溶剂可以包含芳族烃，可以包含碳和氢或由碳和氢组成，或者可以包括碳、氢和氧或由碳、氢和氧组成。
图5A示出根据实施方式的基板处理腔室的横截面示意图，所述基板处理腔室可以用于执行前述方法。基板温度在沉积过程中可升高至高于室温，这取决于生长的膜类型。本文中介绍的干法工艺使得工艺能够在比现有技术液体工艺更高的温度下执行。较小的气溶胶液滴可以离开石英挡板1012的孔，接着会接近并且接触基板1013，同时基板被维持处于在100℃与800℃之间、在200℃与700℃之间、在300℃与600℃之间或在400℃与500℃之间的温度。这些基板温度可存在于所有本文所述的沉积操作。腔室主体1006和/或顶盖1005可为不锈钢(例如，SST 304或优选地SST 316)材料，这种材料能够承受相对高的温度(可能高达400℃)，同时维持石英挡板1012/石英外壳1016内的基板处理区域与腔室主体1006和顶盖1005外的大气之间的真空完整性(vacuum integrity)。腔室主体1006、顶盖1005和任何其它部件可用O形环密封，所述O形环可与特定工艺环境相容，用以确保基板处理区域与基板处理腔室1001外的大气之间的气体隔离。
腔室主体1006和/或顶盖1005可借助使冷却剂流过通过例如不锈钢加工或形成的冷却剂通道来冷却。冷却剂通道可设置在O形环连接件附近，以防O形环暴露于高温下。为了安全或降低石英挡板1012和石英外壳1016(基板处理区域)内的基础压力(basepressure)，顶盖1005和/或腔室主体1006的温度可在成膜期间维持低于70℃。石英挡板1012和石英外壳1016的存在可进一步促成顶盖1005和/或腔室主体1006的操作温度的降低。石英挡板1012(例如，带孔隙的石英部分)、顶部电极1009和/或底部电极1010可在成膜期间保持低于100℃。基板基座1014可被加热至基板1013的先前给出的期望温度，并且将基板1013的温度维持处于有助于工艺的水平。基板基座1014是可竖直地调整的，用以在将基板1013相对于石英挡板1012的底部定位过程中提供灵活性。热电偶可附接到顶盖1005和/或腔室主体1006或嵌入在顶盖1005和/或腔室主体1006内，用以提供对温度和/或冷却剂流量的反馈控制。热电偶还可用于在超过安全温度上限设定点情况下，停止前驱物流量，并且还停止给基板基座1014加热。
在实施方式中，在本文所述的沉积工艺过程中基板处理区域中的压力可为在10Torr与750Torr之间、在20Torr与700Torr之间或在100Torr与600Torr之间。根据实施方式，反应可热进行(proceed thermally)，仅由基板本身d温度激发。在依赖于基板温度实现沉积反应的实施方式中，术语“不含等离子体”在本文中可以用来描述在不使用或实质上不使用等离子体功率的应用期间的基板处理区域。在基板处理区域中缺乏等离子体将以可分开或组合地使用的若干互补方式量化。等离子体功率还可保持低于小阈值量，以使适当反应能够进行。在实施方式中，施加到基板处理区域的等离子体功率可以小于100瓦、小于50瓦、小于30瓦、小于10瓦，并且可为0瓦。
任何局部等离子体的缺乏(或量值减小)在使沉积工艺更共形并且更不可能使特征变形上是令人满意的。术语“不含等离子体”在本文中将会用来描述在不将或实质上不将等离子体功率施加到基板处理区域期间的基板处理区域。另一方面，根据实施方式，基板处理区域中的电子温度可以小于0.5eV、小于0.45eV、小于0.4eV或小于0.35eV。在实施方式中，低蒸汽压前驱物在进入基板处理区域前不会在任何远程等离子体中受到激发。例如，在远程等离子体区域或单独的腔室区域存在并且用于将气溶胶液滴引导向基板处理区域以及任何远程区域可为如本文定义的不含等离子体的情况下。
间隙(在图5A中示为电场区域1011)存在于顶部电极1009与底部电极1010之间。形成电场区域1011的间隙在底部电极1010的顶表面与顶部电极1009的底表面之间受到测量。根据实施方式，电场区域1011的高度可为在0.5mm与10mm之间或在1mm与3mm之间。在实施方式中，施加在顶部电极1009与底部电极1010之间以维持或实现较小气溶胶液滴大小的电压可以是将顶部电极1009相对于底部电极1010置于正电位的DC电压，或是将底部电极1010相对于顶部电极1009置于负电位的DC电压。根据实施方式，DC电压差的幅值可为在100伏与2千伏之间、在200伏与1000伏之间或在500伏与800伏之间。在实施方式中，顶部电极1009与底部电极1010之间的DC电场可以具有在500V/cm与20000V/cm之间、在1000V/cm与10000V/cm之间或在2000V/cm与7000V/cm之间的幅值。根据实施方式，已经发现，通过施加DC电场将减小较小直径的液滴，或维持它们的大小，甚至在气溶胶液滴不带电荷且无极性的情况下也是如此。
现将描述本文所述的硬件和工艺的另外益处。现有技术气溶胶液滴已经具有在约0.5μm与几μm之间的直径。由于将前驱物递送到基板的较大直径液滴的存在，产生若干问题。根据实施方式，此处形成的气溶胶液滴可以具有在3nm与75nm之间、在5nm与50nm之间或在10nm与25nm之间的直径。较小气溶胶液滴尺寸促成前驱物源穿透到图案化基板上的更小特征中。更小的大小可以导致增强的材料间隙填充和间隙内更少的留出空隙(trappedvoid)。更小的大小由于穿透狭窄间隙的能力而还可实现更共形的沉积。气溶胶液滴具有更小的大小还增加了表面/体积比(surface to volume ratio)，这使低蒸汽压前驱物(以及如果使用溶剂时的溶剂)中存在的元素能够更快速地释放。一些元素是沉积的膜中不期望的。本文所述的更小的液滴大小使得不期望的元素(例如，碳或氢)形成在沉积反应过程中容易从表面脱离的挥发性物质。另外的益处包括使用本文所述的技术来实现的减小的表面粗糙度以及晶界(grain boundary)数量和大小的减小。
可使用超声搅拌(grain boundaries)在气溶胶发生器1003中产生较小的气溶胶液滴。如上所述，气溶胶液滴的大小可通过在气溶胶液滴进入基板处理区域前在电场区域1011中施加DC电场来减小(或它们的生长被阻止)。颗粒过滤器1019可安装在气溶胶发生器1003下游，以进一步减小被允许穿过前驱物导管1015、穿过电场区域1011并且进入基板处理区域的气溶胶液滴的大小。根据实施方式，颗粒过滤器1019可以允许具有小于0.3μm、小于0.25μm或小于0.2μm的直径的气溶胶液滴穿过，同时抑制或阻止具有大于这些大小阈值的直径的液滴流动。过滤器可放置在沿前驱物导管1015的任何位置处，包括在顶部电极1009正上方的位置处。在实施方式中，过滤器可位于顶部电极1009中、可位于电场区域1011中、可位于底部电极1010中，或甚至在底部电极1010下游。气溶胶液滴的大小可使用原位颗粒大小分析器(诸如冷凝颗粒计数器或检测器)来测量。
在所有本文所述的沉积操作过程中，在将气溶胶液滴引入基板处理区域中前，可使用真空泵1017来抽空基板处理腔室1001内的基板处理区域。在释放到大气中前，一些化学物质可能需要在穿过真空泵1017后进一步地处理。洗涤器1018可放置在真空泵1017下游，用以在释放工艺流出物前修改或移除工艺流出物的化学成分。闭环排放反馈系统可以用来维持基板处理区域内的期望压力。如果基板处理区域内的压力被测量为高于设定值的压力(或过压情况)，那么自动阀(未示出)可释放基板处理腔室1001内的压力，使基板处理区域向真空泵1017和洗涤器1018开放。
本文所述的设备和技术可用于蚀刻或形成多种层，包括金属、半导体和绝缘体。根据实施方式，这些层可以是共形的，并且可以是由有机或无机分子或原子层沉积(ALD)来形成的自组单层(SAM)。仅仅作为例示性的实例，可使用这些技术蚀刻或沉积的膜包括砷化铟镓、磷化铟镓、砷化镓和氧化钛。在实施方式中，膜可为金属氧化物、III-V半导体或II-VI半导体。
图5A示出用于将低蒸汽压前驱物递送到基板处理区域中的两个气溶胶发生器(1003-1和1003-2)。可以存在多于两个气溶胶发生器，并且它们可以被非气溶胶生成源来增强，为增加可读性，所述非气溶胶生成源在附图中未示出。在气溶胶发生器中的一或多个中的换能器可替代地剔除(leave off)，用以为非气溶胶生成源配备图示的硬件。在膜生长过程中，气溶胶生成源中的一或多个可以用来将掺杂物递送到膜，正如可用于生长掺杂有电子受体或供体的半导体的情况那样。以此方式，n型或p型半导体(例如，硅)可使用本文所述的技术和硬件来形成。
图5B示出根据实施方式的另一基板处理腔室1101的横截面示意图，所述基板处理腔室也可用于执行前述方法。每个实施方式的特征和要素可添加至另一实施方式的一些或所有特征和要素，以得到另外的实施方式。基板1113被放入基板处理腔室1101的基板处理区域中，用于沉积。基板1113被支撑在底部电极1114上。载气从载气源1102通过载气供应阀1104流入气溶胶发生器1110中。RF功率源1106被构造为将交流电信号(例如，超声)供应到设置成与气溶胶发生器1110物理接触的压电式换能器1108。压电式换能器1108蒸发冷凝物质前驱物源(例如，固体或液体)，并且源自于载气源1102的载气流过气溶胶发生器1110，并且将蒸发的前驱物通过腔室入口阀1111载送到基板处理腔室1101的基板处理区域中。载气可以在如前所述穿过载气供应阀1104并且进入气溶胶发生器1110之前受到加热。
底部电极1114平行于顶部电极1112，并且蒸发的前驱物或气溶胶液滴从这些电极之间递送到基板处理区域中。图5A示出通过这些电极中的一个电极被递送的气溶胶液滴，并且图5B示出不需要流过电极的构造。DC电源(在此时未示出)被构造为在顶部电极1112与底部电极1114之间施加DC电压，以实现或维持基板处理区域中蒸发的前驱物中的较小液滴大小。电场从顶部电极1112指向底部电极1114。电绝缘体设置在顶部电极1112与底部电极1114之间，用以确保可独立可控的电压电平。在实施方式中，DC电压差在DC电源内生成，可使用真空馈通施加至顶部电极1112和底部电极1114，或直接施加至这些电极，而不需要首先穿过真空。在实施方式中，通过施加垂直于基板1113的DC电场来减小或维持气溶胶液滴的较小大小。在实施方式中，顶部电极1112和底部电极1114是平面的，并且各自平行于基板1113的主平面。基板可在沉积过程中受到电气偏置。从气溶胶液滴沉积膜在基板1113上。未反应的前驱物或其它工艺流出物可使用真空泵1118泵送出，并且洗涤器1120可用来使工艺流出物在化学上发生更改，用以提高环境的相容性。
加热器线圈1116可设置在顶部电极1112和/或底部电极1114上。加热顶部电极1112和/或底部电极1114阻碍了蒸发的前驱物冷凝并且进一步减小液滴大小。基板温度在沉积过程中可升高至高于室温，这取决于生长的膜类型。本文中介绍的干法工艺使得工艺能够在比现有技术液体工艺更高的温度下执行。根据实施方式，蒸发的前驱物与基板1113接触的同时，基板维持在100℃与800℃之间、在200℃与700℃之间、在300℃与600℃之间或在400℃与500℃之间的温度。工艺压力也在之前给出，并且为了简洁起见，这里将不在此重复。根据实施方式，反应可热进行，仅由基板本身的温度激发。基板处理区域可描述为不含等离子体，它的定义先前已呈现出。根据实施方式，顶部电极1112与底部电极1114之间的间隙可为在1.0mm与10mm之间或在1.5mm与3mm之间。电压、电场强度、液滴大小和工艺益处先前已呈现出。
图5C示出根据实施方式的另一基板处理腔室1201的横截面示意图，所述基板处理腔室也可用于执行前述方法。每个实施方式的特征和要素可添加至另一实施方式的一些或所有特征和要素，以得到另外的实施方式。基板1215在沉积前被放入基板处理腔室1201的基板处理区域中。基板1215被支撑在基板基座1216上。基板基座1216可为真空相容材料，在实施方式中为电绝缘体。基板基座1216可进一步被构造为是在本文所述的基板温度下可真空相容的。在实施方式中，基板基座1216可为碳块，并且可以包含碳或由碳组成。载气从载气源1202流入气溶胶发生器1210中，并且以起泡的方式通过液体前驱物1206。RF功率源(未示出)被构造为将交流电信号(例如，超声)供应到设置在气溶胶发生器1210内部的压电式换能器1204。压电式换能器1204可振动以有益地促成液体前驱物1206的气溶胶液滴朝基板处理腔室1201的基板处理区域的载送。
在这个特定实施方式中，电极竖直对准。第一电极1214也平行于第二电极1218，并且蒸发的前驱物或气溶胶液滴通过第一电极1214递送到在两个电极之间的基板处理区域中。图5A示出通过这些电极中的一个电极被递送的气溶胶液滴，并且图5C示出有这种共有性质的构造。DC电源(在此时未示出)被构造为在第一电极1214与第二电极1218之间施加DC电压，以实现或维持基板处理区域中蒸发的前驱物中的较小液滴大小。电场从第一电极1214指向第二电极1218。第一电极1214与第二电极1218之间的所有直接连接是电气绝缘的。在实施方式中，入口板1212也可通过在第一电极1214与入口板1212之间插入入口绝缘体1213来与第一电极1214电气隔离。类似地，出口板1220可通过在第二电极1218与出口板1220之间插入出口绝缘体1219来与第二电极1218电气隔离。在实施方式中，DC电压差在DC电源内生成，可使用真空馈通施加至第一电极1214和第二电极1218，或直接施加至这些电极，而不需要首先穿过真空。相较图5A和图5B中描绘的每个实施方式来说，在实施方式中，通过施加平行于基板1215的DC电场来减小或维持气溶胶液滴的较小大小。在实施方式中，第一电极1214和第二电极1218是平面的，并且各自垂直于基板1215的主平面。从气溶胶液滴沉积膜在基板1215上。根据实施方式，未反应的前驱物或其它工艺流出物可经过第二电极1218、出口绝缘体1219和出口板1220泵送出。工艺流出物可通过真空泵1222泵送出。基板温度、工艺压力、电场强度、液滴大小和工艺益处先前已呈现出。
图6示出包括根据实施方式的方法的沉积技术的示意性对照图。湿法喷涂热解、干法喷涂热解、气溶胶辅助的CVD(本文中的方法)和粉末喷涂热解各自在图6中呈现，并且进行比较。湿法喷涂热解和干法喷涂热解、气溶胶辅助的CVD(AACVD)和粉末喷涂热解各自可以具有形成较大液滴1511的能力。在干法喷涂热解、AACVD和粉末喷涂热解的情况下，较大液滴1511可与载体流体1512分离。使用本文所述器械和方法的各个方面来减小液滴的大小，并且维持较小的大小以蒸发前驱物1531。薄膜1541的期望的均匀性通过使前驱物混合物(precursor amalgamation)的大小减至并包括单独分子组分来实现。均匀的薄膜1541形成在基板1551上，同时在湿法喷涂热解、干法喷涂热解和粉末喷涂热解中的每者中仍观察到成团。
到目前为止论述的实例使用低蒸汽压前驱物通过交替暴露或连续暴露来将膜沉积在基板上。本文所述的技术还可用于通过暴露于具有低蒸汽压的蚀刻前驱物(蚀刻剂)以交替暴露或连续暴露的方式来执行蚀刻。在实施方式中，低蒸汽压蚀刻剂可为含卤素前驱物、含氟前驱物、含氯前驱物或含溴前驱物。根据实施方式，低蒸汽压蚀刻剂可为含金属和卤素的前驱物，其中卤素可为氟、氯或溴。类似地，低蒸汽压蚀刻剂可为卤化物(例如，卤代烷)。低蒸汽压蚀刻剂可以具有长烷基链，如本文中其它地方所述，所述长烷基链与通过本文所呈现的技术补救的低蒸汽压相关联。
在实施方式中，本文所述的工艺可以涉及在每次交替暴露于第一前驱物和第二前驱物时，移除单层。根据实施方式，本文所述的工艺可以涉及在每次交替暴露于第一前驱物和第二前驱物时，进行单层材料沉积。第一前驱物和第二前驱物两者可为用气溶胶产生技术制备的低蒸汽压前驱物。或者，前驱物中的一者可为可用气溶胶产生技术来制备的低蒸汽压前驱物，而另一者可能具有相对高的蒸汽压并且通过更简单的传统手段递送到基板处理区域。
在所有本文所述的实施方式中，低蒸汽压冷凝物质前驱物(例如，固体前驱物或液体前驱物)可以在5mgm(毫克/分钟)与500mgm之间、在10mgm与300mgm之间或在25mgm与200mgm之间的流量供应。可以使用两种或更多种低蒸汽压冷凝物质前驱物，在这种情况下，每一种前驱物可以具有在以上所给出的范围之间的流量。其它类型的前驱物也可使用，正如原子层沉积可出现的情况那样。在本文所述的实施方式的任一者中，其它前驱物可以在5sccm与2000sccm之间、在10sccm与1000sccm之间或在25sccm与700sccm之间的流量供应。在实施方式中，相较现有技术气溶胶辅助的化学气相沉积的缓慢沉积速率来说，使用本文所述的气溶胶液滴生成方法和硬件的膜生长速率可以超过可以超过或者可以超过
在原子层沉积工艺过程中，所述实施方式中的每者可在按顺序交替暴露之间具有抽空操作。一般来说，在交替暴露沉积序列过程中，所有本文所述工艺的沉积操作和蚀刻操作可简单地代之以在前驱物流入基板处理区域过程中有中止(stoppage)。或者，可使用一种气体来主动地净化(actively purge)基板处理区域，所述气体基本不显现对图案化基板上的暴露材料的化学反应性。在前驱物中止或主动净化后，下一种前驱物可以流入基板处理区域，以继续图案化基板的蚀刻/沉积/在图案化基板上的蚀刻/沉积。
金属可以包含一种“金属元素”或由这种“金属元素”组成，这种金属元素形成仅由该金属元素组成的呈固体的导电材料。在实施方式中，仅由这一种金属元素(或是呈相对纯的形式的金属)组成的导电材料可以具有在20℃低于10-5Ω-m的导电率。根据实施方式，当与另一导电材料相结合时，这种导电材料可以形成欧姆接触。如本文所述的金属区域可由金属元素组成，或者也可以是金属氮化物，因为氮具有低电负性(electronegativity)，这通常使金属氮化物能够维持导电性。在实施方式中，金属氮化物可以包含金属元素和氮，并且可由金属元素和氮组成。在钨和氮化钨的示例性的情况下，金属可以包含钨或由钨组成，并且金属氮化物可以包含钨和氮或由钨和氮组成。
本文所述的工艺的优点和益处在于材料在基板上沉积或蚀刻的共形速率。如本文所使用，诸如共形蚀刻、共形沉积和共形膜之类的术语是指与图案化的表面的轮廓共形的膜或移除速度，无论该表面的形状如何。移除速率或沉积层的顶表面和底表面可为大体上平行的。本领域的普通技术人员将认识到，沉积工艺很有可能不是100％共形，并且因此，术语“大体上”允许可接受的公差。类似地，共形层是指具有大体上均匀的厚度的层。共形层可以具有与内表面形状相同的外表面。
基板处理腔室的实施方式可结合到用于生产集成电路芯片的更大制造系统中。图7示出实施方式中的具有沉积腔室、蚀刻腔室、烘烤腔室和固化腔室的一个此类基板处理系统(主机)2101。在该图中，一对前开式标准舱(front opening unified pods)(负载锁定腔室2102)供应多种大小的基板，这些基板由机器人臂2104接收并且在放入到基板处理腔室2108a-f中的一个中之前放入到低压保持区域2106中。第二机器人臂2110可以用于将基板晶片从保持区域2106传输到基板处理腔室2108a-f并传输回。每个基板处理腔室2108a-f可被装配来执行许多基板处理操作，这些基板处理操作除了循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、原子层蚀刻、预先清洁、脱气、取向和其它基板工艺之外，还包括了本文中描述的干法蚀刻工艺。
如本文中所用，“图案化基板”可为具有或没有层形成在其上的支撑基板。图案化基板可为多种掺杂浓度以及分布的绝缘体或半导体，并且可例如为用于集成电路制造中的那类半导体基板。图案化基板的暴露的“金属”主要是金属元素，但可包括少量浓度的其它元素组分，诸如氮、氢、硅和碳。暴露的“金属”可由金属元素组成或实质上由金属元素组成。图案化基板的暴露的“金属氮化物”主要是氮和金属元素，但可包括少量浓度的其它元素组分，诸如氮、氢、硅和碳。暴露的“金属氮化物”可由氮和金属元素组成或实质上由氮和金属元素组成。可根据本文所述的方法处理的层的其它实例包括氧化钛、氧化铝、氧化锆、钛掺杂氧化硅和氧化铪。
图案化基板的暴露的“硅”或“多晶硅”主要是Si，但可包括少量浓度的其它元素组分，诸如氮、氢和碳。暴露的“硅”或“多晶硅”可由硅组成或实质上由硅组成。图案化基板的暴露的“氮化硅”主要是硅和氮，但可包括少量浓度的其它元素组分，诸如氮、氢和碳。“暴露的氮化硅”可由硅和氮组成或实质上由硅和氮组成。图案化基板的暴露的“氧化硅”主要是SiO2，但可包括少量浓度的其它元素组分(例如氮、氢和碳)。在一些实施方式中，使用本文所公开的方法来蚀刻的氧化硅区域实质上由硅和氧组成。
本文所述的载气可为惰性气体。词语“惰性气体”是指在蚀刻或并入层时不形成化学键的任何气体。示例性的惰性气体包括稀有气体，但也可以包括其它气体，只要在(通常)痕量被捕陷在层中时不形成化学键即可。
间隙是具有任何的水平深宽比的蚀刻几何形状。从表面的上方来看，间隙可呈圆形、椭圆形、多边形、矩形，或者各种其它形状。“沟槽”是长间隙。沟槽可具有围绕材料的岛状物的壕沟的形状，深宽比为壕沟的长度或周长除以该壕沟的宽度。“过孔”是短间隙，具有水平深宽比，如从上方来看，几乎是整体的。过孔可呈圆形、略椭圆形、多边形或略矩形。过孔可填充有金属或可不填充金属来形成竖直的电连接。
在已公开若干实施方式的情况下，本领域的技术人员将认识到，在不背离所公开的实施方式的精神的情况下，可以使用各种修改、替代结构和等效物。另外，多个熟知的工艺和元件尚未描述，以避免不必要地模糊所公开的实施方式。因此，以上描述不应视为限制权利要求书的范围。
在提供某个范围的值时，应当理解，该范围的上限与下限之间的每一个居间值(除非上下文清楚地另外指明，到下限单位的十分之一)也确切地公开。涵盖了在陈述范围中的任何陈述值或居间值与这个陈述范围中的任何其它陈述值或居间值之间的每个更小的范围。这些更小的范围的上限和下限可被独立地包括于所述范围内或排除于所述范围外，并且在更小的范围中包括任一极限值、不包括极限值或包括两个限值的每个范围也被涵盖在所公开的实施方式内，根据陈述范围中的任何确切地排除的极限值而定。在陈述范围包括这些极限值中的一或两个情况下，还包括排除那些所包括的极限值中的任一个或两个的范围。
如本文和随附权利要求书所所用，单数形式“一个”、“一种”和“所述”包括复数指称对象，除非上下文清楚地另外指明。因此，例如，提及“一种工艺”包括多种此类工艺，并且提及“介电材料”包括指称本领域的技术人员所已知的一或多种介电材料以及等效物等等。
另外，术语“包括”和“包含”在用于本说明书以及随附的权利要求书时，旨在指明存在陈述的特征、整数、部件或步骤，但是它们并不排除一或多个其它特征、整数、部件、步骤、动作或分组的存在或添加。

Claims (17)

1.一种用于在基板上形成自组单层的装置，所述装置包括：
加热的载气源；
气溶胶发生器，所述气溶胶发生器被构造为从所述加热的载气源中接收加热的载气，并且构造为从冷凝物质前驱物来产生气溶胶液滴；
前驱物导管，所述前驱物导管被构造为接收所述气溶胶液滴；
DC电源；
顶部电极和底部电极，其中所述顶部电极和所述底部电极是平行的，并且形成电气间隙，所述电气间隙被构造为接收所述气溶胶液滴，其中所述顶部电极和所述底部电极借助真空电馈通，用来自所述DC电源的差分电压进行偏置；其中所述差分电压施加在所述顶部电极和所述底部电极之间，用以减小所述气溶胶液滴大小；
基板基座，所述基板基座设置在腔室内的基板处理区域内，其中所述基板基座被构造为在所述自组单层形成过程中支撑所述基板。
2.根据权利要求1所述的装置，其特征在于，所述差分电压被选择为形成具有在500V/cm与20,000V/cm之间的幅值的电场。
3.根据权利要求1所述的装置，其特征在于，所述差分电压在100伏与2千伏之间。
4.根据权利要求1所述的装置，其特征在于，所述气溶胶液滴具有3nm与75nm之间的直径。
5.一种基板处理装置，所述基板处理装置包括：
基板基座，所述基板基座设置在所述基板处理装置内的基板处理区域内，其中所述基板基座被构造为在膜的处理过程中支撑所述基板；
载气源；
气溶胶发生器，所述气溶胶发生器被构造为从所述载气源中接收载气，并且构造为从液体前驱物来产生气溶胶液滴；
加热器，所述加热器被构造为加热所述载气源与所述气溶胶发生器之间的所述载气；
压电式换能器，所述压电式换能器被附连到所述气溶胶发生器，用以促成所述气溶胶液滴产生；
前驱物导管，所述前驱物导管被构造为接收所述气溶胶液滴；
DC电源；
第一电极和第二电极，其中所述第一电极和所述第二电极彼此平行，并由间隙分开，并且其中所述间隙被构造为接收所述气溶胶液滴并且借助真空电馈通从所述DC电源接收电压；其中所述电压被施加在所述第一电极和所述第二电极之间，用以将所述气溶胶液滴的大小减小到3nm与75nm之间的气溶胶液滴大小并且将所述气溶胶液滴的大小维持于3nm与75nm之间，直至所述气溶胶液滴到达所述基板。
6.根据权利要求5所述的基板处理装置，其特征在于，所述液体前驱物包括辛基磷酸(CH3(CH2)6CH2-P(O)(OH)2)、全氟化辛基磷酸(CF3(CF2)5CH2-CH2-P(O)(OH)2)、十八烷基膦酸(CH3(CH2)16CH2-P(O)(OH)2)、癸基膦酸、三甲苯基膦酸、环己基膦酸、己基膦酸或丁基膦酸中的一或多种。
7.根据权利要求5所述的基板处理装置，其特征在于，所述第一电极和所述第二电极是水平的。
8.根据权利要求5所述的基板处理装置，其特征在于，所述基板平行于所述第一电极和所述第二电极两者。
9.根据权利要求5所述的基板处理装置，其特征在于，所述基板设置在所述第一电极和所述第二电极之间。
10.根据权利要求5所述的基板处理装置，其特征在于，所述压电式换能器是与所述液体前驱物直接接触。
11.根据权利要求5所述的基板处理装置，其特征在于，所述液体前驱物通过将固体前驱物溶解于溶剂形成。
12.根据权利要求5所述的基板处理装置，其特征在于，所述基板垂直于所述第一电极和所述第二电极两者。
13.根据权利要求12所述的基板处理装置，其特征在于，所述基板基座是电绝缘体。
14.一种用于在基板上形成膜的基板处理腔室，所述基板处理腔室包括：
载气源；
气溶胶发生器，所述气溶胶发生器被构造为从加热的载气源中接收加热的载气，并且构造为从冷凝物质前驱物来产生气溶胶液滴；
前驱物导管，所述前驱物导管被构造为接收所述气溶胶液滴；
DC电源；
第一电极和第二电极，所述第一电极和所述第二电极被构造为从DC电源中接收DC电压，其中所述第一电极和所述第二电极是平行的，并且在所述第一电极和所述第二电极之间形成间隙，并且其中所述DC电压施加在所述第一电极和所述第二电极之间，用以减小所述气溶胶液滴大小，并且其中施加在所述第一电极和所述第二电极之间的所述DC电压形成电场，所述电场从所述第一电极直接指向所述基板并直接指向所述第二电极；
基板基座，所述基板基座设置在所述腔室内的基板处理区域内，其中所述基板基座被构造为在所述膜的处理过程中支撑所述基板。
15.根据权利要求14所述的基板处理腔室，其特征在于，所述间隙被构造为直接从所述前驱物导管接收所述气溶胶液滴，而不使得所述气溶胶液滴穿过所述第一电极或所述第二电极。
16.根据权利要求14所述的基板处理腔室，其特征在于，所述间隙被构造为通过所述第一电极或所述第二电极中的孔隙接收所述气溶胶液滴。
17.根据权利要求14所述的基板处理腔室，其特征在于，所述基板基座包括碳块。
CN201621184367.4U 2015-11-16 2016-10-27 低蒸汽压气溶胶辅助的cvd Expired - Fee Related CN206494968U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562255644P 2015-11-16 2015-11-16
US62/255,644 2015-11-16
US15/045,081 2016-02-16
US15/045,081 US10163629B2 (en) 2015-11-16 2016-02-16 Low vapor pressure aerosol-assisted CVD
US15/286,234 US10273577B2 (en) 2015-11-16 2016-10-05 Low vapor pressure aerosol-assisted CVD
US15/286,234 2016-10-05

Publications (1)

Publication Number Publication Date
CN206494968U true CN206494968U (zh) 2017-09-15

Family

ID=58691725

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610959770.8A Expired - Fee Related CN106967962B (zh) 2015-11-16 2016-10-27 低蒸汽压气溶胶辅助的cvd
CN201621184367.4U Expired - Fee Related CN206494968U (zh) 2015-11-16 2016-10-27 低蒸汽压气溶胶辅助的cvd

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610959770.8A Expired - Fee Related CN106967962B (zh) 2015-11-16 2016-10-27 低蒸汽压气溶胶辅助的cvd

Country Status (5)

Country Link
US (1) US10273577B2 (zh)
JP (1) JP7309313B2 (zh)
KR (2) KR20170002095U (zh)
CN (2) CN106967962B (zh)
TW (1) TWM548356U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109234701A (zh) * 2018-09-28 2019-01-18 航天材料及工艺研究所 一种化学气相沉积铼层的装置及方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10273577B2 (en) 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
JP3208344U (ja) * 2015-11-16 2017-01-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低蒸気圧のエアゾールに支援されるｃｖｄ
US10163629B2 (en) 2015-11-16 2018-12-25 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
TW201907036A (zh) * 2017-05-30 2019-02-16 美商應用材料股份有限公司 使用aacvd及電偏壓選擇性沉積及蝕刻金屬柱狀體之方法
US20180347039A1 (en) * 2017-06-05 2018-12-06 Applied Materials, Inc. Aerosol Assisted CVD For Industrial Coatings
CN111108232A (zh) * 2017-09-19 2020-05-05 应用材料公司 用于在二氧化硅上选择性沉积电介质的方法
WO2019125933A1 (en) * 2017-12-19 2019-06-27 Applied Materials, Inc. Method and precursor selection for flowable silicon dioxide gap fill for advanced memory application
US20220316059A1 (en) * 2019-07-25 2022-10-06 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
WO2021044882A1 (ja) * 2019-09-05 2021-03-11 東京エレクトロン株式会社 成膜方法
JP2022033558A (ja) * 2020-08-17 2022-03-02 東京エレクトロン株式会社 成膜方法および成膜システム
JP2022099153A (ja) * 2020-12-22 2022-07-04 東京エレクトロン株式会社 成膜方法、成膜装置、及び自己組織化単分子膜の原料
JP2022137698A (ja) * 2021-03-09 2022-09-22 東京エレクトロン株式会社 成膜方法および成膜システム
US20230212747A1 (en) * 2021-12-31 2023-07-06 Applied Materials, Inc. Apparatus and Methods for Self-Assembled Monolayer (SAM) Deposition in Semiconductor Equipment
WO2024097094A1 (en) * 2022-10-31 2024-05-10 Applied Materials, Inc. Within-substrate stress control of piezoelectric films using dynamic bias during piezoelectric device fabrication

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU890907A1 (ru) * 1980-08-19 1983-09-30 Одесский Ордена Трудового Красного Знамени Государственный Университет Им.И.И.Мечникова Способ получени фоточувствительных пленок сульфида кадми
US6146767A (en) 1996-10-17 2000-11-14 The Trustees Of Princeton University Self-assembled organic monolayers
GB9900955D0 (en) * 1999-01-15 1999-03-10 Imperial College Material deposition
US6328814B1 (en) 1999-03-26 2001-12-11 Applied Materials, Inc. Apparatus for cleaning and drying substrates
US6503701B1 (en) 1999-06-15 2003-01-07 Biosensor Systems Design, Inc. Analytic sensor apparatus and method
TW554405B (en) * 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
JP3868341B2 (ja) * 2002-04-22 2007-01-17 日清紡績株式会社 耐熱性に優れたプラズマエッチング電極及びそれを装着したドライエッチング装置
US20070194157A1 (en) 2002-08-06 2007-08-23 Clean Earth Technologies, Llc Method and apparatus for high transfer efficiency electrostatic spray
US20050186339A1 (en) 2004-02-20 2005-08-25 Applied Materials, Inc., A Delaware Corporation Methods and apparatuses promoting adhesion of dielectric barrier film to copper
US7882799B2 (en) * 2004-10-18 2011-02-08 Msp Corporation Method and apparatus for generating charged particles for deposition on a surface
JP4664054B2 (ja) * 2004-12-09 2011-04-06 富士フイルム株式会社 成膜装置
US7954730B2 (en) * 2005-05-02 2011-06-07 Hong Kong Piezo Co. Ltd. Piezoelectric fluid atomizer apparatuses and methods
GB0524979D0 (en) * 2005-12-07 2006-01-18 Queen Mary & Westfield College An electrospray device and a method of electrospraying
US20080146011A1 (en) 2006-12-14 2008-06-19 Konkuk University Industrial Cooperation Corp. Method of forming self-assembled monolayer on ito film
JP5126811B2 (ja) * 2007-04-06 2013-01-23 独立行政法人産業技術総合研究所 有機薄膜の製造方法及びパターン形成方法
DK2268846T3 (da) * 2007-09-19 2012-07-23 Vito Fremgangsmåde til stabil hydrofil-forstærkning af et substrat ved atmosfæretryk-plasmaafladning
KR101096031B1 (ko) 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
US8286517B2 (en) 2009-06-02 2012-10-16 The United States of America as represented by the Administrator of the U.S. Environments Protection Agency Aerosol particle deposition on surfaces
EP2264460A1 (en) 2009-06-18 2010-12-22 Nxp B.V. Device having self-assembled-monolayer
AU2010310750B2 (en) 2009-10-23 2015-02-26 President And Fellows Of Harvard College Self-aligned barrier and capping layers for interconnects
JP5611811B2 (ja) 2009-12-31 2014-10-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． バリア・フィルム複合体及びこれを含む表示装置
JP5524152B2 (ja) * 2010-12-06 2014-06-18 株式会社東芝 基板処理装置、及び成膜システム
FR2971369B1 (fr) 2011-02-04 2013-03-08 Commissariat Energie Atomique Procede de fabrication d'une monocouche autoassemblee d'injection
GB2494168B (en) * 2011-09-01 2014-04-09 Memsstar Ltd Improved deposition technique for micro electro-mechanical structures (MEMS)
DE102011121591A1 (de) * 2011-12-16 2013-06-20 Clariant International Ltd. Gemische aus Dialkylphosphinsäuren und Alkylphosphonsäuren, ein Verfahren zu deren Herstellung und ihre Verwendung
TW201509245A (zh) 2013-03-15 2015-03-01 Omg Electronic Chemicals Llc 用於在金屬表面上形成自組裝單層的方法及包含自組裝單層的印刷電路板
US9677984B2 (en) * 2014-01-31 2017-06-13 University Of Maryland Pulsed-field differential mobility analyzer system and method for separating particles and measuring shape parameters for non-spherical particles
US10163629B2 (en) 2015-11-16 2018-12-25 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US10273577B2 (en) 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109234701A (zh) * 2018-09-28 2019-01-18 航天材料及工艺研究所 一种化学气相沉积铼层的装置及方法

Also Published As

Publication number Publication date
KR20170002095U (ko) 2017-06-14
KR102523592B1 (ko) 2023-04-18
CN106967962B (zh) 2021-03-09
TWM548356U (zh) 2017-09-01
JP2017137564A (ja) 2017-08-10
KR20170066206A (ko) 2017-06-14
US10273577B2 (en) 2019-04-30
JP7309313B2 (ja) 2023-07-18
US20170137937A1 (en) 2017-05-18
CN106967962A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN206494968U (zh) 低蒸汽压气溶胶辅助的cvd
US10163629B2 (en) Low vapor pressure aerosol-assisted CVD
US10017856B1 (en) Flowable gapfill using solvents
JP6997237B2 (ja) ３ｄ ｎａｎｄフラッシュメモリを製造する方法
CN110178206B (zh) 用于蚀刻半导体结构的含碘化合物
US8105465B2 (en) Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (PECVD)
US8664126B2 (en) Selective deposition of polymer films on bare silicon instead of oxide surface
KR102392620B1 (ko) 저 증기압 에어로졸-보조 cvd
CN110419093B (zh) 通过改善氧化硅的成核/粘附来改善膜粗糙度的处理方法
TWI727389B (zh) 使用自組裝單層的選擇性沉積的方法
Yang et al. Direct-liquid-evaporation chemical vapor deposition of smooth, highly conformal cobalt and cobalt nitride thin films
CN116134981A (zh) 用于蚀刻半导体结构的含碘的氟碳化合物和氢氟烃化合物
KR20240008929A (ko) 안정한 비스(알킬-아렌) 전이 금속 착물 및 이를 사용한 필름 증착 방법
KR20160110421A (ko) 헤테로원자-도핑된 탄소 막들의 증착
TW201829821A (zh) 高壓退火及降低濕蝕刻速率
US20230411147A1 (en) Methods and systems for forming a layer comprising silicon oxide
TW202414513A (zh) 用於形成包含氧化矽之層的方法及系統
JP2024511692A (ja) アセチレン流体供給パッケージ、これを含むシステム及びこれを利用した半導体デバイスの製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170915

Termination date: 20201027

CF01 Termination of patent right due to non-payment of annual fee