CN111108232A - 用于在二氧化硅上选择性沉积电介质的方法 - Google Patents

用于在二氧化硅上选择性沉积电介质的方法 Download PDF

Info

Publication number
CN111108232A
CN111108232A CN201880060933.6A CN201880060933A CN111108232A CN 111108232 A CN111108232 A CN 111108232A CN 201880060933 A CN201880060933 A CN 201880060933A CN 111108232 A CN111108232 A CN 111108232A
Authority
CN
China
Prior art keywords
substrate
barrier
silicon
exposing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880060933.6A
Other languages
English (en)
Inventor
巴斯卡尔·乔蒂·布雅
马克·沙丽
大卫·汤普森
拉克马尔·C·卡拉塔拉格
拉纳·霍华德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN111108232A publication Critical patent/CN111108232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Laminated Bodies (AREA)

Abstract

描述了将膜选择性沉积到相对于第二基板表面的第一基板表面上的方法。所述方法包括将基板暴露于阻挡分子以在所述第一表面上选择性沉积阻挡层。将所述阻挡层暴露于聚合物引发剂以形成网络状阻挡层。在所述第二表面上选择性形成层。所述阻挡层抑制在所述第一表面上的沉积。然后，可以任选地去除所述网络状层。

Description

用于在二氧化硅上选择性沉积电介质的方法
技术领域
本公开内容的实施方式一般地涉及使用自组装单层在介电表面上选择性沉积膜以阻挡其他表面的方法。本公开内容的其他实施方式涉及用于经由H封端的硅表面的氢化硅烷化来选择性沉积自组装单层的方法。
背景技术
在追求包含纳米级特征的快速缩放的器件小型化方面，半导体行业面临许多挑战。此类挑战包括经常使用多个光刻和蚀刻步骤的复杂器件的制造。此外，半导体行业希望使用低成本另选方案替代高成本EUV来图案化复杂架构。为了维持器件小型化节奏并降低芯片制造成本，选择性沉积已经展示出了前景。它有可能通过简化整合方案来消除高成本的光刻步骤。
材料的选择性沉积可以通过多种方式来完成。例如，一些工艺可以基于表面的表面化学物质而对该表面有固有的选择性。这些工艺非常少见，并且通常需要具有不同的表面能的表面，诸如金属和电介质。
在表面类似的情况下(SiO2对比Si-H项或SiN)，需要通过采用选择性地与一个表面反应而不与另一个表面反应的表面处理来选择性阻挡表面，从而在之后ALD或CVD工艺期间有效地阻挡任何表面反应。
最有挑战性的选择性生长工艺之一是在电介质(低K、SiO、SiON等)上生长，而不在Si(氢封端的)上生长。挑战在于无法成功地使阻挡分子与相对强的硅氢键反应。使工艺流程能够成功地阻挡Si(H项)而不阻挡其他介电表面有可能向器件制造商展现许多整合方案(选择性封盖、选择性扩散势垒、选择性蚀刻停止、自对准)，并且因此可以极大地推进本领域的发展。
因此，本领域中需要的是在电介质(例如，SiO2、SiON和低K)上选择性沉积各种膜而不在氢封端的硅表面上沉积的方法。
发明内容
本公开内容的一个或多个实施方式涉及选择性沉积的方法。所述方法包括提供具有第一材料和第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面。所述第一材料包括硅，并且所述第二材料包括电介质。将所述基板暴露于至少一种自由基引发剂以活化所述第一表面。将所述基板暴露于包括至少一个阻挡分子的阻挡化合物以相对于所述第二表面在经活化的第一表面上选择性沉积阻挡层。所述阻挡分子包括头基和尾基，所述头基包括至少一个烯烃或炔烃部分。相对于所述第一表面在所述第二表面上选择性形成介电层。所述阻挡层含有多个硅-碳键并抑制所述介电层在所述第一表面上沉积。
本公开内容的另外的实施方式涉及选择性沉积的方法。所述方法包括提供具有第一材料和第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面。所述第一材料基本上由硅组成，并且所述第二材料包括二氧化硅(SiO2)。将所述基板暴露于预处理以在所述第一表面上形成氢封端的硅层。将所述基板暴露于至少一种自由基引发剂以活化所述第一表面。将所述基板暴露于包括至少一个阻挡分子的阻挡化合物以相对于所述第二表面在经活化的第一表面上选择性沉积阻挡层。至少一个阻挡分子是1,17-十八碳二烯。将所述阻挡层暴露于聚合剂以使所述阻挡分子交联并形成交联的阻挡层。相对于所述第一表面在所述第二表面上选择性形成介电层。所述交联的阻挡层含有多个硅-碳键并抑制所述介电层在所述第一表面上沉积。
本公开内容的另外的实施方式涉及选择性沉积的方法。所述方法包括提供具有第一材料和第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面。所述第一材料基本上由氢封端的硅组成，并且所述第二材料包括电介质。将所述基板暴露于化学催化剂和包括至少一个SAM分子的SAM化合物以相对于所述第二表面在所述第一表面上选择性沉积SAM层。所述SAM分子包括至少一个羰基或亚胺部分。相对于所述第一表面在所述第二表面上选择性形成介电层。所述SAM层含有多个硅-氧键或硅-氮键并抑制所述介电层在所述第一表面上沉积。
附图说明
以上简要概述本发明的上述详述特征可以被详细理解的方式、以及本发明的更特定描述，可通过参照实施方式来获得，其中一些实施方式绘示于在附图中。然而，应注意，附图仅示出了本发明的典型实施方式，因而不应视为对本发明的范围的限制，因为本发明可以允许其他等同有效的实施方式。
图1图示根据本公开内容的一个或多个实施方式的处理方法。
具体实施方式
如本说明书和所附权利要求书所使用，术语“基板”和“晶片”可互换地使用，两者都指工艺作用于其上的表面或表面部分。本领域的技术人员还将理解，除非上下文另外清楚地指明，否则提及基板可以仅指基板的一部分。另外地，提及在基板上沉积可以是指裸基板和具有一个或多个膜或特征沉积或形成在其上的基板两者。
如本文所使用的“基板”是指在制造工艺期间在其上执行膜处理的任何基板或基板上形成的材料表面。例如，取决于应用，可在其上执行处理的基板表面包括：某些材料，诸如硅、二氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石；及任何其他材料，诸如金属、金属氮化物、金属合金和其他导电材料。基板包括但不限于半导体晶片。基板可以暴露于预处理工艺以抛光、蚀刻、还原、氧化、羟化(或以其他方式生成或接枝目标化学部分以赋予化学官能性)、退火和/或烘烤基板表面。除了直接地在基板本身的表面上进行的膜处理之外，在本公开内容中，所公开的膜处理步骤中的任一个还可以在如以下更详细地公开的基板上形成的底层上执行，并且术语“基板表面”旨在包括如上下文指出的此类底层。因此，例如，在膜/层或部分膜/层已经沉积到基板表面上时，新沉积的膜/层的暴露表面就会变成基板表面。给定的基板表面包括的内容物将取决于要沉积的是哪种膜，以及所使用的特定化学物质。在一个或多个实施方式中，第一基板表面可以包括金属、金属氧化物或H封端的SixGe1-x，并且第二基板表面可以包括含Si电介质，反之亦然。在一些实施方式中，基板表面可以包括某种官能性(例如，-OH、-NH等)。
如本说明书和所附权利要求书所使用，术语“反应气体”、“前驱物”、“反应物”等可互换地使用来表示包括与基板表面反应的物质的气体。例如，第一“反应气体”可以简单地吸附到基板的表面上并可供用于与第二反应气体的进一步化学反应。
在最近几十年中，半导体界已经尝试通过用可降低成本、减少处理时间并减小特征大小的另选方案来替代光刻步骤以改进集成电路(IC)。这些另选方案中有许多都属于总类别“选择性沉积”。大体上，选择性沉积是指如下工艺：净沉积速率在目标基板材料上高于在其他基板材料上，使得在目标基板材料上实现所期望的膜厚度，而在其他基板材料上的沉积较少或可忽略不计(其中“可忽略不计”由工艺约束所限定)。
本公开内容的实施方式提供了将膜选择性沉积到优先于第二表面的一个表面上的方法。如本说明书和所附权利要求书所使用，术语“将膜选择性沉积在优先于另一个表面的一个表面上”和类似术语是指第一量的膜沉积在第一表面上，并且第二量的膜沉积在第二表面上，其中第二量的膜小于第一量的膜，或没有膜沉积在第二表面上。在此方面所使用的术语“优先于”并不暗示一个表面在另一个表面的顶部上的物理取向，而是表示一个表面相对于另一个表面在化学反应的热力学或动力学性质上的关系。例如，将钴膜选择性沉积到在优先于介电表面的铜表面上是指钴膜沉积在铜表面上，而很少或没有钴膜沉积在介电表面上；或者，相对于在介电表面上形成钴膜，在铜表面上形成钴膜在热力学或动力学上是有利的。
一种实现选择性沉积的策略是使用阻挡层。理想地，此策略包含(1)在基板材料上形成阻挡层，在基板材料上的沉积得以避免以使对目标基板材料的影响可忽略不计；(2)在目标基板材料上的沉积(其中在其他基板材料上的沉积被阻挡层“阻挡”‘(3)任选地去除阻挡层，而不会对沉积的膜产生净不利影响。
本公开内容的实施方式结合了阻挡层，也被称为自组装单层(SAM)。自组装单分子层(SAM)由吸附在表面上的自组装有机分子的有序排列组成。这些分子典型地由对基板有亲和力的一个或多个部分(头基)和相对长的惰性直链烃部分(尾基)组成。
在这种情况下，SAM形成是通过使分子头基快速地吸附在表面处和经由范德华相互作用使分子尾基彼此之间缓慢地缔合(association)而发生。SAM前驱物，也被称为阻挡分子，被选择为使得头基在沉积期间与待阻挡的基板材料选择性反应。然后，执行沉积，并且可以通过热分解(通过对任何副产物得解吸)或与整合兼容的灰化工艺去除SAM。通过这种理想化SAM形成和使用进行的成功的选择性沉积已经在许多系统中得到证实；然而，成功本质上仅限于用于SAM形成的基于溶液的方法(即，湿法官能化)。湿法官能化方法不仅不与基于真空的整合方案兼容，而且经常要求后SAM形成超声处理以消除物理吸附的SAM前驱物。这表明了成功的选择性SAM形成(在一个基板上对比在另一个基板上)不能仅依靠官能化工艺来产生整体选择性化学吸附结果而没有物理吸附。
参考图1，本公开内容的一个或多个实施方式涉及一种用于选择性沉积的处理方法100。基板105设有第一材料110和第二材料120。第一材料110具有第一表面112，并且第二材料120具有第二表面122。
在一些实施方式中，第一材料包括硅。在一些实施方式中，第一材料基本上由硅组成。如本说明书和所附权利要求书所使用，术语“基本上由……组成”是指大于或等于约95％、98％或99％的指定材料是所陈述的材料。
在一些实施方式中，第二材料包括介电材料。在一些实施方式中，第二材料包括二氧化硅、SiO2、SiON、SiOC、SiN或低k电介质。如以此方式所使用，低k电介质是介电常数小于或等于约5的材料。在一些实施方式中，第二材料基本上由二氧化硅组成。
在一些实施方式中，第一表面是氢封端的。在一些实施方式中，第一材料的表面上的键大于95％、97％、98％或99％Si-H键。
在一些实施方式中，基板暴露于预处理以增加第一表面上的Si-H键的普遍性。可以使用任何合适的预处理来增加Si-H键的普遍性，包括但不限于将基板浸入稀释HF中或将基板暴露于热处理或等离子体处理。
本公开内容的一些实施方式提供了通过氢化硅烷化来阻挡或保护Si-H表面的方法。氢化硅烷化是Si-H键与烯烃和炔烃反应以形成硅-碳键。不受理论束缚，据信对硅基板的处理引起形成H封端的Si。自由基引发剂活化Si-H键，以在Si-H表面处形成H*自由基。自由基可以传播并与进入的不饱和键反应以形成Si-C键合。氢化硅烷化反应对Si-H键有选择性，并且不与Si-OH或Si-NH键反应。烷基链的添加形成了致密的疏水网络，这可能引起对进入的ALD前驱物结合到H封端的Si的排斥并在SiO2或SiN上而不是在Si-H表面上生长电介质。
从机械观点看，自由基的形成开始氢化硅烷化反应。自由基引发剂可以被分类为三大类：(1)光化学引发；(2)化学引发；(3)基于等离子体的自由基引发。可以使用一种或多种自由基引发剂来开始氢化硅烷化工艺以选择性阻挡Si-H表面。
第一表面112暴露于自由基引发剂以活化第一表面。在被自由基引发剂活化之后，第一表面可以被称为活化的第一表面115。自由基引发剂可以是促成在第一表面上形成H*自由基的任何合适的工艺或工艺组合。
活化的第一表面115暴露于包括至少一个阻挡分子的阻挡化合物以将阻挡层130选择性沉积到优先于第二表面122的活化的第一表面115上。阻挡分子包括头基和尾基。如以此方式所使用，“头基”是与第一表面112缔合的化学部分，并且“尾基”是远离第一表面112延伸的化学部分。
在一些实施方式中，自由基引发剂是光化学引发剂。在一些实施方式中，光化学引发剂包括将基板暴露于紫外或可见(UV-Vis)辐射以促成在第一表面上形成H*自由基。
方案(I)说明了使用光化学能进行表面活化来进行氢化硅烷化。Si-H键的光化学暴露引起在Si-H表面上生成自由基。然后，该自由基可以在Si-H表面上传播并通过烯烃部分形成Si-C键。
Figure BDA0002417856190000061
一些实施方式的光化学暴露包括将基板暴露于紫外(UV)波长。在一些实施方式中，波长在约100nm至约350nm的范围内。光化学暴露可以在约-50℃至约500℃的范围内或在约室温(25℃)至约400℃的范围内的任何合适的温度下发生。
在一些实施方式中，如方案(II)所示，使用二烯，二烯可以在氢化硅烷化之后产生端烯烃部分。端烯烃可以与近SAM或不同烯烃上的不饱和键交联以形成致密的碳链网络，这可以抑制Si-H表面上的层生长。
Figure BDA0002417856190000071
在一些实施方式中，自由基引发剂是化学引发剂。不受任何特定操作理论束缚，据信烯烃和炔烃上的自由基可以通过各种化学处理生成。非限制性示例包括过氧化物(例如，过氧化氢、过氧化枯烯、叔丁基过氧化物)和偶氮基化合物(例如，偶氮二异丁腈(AIBN)、4,4'-偶氮吡啶)。
在一些实施方式中，化学引发剂是金属催化剂。在一些实施方式中，化学引发剂是有机催化剂。不受理论束缚，在自由基引发剂包括金属催化剂或有机催化剂的情况下，自由基引发剂可以起稳定基于自由基的反应而不是促成形成H*自由基的作用。
在一些实施方式中，化学引发剂是过氧化物。在一些实施方式中，过氧化物包括过氧化氢、过氧化枯烯或叔丁基过氧化物中的一种或多种。在一些实施方式中，化学引发剂基本上由过氧化氢组成。在一些实施方式中，化学引发剂基本上由过氧化枯烯组成。在一些实施方式中，化学引发剂基本上由叔丁基过氧化物组成。如以此方式所使用，术语“基本上由……组成”是指化学引发剂大于或等于所陈述的化合物的约95％、98％或99％。
在一些实施方式中，化学引发剂是偶氮化合物。在一些实施方式中，偶氮化合物包括一种或多种偶氮二异丁腈(AIBN)或4,4'-偶氮吡啶。在一些实施方式中，偶氮化合物基本上由偶氮二异丁腈(AIBN)组成。在一些实施方式中，偶氮化合物基本上由4,4'-偶氮吡啶组成。
在一些实施方式中，化学引发剂包括金属催化剂。在一些实施方式中，金属催化剂包括选自稀土金属、铂、钯、钌或钴的金属。在此方面，稀土金属是镧系元素、钪和钇。在一些实施方式中，化学引发剂包括Co2(CO)8或CpCo(CO)2中的一种或多种，其中Cp是取代或未取代环戊二烯基。在一些实施方式中，金属催化剂基本上由Co2(CO)8组成。在一些实施方式中，金属催化剂基本上由CpCo(CO)2组成。
硅表面上的Si-H可以被酸或酯活化(酸/酯起催化剂的作用)，而活化的Si-H易于与烯烃或炔烃进行氢化硅烷化反应。方案(III)表明了使用酯和烯烃选择性阻挡Si-H表面。不受理论束缚，据信方案(IV)中说明了该反应的反应机理。对于酸(RCOOH)，R可以是直链烃、支链烃或芳族的。对于酯(RCOOR’)，R和R’可以是直链烃、支链烃或芳族的。对于烯烃(R-C＝C-H2)，R可以是直链烃或支链烃或芳族的。对于炔烃(R-C≡C-H)，R可以是直链烃、支链烃或芳族的。在一些实施方式中，有机催化剂包括有机酯或有机酸。在此方面，有机酯的通式为RCOOR’，并且有机酸的通式为RCOOH。R和R’可以是任何直链烃、支链烃或芳族基。
Figure BDA0002417856190000081
在一些实施方式中，自由基引发剂是基于等离子体的引发剂。在一些实施方式中，基于等离子体的引发剂包括将基板暴露于等离子体以促成在第一表面上形成H*自由基。烯烃和炔烃上的自由基也可以通过使用热或等离子体能源激发不饱和键的π电子来生成。
在一些实施方式中，使用远程等离子体源生成等离子体。在一些实施方式中，等离子体功率小于或等于约300W。在一个或多个实施方式中，等离子体功率小于或等于约250W、200W、150W、100W、50W或25W。在一些实施方式中，等离子体功率在约10W至约200W的范围内，或在约25W至约175W的范围内，或在约50W至约150W的范围内。
根据方案V，阻挡分子的头基可以与第一表面上的H*自由基反应以形成Si-C键和键合到第一表面的烷基硅烷链。
Figure BDA0002417856190000091
在一些实施方式中，头基包括至少一个烯烃或炔烃部分。在一些实施方式中，尾基是直链烃、支链烃或芳族部分。在一些实施方式中，阻挡化合物包括1-十二烯(CH2＝CHC10H21)。在一些实施方式中，阻挡化合物包括1-十八烯(CH2＝CHC16H33)。
在一些实施方式中，基板同时地暴露于自由基引发剂和阻挡化合物。在一些实施方式中，基板顺序地暴露于自由基引发剂和阻挡化合物。
虽然图1中未示出，但是在一些实施方式中，尾基包括至少一个烯烃或炔烃部分，并且阻挡层暴露于聚合剂以使阻挡分子交联。聚合剂可以是致使阻挡分子的尾基中的不饱和部分聚合的任何合适的工艺。在一些实施方式中，聚合剂包括将阻挡层暴露于UV-Vis辐射。
阻挡化合物可以作为单一化合物或多种化合物的顺序暴露而递送到基板以形成阻挡层130。在一些实施方式中，第一表面112暴露于以有序或半有序方式组装在该表面上的单一化合物。
在一些实施方式中，尾基通过相对缓慢的范德华相互作用而彼此缔合。在一些实施方式中，尾基可以相同或不同，使得可以形成均质或异质SAM。在一些实施方式中，阻挡化合物包括至少两个不同阻挡分子，使得形成异质SAM。
在一些实施方式中，自由基引发剂被化学催化剂替代，并且阻挡化合物被SAM化合物替代。在一些实施方式中，基板顺序地暴露于化学催化剂和SAM化合物。在一些实施方式中，基板同时地暴露于化学催化剂和SAM化合物。
在一些实施方式中，化学催化剂包括路易斯酸。路易斯酸是在最外壳中具有未填充或部分地未填充的轨道的物质。由于电子缺失，路易斯酸可以容易地接受来自路易斯碱的电子以形成加合物。电子缺失使得路易斯酸能够催化多种反应，其中包括活化Si-H键以与醛、酮、亚胺等反应。三价硼化合物是路易斯酸的一个示例，因为硼在2P轨道上具有三个电子，并且在从配体接受3个电子之后参与π键合的总电子数为6，这比最接近的辛酸酯结构要少2个电子。取决于配体的电负性，三价硼化合物的路易斯酸度变化。三(五氟苯基)硼烷(B(C6F5)3)是强路易斯酸，可以在存在Si-OH部分时选择性氢化硅烷化Si-H键。
路易斯酸的合适的示例包括但不限于三(五氟苯基)硼烷、二氯苯基硼烷和二氟苯基硼烷，如下所示。
Figure BDA0002417856190000101
在一些实施方式中，路易斯酸包括三(五氟苯基)硼烷、二氯苯基硼烷或二氟苯基硼烷中的一种或多种。在一些实施方式中，路易斯酸基本上由三(五氟苯基)硼烷组成。在一些实施方式中，路易斯酸基本上由二氯苯基硼烷组成。在一些实施方式中，路易斯酸基本上由二氟苯基硼烷组成。如以此方式所使用，术语“基本上由……组成”是指充当路易斯酸的物质以摩尔计大于或等于所陈述的物质的约95％、98％或99％。
方案(VI)说明了由B(C6F5)3进行Si-H键活化以与酮和亚胺反应的一般机理
Figure BDA0002417856190000111
在一些实施方式中，化学催化剂包括三(五氟苯基)硼烷、二氯苯基硼烷或二氟苯基硼烷中的一种或多种。在一些实施方式中，化学催化剂基本上由三(五氟苯基)硼烷组成。
在室温下可以发生三(五氟苯基)硼烷催化的酮和亚胺的氢化硅烷化反应。硼基路易斯酸可以用于用酮和亚胺选择性氢化硅烷化Si-H表面以形成保护层，该保护层将使得电介质能够沉积在SiO2上而不是Si-H表面上。合适的酮/醛和亚胺的示例包括但不限于十一醛、辛醛，2-十一酮、2-辛酮、二苯甲酮亚胺和2,2,4,4-四甲基-3-戊酮亚胺。
Figure BDA0002417856190000121
方案(VII)说明了使用路易斯酸催化的氢化硅烷化来选择性阻挡Si-H表面的典型的工艺序列。
Figure BDA0002417856190000122
在一些实施方式中，SAM化合物包括至少一个SAM分子。在一些实施方式中，SAM分子包括至少一个羰基(C＝O)或亚胺(C＝N)部分。在一些实施方式中，亚胺部分是伯亚胺部分(C＝NH)。在一些实施方式中，亚胺部分是仲亚胺部分(C＝NR)。
在一些实施方式中，SAM分子包括羰基，并且SAM分子是醛。在一些实施方式中，SAM分子包括羰基，并且SAM分子是酮。在一些实施方式中，SAM分子包括亚胺，并且SAM分子是醛亚胺。在一些实施方式中，SAM分子包括亚胺，并且SAM分子是酮亚胺。
暴露于自由基引发剂可以在任何合适的温度下发生。在一些实施方式中，在暴露于化学引发剂期间的基板的温度在约100℃至约500℃的范围内。
在一些实施方式中，自由基引发剂在流过热丝(也被称为热线)的气态物质中生成。该热线的温度可以在约100℃至约1500℃的范围内。气态物质可以是任何合适的物质，包括一般反应性的物质或一般惰性的物质。一般惰性的物质包括H2、N2、He、Ar、Ne、Kr和Xe。
在形成阻挡层130之后，优先于在阻挡层130上而在第二材料120的第二表面122上选择性形成介电层125。阻挡层130提供保护基，以阻止或最小化介电层125在第一表面112上沉积。在一些实施方式中，介电层125是与第二材料120不同的材料。在一些实施方式中，介电层125是与第二材料120相同的材料。
在一些实施方式中，在第二材料120上选择性沉积介电层125之后，从第一表面去除阻挡层130。可以通过任何合适的手段从第一表面去除阻挡层。在一些实施方式中，通过氧化从表面去除阻挡层130。在一些实施方式中，从表面蚀刻掉阻挡层130。在一些实施方式中，阻挡层130溶解在合适的溶剂(例如，乙醇)中。
尽管本文的发明内容已经参考特定实施方式进行描述，但是应理解，这些实施方式仅是对本发明的原理和应用的说明。本领域的技术人员将清楚，在不脱离本发明的精神和范围的情况下，可以对本发明的方法和设备进行各种修改和变型。因此，本公开内容旨在包括在所附权利要求书和其等效形式的范围内的修改和变型。

Claims (15)

1.一种选择性沉积的方法，包括：
提供具有第一材料和第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面，所述第一材料基本上由氢封端的硅组成，所述第二材料包括电介质；
将所述基板暴露于至少一种自由基引发剂以活化所述第一表面；
将所述基板暴露于包括至少一个阻挡分子的阻挡化合物以相对于所述第二表面在经活化的第一表面上选择性沉积阻挡层，所述阻挡分子包括头基和尾基，所述头基包括至少一个烯烃或炔烃部分；及
相对于所述第一表面在所述第二表面上选择性形成介电层，
其中所述阻挡层含有多个硅-碳键并抑制所述介电层在所述第一表面上沉积。
2.如权利要求1所述的方法，进一步包括将所述基板暴露于预处理以在所述第一表面上形成氢封端的硅层。
3.如权利要求1所述的方法，其中所述第二材料包括二氧化硅(SiO2)、氮化硅(SiN)、氧氮化硅(SiON)或低k电介质。
4.如权利要求1所述的方法，其中所述自由基引发剂选自光化学引发剂、热引发剂、基于等离子体的引发剂或化学引发剂。
5.如权利要求4所述的方法，其中所述化学引发剂包括过氧化物、偶氮化合物、金属催化剂或有机催化剂。
6.如权利要求5所述的方法，其中所述过氧化物选自过氧化氢、过氧化枯烯或叔丁基过氧化物。
7.如权利要求5所述的方法，其中所述偶氮化合物选自偶氮二异丁腈(AIBN)或4,4'-偶氮吡啶。
8.如权利要求5所述的方法，其中所述金属催化剂包括选自稀土金属、Pt、Pd、Ru或Co的金属。
9.如权利要求5所述的方法，其中所述有机催化剂包括有机酯或有机酸。
10.如权利要求1所述的方法，其中所述尾基为直链烃、支链烃或芳族部分。
11.如权利要求1所述的方法，其中所述尾基包括至少一个烯烃或炔烃部分，并且进一步包括将所述阻挡层暴露于聚合剂以使所述阻挡分子交联。
12.一种选择性沉积的方法，包括：
提供具有第一材料和第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面，所述第一材料基本上由硅组成，所述第二材料包括二氧化硅(SiO2)；
将所述基板暴露于预处理以在所述第一表面上形成氢封端的硅层；
将所述基板暴露于至少一种自由基引发剂以活化所述第一表面；
将基板暴露于包括至少一个阻挡分子的阻挡化合物以相对于所述第二表面在经活化的第一表面上选择性沉积阻挡层，至少一个阻挡分子是1,17-十八碳二烯；
将所述阻挡层暴露于聚合剂以使所述阻挡分子交联并形成交联的阻挡层；及
相对于所述第一表面在所述第二表面上选择性形成介电层，
其中所述交联的阻挡层含有多个硅-碳键并抑制所述介电层在所述第一表面上沉积。
13.一种选择性沉积的方法，包括：
提供具有第一材料和第二材料的基板，所述第一材料具有第一表面，所述第二材料具有第二表面，所述第一材料基本上由氢封端的硅组成，所述第二材料包括电介质；
将所述基板暴露于至少一种化学催化剂以活化所述第一表面；
将所述基板暴露于包括至少一个SAM分子的SAM化合物以相对于所述第二表面在经活化的第一表面上选择性沉积SAM层，所述SAM层包括至少一个羰基或亚胺部分；及
相对于所述第一表面在所述第二表面上选择性形成介电层，
其中所述SAM层含有多个硅-氧键或硅-氮键并抑制所述介电层在所述第一表面上沉积。
14.如权利要求13所述的方法，其中所述化学催化剂包括三(五氟苯基)硼烷。
15.如权利要求13所述的方法，其中所述SAM化合物包括十一醛、辛醛、2-十一酮、2-辛酮、二苯甲酮亚胺或2,2,4,4-四甲基-3-戊酮亚胺中的一种或多种。
CN201880060933.6A 2017-09-19 2018-09-19 用于在二氧化硅上选择性沉积电介质的方法 Pending CN111108232A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762560441P 2017-09-19 2017-09-19
US62/560,441 2017-09-19
PCT/US2018/051749 WO2019060413A1 (en) 2017-09-19 2018-09-19 METHODS FOR SELECTIVE DEPOSITION OF DIELECTRIC ON SILICON OXIDE

Publications (1)

Publication Number Publication Date
CN111108232A true CN111108232A (zh) 2020-05-05

Family

ID=65810616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880060933.6A Pending CN111108232A (zh) 2017-09-19 2018-09-19 用于在二氧化硅上选择性沉积电介质的方法

Country Status (5)

Country Link
US (1) US11371136B2 (zh)
JP (1) JP6955090B2 (zh)
KR (1) KR102376831B1 (zh)
CN (1) CN111108232A (zh)
WO (1) WO2019060413A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782613B2 (en) * 2018-04-19 2020-09-22 International Business Machines Corporation Polymerizable self-assembled monolayers for use in atomic layer deposition
US20200347493A1 (en) 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
JP7195239B2 (ja) * 2019-09-24 2022-12-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7257949B2 (ja) * 2019-12-27 2023-04-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7507623B2 (ja) * 2020-07-13 2024-06-28 東京エレクトロン株式会社 成膜方法及び成膜装置
KR102504146B1 (ko) * 2020-11-23 2023-02-27 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
US20240014153A1 (en) * 2020-12-25 2024-01-11 Tokyo Electron Limited Substrate bonding system and method for substrate bonding
JP7305700B2 (ja) * 2021-04-19 2023-07-10 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240041961A (ko) * 2021-07-23 2024-04-01 램 리써치 코포레이션 코발트 캡핑된 구리 (cobalt-capped copper) 듀얼 다마신 상호 접속부 상의 그래핀 (graphene) 의 선택적인 증착
US11990369B2 (en) * 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
WO2023076115A1 (en) 2021-10-27 2023-05-04 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529303A (ja) * 2013-09-10 2016-09-23 テヒーニィシエ ウニヴェルジテート ベルリン ガス状ヒドロシランのための前駆体としてのシクロヘキサ−２，５−ジエン−１−イル−シランの使用
US20160322213A1 (en) * 2015-05-01 2016-11-03 Applied Materials, Inc. Selective Deposition Of Thin Film Dielectrics Using Surface Blocking Chemistry
WO2017048911A1 (en) * 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
CN107078036A (zh) * 2014-11-07 2017-08-18 应用材料公司 热形成选择性钴层的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2625513B2 (ja) 1988-08-04 1997-07-02 三井東圧化学株式会社 有機ケイ素化合物の製造方法
US4981724A (en) 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
GB9816167D0 (en) 1998-07-25 1998-09-23 Secr Defence Polymer production
US6413587B1 (en) * 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US7576170B2 (en) 2003-12-19 2009-08-18 Momentive Performance Materials Cyclic siloxane compositions for the release of active ingredients
US8084087B2 (en) 2007-02-14 2011-12-27 The Board Of Trustees Of The Leland Stanford Junior University Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
US9212420B2 (en) 2009-03-24 2015-12-15 Tokyo Electron Limited Chemical vapor deposition method
JP5664277B2 (ja) 2011-01-26 2015-02-04 信越化学工業株式会社 ビス（オルガノキシシリル）アルカン化合物の製造方法
TW201525173A (zh) * 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
US10273577B2 (en) * 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US10643840B2 (en) * 2017-09-12 2020-05-05 Applied Materials, Inc. Selective deposition defects removal by chemical etch
WO2019226695A1 (en) 2018-05-21 2019-11-28 Virginia Polytechnic Institute And State University Selective deposition of materials for composite structures via additive manufacturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529303A (ja) * 2013-09-10 2016-09-23 テヒーニィシエ ウニヴェルジテート ベルリン ガス状ヒドロシランのための前駆体としてのシクロヘキサ−２，５−ジエン−１−イル−シランの使用
CN107078036A (zh) * 2014-11-07 2017-08-18 应用材料公司 热形成选择性钴层的方法
US20160322213A1 (en) * 2015-05-01 2016-11-03 Applied Materials, Inc. Selective Deposition Of Thin Film Dielectrics Using Surface Blocking Chemistry
WO2017048911A1 (en) * 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JILLIAN M. BURIAK: "Organometallic Chemistry on Silicon and Germanium Surfaces", 《CHEMICAL REVIEWS》 *
王海芳: "《PVDF膜表面改性及其在水处理中的应用》", 31 October 2014 *

Also Published As

Publication number Publication date
US20200216949A1 (en) 2020-07-09
JP6955090B2 (ja) 2021-10-27
JP2020534683A (ja) 2020-11-26
WO2019060413A1 (en) 2019-03-28
US11371136B2 (en) 2022-06-28
KR102376831B1 (ko) 2022-03-21
KR20200043531A (ko) 2020-04-27

Similar Documents

Publication Publication Date Title
KR102376831B1 (ko) 산화규소 상의 유전체의 선택적 증착을 위한 방법들
TWI739984B (zh) 就圖案化應用進行選擇性沉積之方案
JP6654547B2 (ja) ＳｉＯＣＮ薄膜の形成
US11164745B2 (en) Method of enhancing selective deposition by cross-linking of blocking molecules
JP7279024B2 (ja) 化学エッチングによる選択的堆積の欠陥除去
TWI672389B (zh) 利用間歇性空氣-水曝露之改良自組裝單層阻隔
US10366878B2 (en) Selective deposition through formation of self-assembled monolayers
KR102683932B1 (ko) 화학적 에칭에 의한 선택적 퇴적 결함들의 제거
CN116917534A (zh) 选择性沉积的表面处理

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination