KR20200043531A - 산화규소 상의 유전체의 선택적 증착을 위한 방법들 - Google Patents

산화규소 상의 유전체의 선택적 증착을 위한 방법들 Download PDF

Info

Publication number
KR20200043531A
KR20200043531A KR1020207011176A KR20207011176A KR20200043531A KR 20200043531 A KR20200043531 A KR 20200043531A KR 1020207011176 A KR1020207011176 A KR 1020207011176A KR 20207011176 A KR20207011176 A KR 20207011176A KR 20200043531 A KR20200043531 A KR 20200043531A
Authority
KR
South Korea
Prior art keywords
substrate
blocking
silicon
layer
exposing
Prior art date
Application number
KR1020207011176A
Other languages
English (en)
Other versions
KR102376831B1 (ko
Inventor
바스카르 죠티 부얀
마크 살리
데이비드 톰슨
라크말 씨. 칼루타라지
레이나 하울레이더
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200043531A publication Critical patent/KR20200043531A/ko
Application granted granted Critical
Publication of KR102376831B1 publication Critical patent/KR102376831B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Laminated Bodies (AREA)

Abstract

제2 기판 표면과 비교해 제1 기판 표면 상에 막을 선택적으로 증착시키는 방법들이 설명된다. 방법들은 제1 표면 상에 차단 층을 선택적으로 증착시키기 위해 기판을 차단 분자에 노출시키는 단계를 포함한다. 차단 층은 망상구조로 이루어진 차단 층을 형성하기 위해 중합체 개시제에 노출된다. 층이 제2 표면 상에 선택적으로 형성된다. 차단 층은 제1 표면 상의 증착을 억제한다. 그 다음, 망상구조로 이루어진 층이 선택적으로 제거될 수 있다.

Description

산화규소 상의 유전체의 선택적 증착을 위한 방법들
본 개시내용의 실시예들은 일반적으로, 다른 표면들을 차단하기 위해 자기 조립 단층들을 사용하여 유전체 표면 상에 막을 선택적으로 증착시키는 방법들에 관한 것이다. 본 개시내용의 다른 실시예들은, H 종결된 규소 표면들의 히드로실릴화를 통한 자기 조립 단층들의 선택적 증착을 위한 방법들에 관한 것이다.
반도체 산업은 나노규모 피쳐들의 급속한 크기조정을 수반하는 디바이스 소형화의 추구에 있어서 많은 도전과제들에 직면한다. 그러한 도전과제들은, 다수의 리소그래피 및 식각 단계들을 종종 사용하는, 복잡한 디바이스들의 제조를 포함한다. 게다가, 반도체 산업은 복잡한 아키텍처들을 패터닝하기 위해 고비용의 EUV 대신에 저비용의 대안들을 원할 것이다. 디바이스 소형화의 케이던스(cadence)를 유지하고 칩 제조 비용 절감을 유지하기 위해, 선택적 증착이 유망했다. 이는, 집적 방식들을 단순화함으로써 고가의 리소그래피 단계들을 제거할 가능성을 갖는다.
물질들의 선택적 증착은 다양한 방식들로 달성될 수 있다. 예를 들어, 일부 프로세스들은 표면들의 계면 화학에 기초하여 표면들에 대한 고유한 선택성을 가질 수 있다. 이러한 프로세스들은 상당히 드물고, 일반적으로, 금속들 및 유전체들과 같이 급격하게 상이한 표면 에너지들을 갖는 표면들을 가질 필요가 있다.
표면들이 유사한 경우들(SiO2 대 Si-H 종결 또는 SiN)에서, 표면들은, 하나의 표면과 선택적으로 반응하고 다른 표면과는 반응하지 않아, 나중의 ALD 또는 CVD 프로세스들 동안 임의의 표면 반응들을 효과적으로 차단하는 표면 처리들을 채택하는 것에 의해 선택적으로 차단될 필요가 있다.
가장 어려운 선택적 성장 프로세스들 중 하나는, Si(수소 종결됨) 상의 성장이 없는 유전체들(로우 K, SiO, SiON 등) 상의 성장이다. 도전과제는 차단 분자들을 비교적 강한 규소 수소 결합과 성공적으로 반응시킬 수 없는 것으로부터 기인한다. 프로세스 흐름들이 Si(H 종결)를 성공적으로 차단하고 다른 유전체 표면들을 차단하지 않는 것을 가능하게 하는 것은, 디바이스 제조업자들에게 많은 집적 방식들(선택적 캡들, 선택적 확산 장벽들, 선택적 식각 정지부들, 자기 정렬)을 개방하고 그러므로 관련분야에서의 진척을 크게 진보시킬 가능성을 갖는다.
그러므로, 수소 종결된 규소 표면들 상에 증착 없이 유전체(예컨대, SiO2, SiON 및 로우 K) 상에 다양한 막들을 선택적으로 증착시키는 방법이 관련 기술분야에 필요하다.
본 개시내용의 하나 이상의 실시예는 선택적 증착 방법들에 관한 것이다. 방법들은, 제1 표면을 갖는 제1 물질 및 제2 표면을 갖는 제2 물질을 갖는 기판을 제공하는 단계를 포함한다. 제1 물질은 규소를 포함하고, 제2 물질은 유전체를 포함한다. 기판은 제1 표면을 활성화하기 위해 적어도 하나의 라디칼 개시제에 노출된다. 기판은, 제2 표면과 비교해, 활성화된 제1 표면 상에 차단 층을 선택적으로 증착시키기 위해 적어도 하나의 차단 분자를 포함하는 차단 화합물에 노출된다. 차단 분자는 머리기(head group) 및 꼬리기(tail group)를 포함하고, 머리기는 적어도 하나의 알켄 또는 알킨 모이어티를 포함한다. 유전체 층은 제1 표면과 비교해 제2 표면 상에 선택적으로 형성된다. 차단 층은 복수의 규소-탄소 결합들을 포함하고, 제1 표면 상의 유전체 층의 증착을 억제한다.
본 개시내용의 추가의 실시예들은 선택적 증착 방법에 관한 것이다. 방법은, 제1 표면을 갖는 제1 물질 및 제2 표면을 갖는 제2 물질을 갖는 기판을 제공하는 단계를 포함한다. 제1 물질은 본질적으로 규소로 구성되고, 제2 물질은 산화규소(SiO2)를 포함한다. 기판은 수소 종결된 규소 층을 제1 표면 상에 형성하기 위해 전처리에 노출된다. 기판은 제1 표면을 활성화하기 위해 적어도 하나의 라디칼 개시제에 노출된다. 기판은, 제2 표면과 비교해, 활성화된 제1 표면 상에 차단 층을 선택적으로 증착시키기 위해 적어도 하나의 차단 분자를 포함하는 차단 화합물에 노출된다. 적어도 하나의 차단 분자는 1,17-옥타데카디엔이다. 차단 분자들을 가교 결합하여 가교 결합된 차단 층을 형성하기 위해 차단 층이 중합제에 노출된다. 유전체 층은 제1 표면과 비교해 제2 표면 상에 선택적으로 형성된다. 가교 결합된 차단 층은 복수의 규소-탄소 결합들을 포함하고, 제1 표면 상의 유전체 층의 증착을 억제한다.
본 개시내용의 추가의 실시예들은 선택적 증착 방법에 관한 것이다. 방법은, 제1 표면을 갖는 제1 물질 및 제2 표면을 갖는 제2 물질을 갖는 기판을 제공하는 단계를 포함한다. 제1 물질은 본질적으로, 수소 종결된 규소로 구성되고, 제2 물질은 유전체를 포함한다. 기판은, 제2 표면과 비교해 제1 표면 상에 SAM 층을 선택적으로 증착시키기 위해 적어도 하나의 SAM 분자를 포함하는 SAM 화합물 및 화학 촉매에 노출된다. SAM 분자는 적어도 하나의 카르보닐 또는 이민 모이어티를 포함한다. 유전체 층은 제1 표면과 비교해 제2 표면 상에 선택적으로 형성된다. SAM 층은 복수의 규소-산소 결합들 또는 규소-질소 결합들을 포함하고, 제1 표면 상의 유전체 층의 증착을 억제한다.
본 발명의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 발명의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 발명은 동등한 효과의 다른 실시예들을 허용할 수 있기 때문에, 첨부 도면들은 본 발명의 전형적인 실시예들만을 예시하고 그러므로 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은 본 개시내용의 하나 이상의 실시예에 따른 처리 방법을 예시한다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판" 및 "웨이퍼"라는 용어는 상호교환가능하게 사용되고, 양쪽 모두, 프로세스가 작용하는 표면 또는 표면의 일부를 지칭한다. 또한, 관련 기술분야의 통상의 기술자는, 문맥이 달리 명확히 나타내지 않는 한, 기판에 대한 언급이 또한, 기판의 일부만을 지칭할 수 있다는 것을 이해할 것이다. 추가적으로, 기판 상에 증착시키는 것에 대한 언급은, 하나 이상의 막 또는 피쳐가 기판 상에 증착되거나 형성된 기판 및 베어 기판 양쪽 모두를 의미할 수 있다.
본원에서 사용되는 바와 같은 "기판"은 임의의 기판 또는 기판 상에 형성된 물질 표면을 지칭하고 제조 프로세스 동안 그 위에서 막 처리가 수행된다. 예를 들어, 처리가 수행될 수 있는 기판 표면은, 응용에 따라, 물질들, 예컨대, 규소, 산화규소, 변형된 규소, 절연체상 규소(SOI), 탄소 도핑된 산화규소들, 질화규소, 도핑된 규소, 게르마늄, 비화갈륨, 유리, 사파이어, 및 임의의 다른 물질들, 예컨대, 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 물질들을 포함한다. 기판들은, 제한 없이, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 식각, 환원, 산화, 히드록실화(또는, 화학적 관능성을 부여하기 위해 목표 화학적 모이어티들을 다른 방식으로 생성하거나 그라프팅함), 어닐링 및/또는 베이킹하기 위해 전처리 프로세스에 노출될 수 있다. 본 개시내용에서, 기판 자체의 표면에 대한 직접적인 막 처리에 추가하여, 개시된 막 처리 단계들 중 임의의 단계는 또한, 아래에 더 상세히 개시되는 바와 같이 기판 상에 형성되는 하부 층에 대해 수행될 수 있으며, "기판 표면"이라는 용어는 문맥이 나타내는 바와 같이 그러한 하부 층을 포함하도록 의도된다. 따라서, 예를 들어, 막/층 또는 부분적인 막/층이 기판 표면 상에 증착된 경우, 새롭게 증착된 막/층의 노출된 표면이 기판 표면이 된다. 주어진 기판 표면이 포함하는 것은, 사용되는 특정 화학물질뿐만 아니라, 어떤 막들이 증착될 것인지에도 따를 것이다. 하나 이상의 실시예에서, 제1 기판 표면은 금속, 금속 산화물, 또는 H 종결된 SixGe1-x를 포함할 수 있고 제2 기판 표면은 Si 함유 유전체를 포함할 수 있거나, 그 반대의 경우도 마찬가지이다. 일부 실시예들에서, 기판 표면은 특정 관능성(예를 들어, -OH, -NH 등)을 포함할 수 있다.
본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "반응성 가스", "전구체", "반응물" 등의 용어들은 기판 표면과 반응성인 종들을 포함하는 가스를 의미하기 위해 상호교환가능하게 사용된다. 예를 들어, 제1 "반응성 가스"는 기판의 표면 상에 단순히 흡착될 수 있고, 제2 반응성 가스와의 추가의 화학 반응을 위해 사용가능할 수 있다.
최근 수십 년 동안, 반도체 커뮤니티는 리소그래피 단계들을, 더 낮은 비용, 감소된 처리 시간, 및 더 작은 피쳐 크기들로 변환하는 대안들로 대체함으로써 집적 회로(IC) 처리를 개선하려는 시도들을 했다. 이러한 대안들 중 다수는 "선택적 증착"의 블랭킷 범주 아래에 있다. 일반적으로, 선택적 증착은, 다른 기판 물질들과 비교해 목표 기판 물질 상에서 순 증착 속도가 더 높고, 이로써, 다른 기판 물질들 상에는 더 적거나 무시할만한(여기서 "무시할만한"은 프로세스 제약들에 의해 정의됨) 증착을 가지면서 목표 기판 물질 상에서 원하는 막 두께가 달성되는 프로세스를 지칭한다.
본 개시내용의 실시예들은 제2 표면에 대해 하나의 표면 상에 막을 선택적으로 증착시키는 방법들을 제공한다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "다른 표면에 대해 하나의 표면 상에 막을 선택적으로 증착시키는" 등의 용어는 막의 제1 양이 제1 표면 상에 증착되고 막의 제2 양이 제2 표면 상에 증착되는 것을 의미하며, 여기서 막의 제2 양은 막의 제1 양 미만이거나, 제2 표면 상에 어떠한 막도 증착되지 않는다. 이와 관련하여 사용되는 "대해"라는 용어는, 다른 표면의 최상부 상의 하나의 표면의 물리적 배향을 의미하지 않으며, 오히려, 다른 표면과 비교해 하나의 표면과의 화학 반응의 열역학적 또는 동역학적 속성들의 관계를 의미한다. 예를 들어, 유전체 표면에 대해 구리 표면 상에 코발트 막을 선택적으로 증착시키는 것은, 코발트 막이 구리 표면 상에 증착되고 유전체 표면 상에는 더 적은 코발트 막이 증착되거나 어떤 코발트 막도 증착되지 않는 것; 또는 구리 표면 상에서의 코발트 막의 형성은 유전체 표면 상에서의 코발트 막의 형성과 비교해 열역학적으로 또는 동역학적으로 유리하다는 것을 의미한다.
선택적 증착을 달성하기 위한 하나의 전략은 차단 층들의 사용을 채택한다. 이상적으로, 이 전략은 (1) 목표 기판 물질에 대해 무시할만한 영향으로, 증착이 회피되어야 하는 기판 물질 상의 차단 층의 형성, (2) 목표 기판 물질 상의 증착(다른 기판 물질들 상의 증착은 차단 층에 의해 "차단됨"), 및 (3) 증착된 막에 대한 순 부작용 없이 차단 층의 선택적 제거를 수반한다.
본 개시내용의 실시예들은, 자기 조립 단층(SAM)으로 또한 지칭되는 차단 층을 포함한다. 자기 조립 단층(SAM)은 표면 상에 흡착된 자발적으로 조립된 유기 분자들의 정렬된 배열로 구성된다. 이러한 분자들은 전형적으로, 기판에 대한 친화도(머리기) 및 비교적 긴, 불활성 선형 탄화수소 모이어티(꼬리기)를 갖는 하나 이상의 모이어티로 이루어진다.
이 경우에, SAM 형성은 표면에서의 분자 머리기들의 빠른 흡착 및 반데르발스 상호작용들을 통한 서로 간의 분자 꼬리기들의 느린 회합을 통해 발생한다. 차단 분자들로 또한 알려진 SAM 전구체들은, 머리기가, 증착 동안 차단될 기판 물질들과 선택적으로 반응하도록 선택된다. 그 다음, 증착이 수행되고, SAM들은 (임의의 부산물들의 탈착이 이루어지는) 열 분해를 통해 또는 집적-양립가능한 애싱 프로세스를 통해 제거될 수 있다. SAM들의 이러한 이상적인 형성 및 사용을 통한 성공적인 선택적 증착이 다수의 시스템들에 대해 입증되었지만; 성공은 본질적으로, SAM 형성을 위한 용액 기반 접근법(즉, 습식 관능화)으로 제한된다. 습식 관능화 접근법들은 진공 기반 집적 방식들과 양립가능하지 않을 뿐만 아니라, 물리흡착된 SAM 전구체들을 제거하기 위해 SAM 형성후 초음파처리를 종종 필요로 한다. 이는, (다른 기판에 대해 하나의 기판 상의) 성공적인 선택적 SAM 형성이, 어떠한 물리흡착도 없이 전체 선택적 화학흡착 결과를 산출하기 위해 관능화 프로세스에만 의존할 수 없다는 것을 시사한다.
도 1을 참조하면, 본 개시내용의 하나 이상의 실시예는 선택적 증착을 위한 처리 방법(100)에 관한 것이다. 기판(105)에 제1 물질(110) 및 제2 물질(120)이 제공된다. 제1 물질(110)은 제1 표면(112)을 갖고, 제2 물질(120)은 제2 표면(122)을 갖는다.
일부 실시예들에서, 제1 물질은 규소를 포함한다. 일부 실시예들에서, 제1 물질은 본질적으로 규소로 구성된다. 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "본질적으로 구성"이라는 용어는 명시된 물질의 약 95% 이상, 98% 이상 또는 99% 이상이 언급된 물질이라는 것을 의미한다.
일부 실시예들에서, 제2 물질은 유전체 물질을 포함한다. 일부 실시예들에서, 제2 물질은 산화규소, SiO2, SiON, SiOC, SiN, 또는 로우 k 유전체를 포함한다. 이러한 방식으로 사용되는 바와 같이, 로우 k 유전체는 약 5 이하의 유전 상수를 갖는 물질이다. 일부 실시예들에서, 제2 물질은 본질적으로 이산화규소로 구성된다.
일부 실시예들에서, 제1 표면은 수소 종결된다. 일부 실시예들에서, 제1 물질의 표면 상의 결합들은 95% 초과, 97% 초과, 98% 초과 또는 99% 초과의 Si-H 결합들이다.
일부 실시예들에서, 기판은 제1 표면 상의 Si-H 결합들의 보급을 증가시키기 위해 전처리에 노출된다. 기판들을 희석 HF에 침지시키거나 기판을 열 또는 플라즈마 처리에 노출시키는 것을 포함하는(그러나 이에 제한되지 않음) 임의의 적합한 전처리가 Si-H 결합들의 보급을 증가시키는 데에 사용될 수 있다.
본 개시내용의 일부 실시예들은 히드로실릴화에 의해 Si-H 표면을 차단하거나 보호하는 방법들을 제공한다. 히드로실릴화는, 규소-탄소 결합을 형성하기 위한, 알켄들 및 알킨들 Si-H 결합들의 반응이다. 이론에 얽매이지 않고, 규소 기판의 처리는 H 종결된 Si의 형성으로 이어진다고 여겨진다. 라디칼 개시제는 Si-H 표면에 H* 라디칼을 형성하는 Si-H 결합을 활성화한다. 라디칼은, Si-C 연결을 형성하기 위해, 유입되는 불포화 결합들을 전파하고 그와 반응할 수 있다. 히드로실릴화 반응들은 Si-H 결합들에 대해 선택적이고 Si-OH 또는 Si-NH 결합들과 반응하지 않는다. 알킬 쇄의 추가는 조밀한 소수성 망상구조를 형성하고, 이는 유입되는 ALD 전구체들의 반발로 이어져, H 종결된 Si에 결합하고 Si-H 표면 상이 아닌 SiO2 또는 SiN 상에 유전체를 성장시킬 수 있다.
기계론적 관점에서, 라디칼의 형성은 히드로실릴화 반응을 시작한다. 라디칼 개시제는 3개의 주요 범주들로 분류될 수 있다: (1) 광화학적 개시; (2) 화학적 개시; 및 (3) 플라즈마 기반 라디칼 개시. 하나 이상의 라디칼 개시제가, Si-H 표면을 선택적으로 차단하기 위해 히드로실릴화 프로세스를 시작하는 데에 사용될 수 있다.
제1 표면(112)은 제1 표면을 활성화하기 위해 라디칼 개시제에 노출된다. 라디칼 개시제에 의해 활성화된 후, 제1 표면은 활성화된 제1 표면(115)으로 지칭될 수 있다. 라디칼 개시제는 제1 표면 상의 H* 라디칼들의 형성을 촉진하는 임의의 적합한 프로세스 또는 프로세스들의 조합일 수 있다.
활성화된 제1 표면(115)은, 제2 표면(122)에 대해, 활성화된 제1 표면(115) 상에 차단 층(130)을 선택적으로 증착시키기 위해 적어도 하나의 차단 분자를 포함하는 차단 화합물에 노출된다. 차단 분자는 머리기 및 꼬리기를 포함한다. 이러한 방식으로 사용되는 바와 같이, "머리기"는 제1 표면(112)과 회합되는 화학적 모이어티이고, "꼬리기"는 제1 표면(112)으로부터 멀리 연장되는 화학적 모이어티이다.
일부 실시예들에서, 라디칼 개시제는 광화학적 개시제이다. 일부 실시예들에서, 광화학적 개시제는, 제1 표면 상의 H* 라디칼들의 형성을 촉진시키기 위해 기판을 자외선 또는 가시(UV-Vis) 방사선에 노출시키는 것을 포함한다.
도해(I)는 히드로실릴화를 위한 표면 활성화를 위한 광화학적 에너지의 사용을 예시한다. Si-H 결합들의 광화학적 노출은 Si-H 표면 상의 라디칼 생성으로 이어진다. 그 다음, 라디칼은 Si-H 표면 상에 전파되고 알켄 모이어티를 통해 Si-C 결합을 형성할 수 있다.
Figure pct00001
일부 실시예들의 광화학적 노출은 기판을 자외선(UV) 파장들에 노출시키는 것을 포함한다. 일부 실시예들에서, 파장들은 약 100 nm 내지 약 350 nm 범위에 있다. 광화학적 노출은 약 -50 ℃ 내지 약 500 ℃ 범위의 또는 약 실온(25 ℃) 내지 약 400 ℃ 범위의 임의의 적합한 온도에서 일어날 수 있다.
일부 실시예들에서, 도해(II)에 예시된 바와 같이, 디알켄이 사용되고, 이는 히드로실릴화 후 말단 알켄 모이어티를 초래할 수 있다. 말단 알켄들은, 탄소 쇄들의 조밀한 망상구조를 형성하기 위해, 거의 SAM 또는 상이한 알켄 상의 불포화 결합들과 가교 결합할 수 있으며, 이는 Si-H 표면 상의 층의 성장을 억제할 수 있다.
Figure pct00002
일부 실시예들에서, 라디칼 개시제는 화학적 개시제이다. 작동의 임의의 특정 이론에 얽매이지 않고, 알켄들 및 알킨들 상의 자유 라디칼들은 다양한 화학적 처리들에 의해 생성될 수 있다고 여겨진다. 비제한적인 예들은, 과산화물들(예를 들어, 과산화수소, 쿠멘 퍼옥시드, tert-부틸 퍼옥시드) 및 아조계 화합물들(예를 들어, 아조비스이소부티로니트릴(AlBN), 4,4'-아조피리딘)을 포함한다.
일부 실시예들에서, 화학적 개시제는 금속 촉매이다. 일부 실시예들에서, 화학적 개시제는 유기 촉매이다. 이론에 얽매이지 않고, 라디칼 개시제가 금속 촉매 또는 유기 촉매를 포함하는 경우에, 라디칼 개시제는 H* 라디칼들의 형성을 촉진하기보다는 라디칼 기반 반응을 안정화하도록 작용할 수 있다.
일부 실시예들에서, 화학적 개시제는 과산화물이다. 일부 실시예들에서, 과산화물은 과산화수소, 쿠멘 퍼옥시드 또는 tert-부틸 퍼옥시드 중 하나 이상을 포함한다. 일부 실시예들에서, 화학적 개시제는 본질적으로 과산화수소로 구성된다. 일부 실시예들에서, 화학적 개시제는 본질적으로 쿠멘 퍼옥시드로 구성된다. 일부 실시예들에서, 화학적 개시제는 본질적으로 tert-부틸 퍼옥시드로 구성된다. 이러한 방식으로 사용되는 바와 같이, "본질적으로 구성"이라는 용어는, 화학적 개시제가, 언급된 화합물의 약 95% 이상, 98% 이상 또는 99% 이상임을 의미한다.
일부 실시예들에서, 화학적 개시제는 아조 화합물이다. 일부 실시예들에서, 아조 화합물은 아조비스이소부티로니트릴(AIBN) 또는 4,4'-아조피리딘 중 하나 이상을 포함한다. 일부 실시예들에서, 아조 화합물은 본질적으로 아조비스이소부티로니트릴(AIBN)로 구성된다. 일부 실시예들에서, 아조 화합물은 본질적으로 4,4'-아조피리딘으로 구성된다.
일부 실시예들에서, 화학적 개시제는 금속 촉매를 포함한다. 일부 실시예들에서, 금속 촉매는 희토류 금속, 백금, 팔라듐, 루테늄 또는 코발트로부터 선택된 금속을 포함한다. 이와 관련하여, 희토류 금속들은 란탄족 원소들, 스칸듐 및 이트륨이다. 일부 실시예들에서, 화학적 개시제는 Co2(CO)8 또는 CpCo(CO)2 중 하나 이상을 포함하고, 여기서 Cp는 치환된 또는 비치환된 시클로펜타디에닐 기이다. 일부 실시예들에서, 금속 촉매는 본질적으로 Co2(CO)8로 구성된다. 일부 실시예들에서, 금속 촉매는 본질적으로 CpCo(CO)2로 구성된다.
규소 표면 상의 Si-H는 산 또는 에스테르(산/에스테르는 촉매로서 작용함)에 의해 활성화될 수 있고, 활성화된 Si-H는 알켄 또는 알킨을 이용한 히드로실릴화에 민감하다. 도해(III)는, 에스테르 및 알켄을 사용한, Si-H 표면의 선택적 차단을 도시한다. 이론에 얽매이지 않고, 이러한 반응을 위한 반응 메커니즘은 도해(IV)에 예시된다고 여겨진다. 산(RCOOH)의 경우, R은 선형 쇄 탄화수소, 또는 분지형 탄화수소, 또는 방향족일 수 있다. 에스테르(RCOOR')의 경우, R 및 R'는 선형 쇄 탄화수소, 또는 분지형 탄화수소, 또는 방향족일 수 있다. 알켄(R-C=C-H2)의 경우, R은 선형 쇄 탄화수소, 또는 분지형 탄화수소, 또는 방향족일 수 있다. 알킨(
Figure pct00003
)의 경우, R은 선형 쇄 탄화수소, 또는 분지형 탄화수소, 또는 방향족일 수 있다. 일부 실시예들에서, 유기 촉매는 유기 에스테르 또는 유기 산을 포함한다. 이와 관련하여, 유기 에스테르는 일반식 RCOOR'를 갖고 유기 산은 일반식 RCOOH를 갖는다. R 및 R'는 임의의 선형 쇄 탄화수소, 분지쇄 탄화수소 또는 방향족 기일 수 있다.
Figure pct00004
Figure pct00005
일부 실시예들에서, 라디칼 개시제는 플라즈마 기반 개시제이다. 일부 실시예들에서, 플라즈마 기반 개시제는 제1 표면 상의 H* 라디칼들의 형성을 촉진하기 위해 기판을 플라즈마에 노출시키는 것을 포함한다. 알켄 및 알킨 상의 자유 라디칼들은 또한, 열 또는 플라즈마 에너지 공급원을 사용하여 불포화 결합의 π 전자를 여기시킴으로써 생성될 수 있다.
일부 실시예들에서, 플라즈마는 원격 플라즈마 공급원을 사용하여 생성된다. 일부 실시예들에서, 플라즈마 전력은 약 300 W 이하이다. 하나 이상의 실시예에서, 플라즈마 전력은 약 250 W 이하, 200 W 이하, 150 W 이하, 100 W 이하, 50 W 이하 또는 25 W 이하이다. 일부 실시예들에서, 플라즈마 전력은 약 10 W 내지 약 200 W 범위, 또는 약 25 W 내지 약 175 W 범위, 또는 약 50 W 내지 약 150 W 범위에 있다.
차단 분자들의 머리기들은, 도해(V)에 따라 제1 표면에 결합된, Si-C 결합들 및 알킬 실란 쇄들을 형성하기 위해, 제1 표면 상의 H* 라디칼들과 반응할 수 있다.
Figure pct00006
일부 실시예들에서, 머리기는 적어도 하나의 알켄 또는 알킨 모이어티를 포함한다. 일부 실시예들에서, 꼬리기는 선형 쇄 탄화수소, 분지형 탄화수소, 또는 방향족 모이어티이다. 일부 실시예들에서, 차단 화합물은 1-도데센(CH2=CHC10H21)을 포함한다. 일부 실시예들에서, 차단 화합물은 1-옥타데센(CH2=CHC16H33)을 포함한다.
일부 실시예들에서, 기판은 라디칼 개시제 및 차단 화합물에 동시에 노출된다. 일부 실시예들에서, 기판은 라디칼 개시제 및 차단 화합물에 순차적으로 노출된다.
도 1에 도시되지 않았지만, 일부 실시예들에서, 꼬리기는 적어도 하나의 알켄 또는 알킨 모이어티를 포함하고 차단 층은 차단 분자들을 가교 결합시키기 위해 중합제에 노출된다. 중합제는 차단 분자들의 꼬리기들의 불포화 모이어티들이 중합되게 하는 임의의 적합한 프로세스일 수 있다. 일부 실시예들에서, 중합제는 차단 층을 UV-Vis 방사선에 노출시키는 것을 포함한다.
차단 화합물은, 차단 층(130)을 형성하기 위해, 단일 화합물로서 또는 다수의 화합물들의 순차적 노출들로서 기판에 전달될 수 있다. 일부 실시예들에서, 제1 표면(112)은 정렬된 또는 준정렬된 방식으로 표면 상에 조립되는 단일 화합물에 노출된다.
일부 실시예들에서, 꼬리기들은 비교적 느린 반데르발스 상호작용을 통해 서로 회합된다. 일부 실시예들에서, 꼬리기들은, 동종 또는 이종 SAM이 형성될 수 있도록, 동일하거나 상이할 수 있다. 일부 실시예들에서, 차단 화합물은, 이종 SAM이 형성되도록, 적어도 2개의 상이한 차단 분자들을 포함한다.
일부 실시예들에서, 라디칼 개시제는 화학 촉매에 의해 대체되고 차단 화합물은 SAM 화합물에 의해 대체된다. 일부 실시예들에서, 기판은 화학 촉매 및 SAM 화합물에 순차적으로 노출된다. 일부 실시예들에서, 기판은 화학 촉매 및 SAM 화합물에 동시에 노출된다.
일부 실시예들에서, 화학 촉매는 루이스 산을 포함한다. 루이스 산들은 채워지지 않거나 부분적으로 채워지지 않은 궤도를 최외각 껍질에 갖는 종들이다. 전자 결핍으로 인해, 루이스 산들은 루이스 염기들로부터 전자를 용이하게 수용하여 부가물을 형성할 수 있다. 전자 결핍은 루이스 산들이, 다양한 반응들, 그 중에서도 알데히드, 케톤들, 이민들 등과 반응하기 위한 Si-H 결합의 활성화를 촉매하는 것을 가능하게 한다. 3가 붕소 화합물들은 루이스 산의 일 예이며, 이는 붕소가 2P 궤도들에서 3개의 전자들을 갖고 리간드로부터 3개의 전자들을 수용한 후에, π 결합에 수반된 총 전자들은 6개인데, 이는 가장 가까운 옥테이트 구성에 2개의 전자들이 부족하기 때문이다. 리간드의 전기음성도에 따라, 3가 붕소 화합물들의 루이스 산도가 변한다. 트리스(펜타플루오로페닐)보란(B(C6F5)3)은 Si-OH 모이어티의 존재 하에서 Si-H 결합들을 선택적으로 히드로실릴화할 수 있는 강한 루이스 산이다.
루이스 산들의 적합한 예들은, 아래에 예시된 바와 같이, 트리스(펜타플루오로페닐)보란, 디클로로페닐보란 및 디플루오로페닐보란을 포함하지만, 이에 제한되지는 않는다.
Figure pct00007
일부 실시예들에서, 루이스 산은 트리스(펜타플루오로페닐)보란, 디클로로페닐보란 또는 디플루오로페닐보란 중 하나 이상을 포함한다. 일부 실시예들에서, 루이스 산은 본질적으로 트리스(펜타플루오로페닐)보란으로 구성된다. 일부 실시예들에서, 루이스 산은 본질적으로 디클로로페닐보란으로 구성된다. 일부 실시예들에서, 루이스 산은 본질적으로 디플루오로페닐보란으로 구성된다. 이러한 방식으로 사용되는 바와 같이, "본질적으로 구성"이라는 용어는, 루이스 산으로 작용하는 종들이, 몰 기준으로, 언급된 종들의 약 95% 이상, 98% 이상 또는 99% 이상임을 의미한다.
도해(VI)는, 케톤들 및 이민들과 반응하기 위한, B(C6F5)3에 의한 Si-H 결합 활성화를 위한 일반적인 메커니즘을 예시한다.
Figure pct00008
일부 실시예들에서, 화학 촉매는 트리스(펜타플루오로페닐)보란, 디클로로페닐보란 또는 디플루오로페닐보란 중 하나 이상을 포함한다. 일부 실시예들에서, 화학 촉매는 본질적으로 트리스(펜타플루오로페닐)보란으로 구성된다.
케톤들 및 이민들의 트리스(펜타플루오로페닐)보란 촉매된 히드로실릴화는 실온에서 일어날 수 있다. 붕소 기재의 루이스 산들은 보호성 층을 형성하기 위해 케톤들 및 이민들로 Si-H 표면을 선택적으로 히드로실릴화하는 데에 사용될 수 있으며, 이는 Si-H 표면 상이 아니라 SiO2 상의 유전체의 증착을 가능하게 할 것이다. 적합한 케톤들/알데히드 및 이민들의 예들은, 운데칸알, 옥탄알, 2-운데칸온, 2-옥탄온, 벤조페논 이민 및 2,2,4,4-테트라메틸-3-펜탄온 이민을 포함하지만, 이에 제한되지는 않는다.
Figure pct00009
도해(VII)는 루이스 산 촉매된 히드로실릴화를 사용하여 Si-H 표면을 선택적으로 차단하기 위한 전형적인 프로세스 순서를 예시한다.
Figure pct00010
일부 실시예들에서, SAM 화합물은 적어도 하나의 SAM 분자를 포함한다. 일부 실시예들에서, SAM 분자는 적어도 하나의 카르보닐(C=O) 또는 이민(C=N) 모이어티를 포함한다. 일부 실시예들에서, 이민 모이어티는 1차 이민 모이어티(C=NH)이다. 일부 실시예들에서, 이민 모이어티는 2차 이민 모이어티(C=NR)이다.
일부 실시예들에서, SAM 분자는 카르보닐을 포함하고 SAM 분자는 알데히드이다. 일부 실시예들에서, SAM 분자는 카르보닐을 포함하고 SAM 분자는 케톤이다. 일부 실시예들에서, SAM 분자는 이민을 포함하고, SAM 분자는 알디민이다. 일부 실시예들에서, SAM 분자는 이민을 포함하고, SAM 분자는 케티민이다.
라디칼 개시제에 대한 노출들은 임의의 적합한 온도에서 일어날 수 있다. 일부 실시예들에서, 화학적 개시제에 대한 노출 동안 기판의 온도는 약 100 ℃ 내지 약 500 ℃ 범위에 있다.
일부 실시예들에서, 라디칼 개시제는, 열선으로 또한 지칭되는 고온 필라멘트에 걸쳐 유동하는 가스성 종들에서 생성된다. 열선의 온도는 약 100 ℃ 내지 약 1500 ℃ 범위에 있을 수 있다. 가스성 종들은, 일반적으로 반응성 종들 또는 일반적으로 불활성 종들을 포함하는 임의의 적합한 종들일 수 있다. 일반적으로 불활성 종들은 H2, N2, He, Ar, Ne, Kr 및 Xe를 포함한다.
차단 층(130)의 형성 후에, 차단 층(130) 위에 제2 물질(120)의 제2 표면(122) 상에 유전체 층(125)이 선택적으로 형성된다. 차단 층(130)은 제1 표면(112) 상의 유전체 층(125)의 증착을 방지하거나 최소화하기 위한 보호기를 제공한다. 일부 실시예들에서, 유전체 층(125)은 제2 물질(120)과 상이한 물질이다. 일부 실시예들에서, 유전체 층(125)은 제2 물질(120)과 동일한 물질이다.
일부 실시예들에서, 제2 물질(120) 상의 유전체 층(125)의 선택적 증착 후에, 차단 층(130)이 제1 표면으로부터 제거된다. 차단 층은 임의의 적합한 수단에 의해 제1 표면으로부터 제거될 수 있다. 일부 실시예들에서, 차단 층(130)은 산화에 의해 표면으로부터 제거된다. 일부 실시예들에서, 차단 층(130)은 표면으로부터 식각된다. 일부 실시예들에서, 차단 층(130)은 적합한 용매(예를 들어, 에탄올)에 용해된다.
본 발명이 본원에서 특정 실시예들을 참조하여 설명되었지만, 이러한 실시예들은 본 발명의 원리들 및 응용들을 단지 예시하는 것임을 이해해야 한다. 본 발명의 방법 및 장치에 대해 다양한 수정들 및 변형들이 본 발명의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 관련 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 본 발명이, 첨부된 청구항들 및 그들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함하는 것이 의도된다.

Claims (15)

  1. 선택적 증착 방법으로서,
    제1 표면을 갖는 제1 물질 및 제2 표면을 갖는 제2 물질을 갖는 기판을 제공하는 단계 ― 상기 제1 물질은 본질적으로 수소 종결된 규소로 구성되고 상기 제2 물질은 유전체를 포함함 ―;
    상기 제1 표면을 활성화하기 위해 상기 기판을 적어도 하나의 라디칼 개시제에 노출시키는 단계;
    상기 제2 표면과 비교해, 상기 활성화된 제1 표면 상에 차단 층을 선택적으로 증착시키기 위해 상기 기판을 적어도 하나의 차단 분자를 포함하는 차단 화합물에 노출시키는 단계 ― 상기 차단 분자는 머리기 및 꼬리기를 포함하고, 상기 머리기는 적어도 하나의 알켄 또는 알킨 모이어티를 포함함 ―; 및
    상기 제1 표면과 비교해 상기 제2 표면 상에 유전체 층을 선택적으로 형성하는 단계를 포함하고,
    상기 차단 층은 복수의 규소-탄소 결합들을 포함하고, 상기 제1 표면 상의 유전체 층의 증착을 억제하는, 선택적 증착 방법.
  2. 제1항에 있어서,
    수소 종결된 규소 층을 상기 제1 표면 상에 형성하기 위해 상기 기판을 전처리에 노출시키는 단계를 더 포함하는, 선택적 증착 방법.
  3. 제1항에 있어서,
    상기 제2 물질은 산화규소(SiO2), 질화규소(SiN), 산질화규소(SiON), 또는 로우 k 유전체를 포함하는, 선택적 증착 방법.
  4. 제1항에 있어서,
    상기 라디칼 개시제는 광화학적 개시제, 열 개시제, 플라즈마 기반 개시제 또는 화학적 개시제로부터 선택되는, 선택적 증착 방법.
  5. 제4항에 있어서,
    상기 화학적 개시제는 과산화물, 아조 화합물, 금속 촉매 또는 유기 촉매를 포함하는, 선택적 증착 방법.
  6. 제5항에 있어서,
    상기 과산화물은 과산화수소, 쿠멘 퍼옥시드 또는 tert-부틸 퍼옥시드로부터 선택되는, 선택적 증착 방법.
  7. 제5항에 있어서,
    상기 아조 화합물은 아조비스이소부티로니트릴(AIBN) 또는 4,4'-아조피리딘으로부터 선택되는, 선택적 증착 방법.
  8. 제5항에 있어서,
    상기 금속 촉매는 희토류 금속, Pt, Pd, Ru 또는 Co로부터 선택된 금속을 포함하는, 선택적 증착 방법.
  9. 제5항에 있어서,
    상기 유기 촉매는 유기 에스테르 또는 유기 산을 포함하는, 선택적 증착 방법.
  10. 제1항에 있어서,
    상기 꼬리기는 선형 쇄 탄화수소, 분지형 탄화수소, 또는 방향족 모이어티인, 선택적 증착 방법.
  11. 제1항에 있어서,
    상기 꼬리기는 적어도 하나의 알켄 또는 알킨 모이어티를 포함하고, 상기 차단 분자들을 가교 결합시키기 위해 상기 차단 층을 중합제에 노출시키는 단계를 더 포함하는, 선택적 증착 방법.
  12. 선택적 증착 방법으로서,
    제1 표면을 갖는 제1 물질 및 제2 표면을 갖는 제2 물질을 갖는 기판을 제공하는 단계 ― 상기 제1 물질은 본질적으로 규소로 구성되고 상기 제2 물질은 산화규소(SiO2)를 포함함 ―;
    수소 종결된 규소 층을 상기 제1 표면 상에 형성하기 위해 상기 기판을 전처리에 노출시키는 단계;
    상기 제1 표면을 활성화하기 위해 상기 기판을 적어도 하나의 라디칼 개시제에 노출시키는 단계;
    상기 제2 표면과 비교해, 상기 활성화된 제1 표면 상에 차단 층을 선택적으로 증착시키기 위해 상기 기판을 적어도 하나의 차단 분자를 포함하는 차단 화합물에 노출시키는 단계 ― 상기 적어도 하나의 차단 분자는 1,17-옥타데카디엔임 ―;
    상기 차단 분자들을 가교 결합하여 가교 결합된 차단 층을 형성하기 위해 상기 차단 층을 중합제에 노출시키는 단계; 및
    상기 제1 표면과 비교해 상기 제2 표면 상에 유전체 층을 선택적으로 형성하는 단계를 포함하고,
    상기 가교 결합된 차단 층은 복수의 규소-탄소 결합들을 포함하고, 상기 제1 표면 상의 유전체 층의 증착을 억제하는, 선택적 증착 방법.
  13. 선택적 증착 방법으로서,
    제1 표면을 갖는 제1 물질 및 제2 표면을 갖는 제2 물질을 갖는 기판을 제공하는 단계 ― 상기 제1 물질은 본질적으로 수소 종결된 규소로 구성되고 상기 제2 물질은 유전체를 포함함 ―;
    상기 제1 표면을 활성화하기 위해 상기 기판을 적어도 하나의 화학 촉매에 노출시키는 단계;
    상기 제2 표면과 비교해 상기 활성화된 제1 표면 상에 SAM 층을 선택적으로 증착시키기 위해 상기 기판을 적어도 하나의 SAM 분자를 포함하는 SAM 화합물에 노출시키는 단계 ― 상기 SAM 분자는 적어도 하나의 카르보닐 또는 이민 모이어티를 포함함 ―; 및
    상기 제1 표면과 비교해 상기 제2 표면 상에 유전체 층을 선택적으로 형성하는 단계를 포함하고,
    상기 SAM 층은 복수의 규소-산소 결합들 또는 규소-질소 결합들을 포함하고, 상기 제1 표면 상의 유전체 층의 증착을 억제하는, 선택적 증착 방법.
  14. 제13항에 있어서,
    상기 화학 촉매는 트리스(펜타플루오로페닐)보란을 포함하는, 선택적 증착 방법.
  15. 제13항에 있어서,
    상기 SAM 화합물은 운데칸알, 옥탄알, 2-운데칸온, 2-옥탄온, 벤조페논 이민 또는 2,2,4,4-테트라메틸-3-펜탄온 이민 중 하나 이상을 포함하는, 선택적 증착 방법.
KR1020207011176A 2017-09-19 2018-09-19 산화규소 상의 유전체의 선택적 증착을 위한 방법들 KR102376831B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762560441P 2017-09-19 2017-09-19
US62/560,441 2017-09-19
PCT/US2018/051749 WO2019060413A1 (en) 2017-09-19 2018-09-19 METHODS FOR SELECTIVE DEPOSITION OF DIELECTRIC ON SILICON OXIDE

Publications (2)

Publication Number Publication Date
KR20200043531A true KR20200043531A (ko) 2020-04-27
KR102376831B1 KR102376831B1 (ko) 2022-03-21

Family

ID=65810616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011176A KR102376831B1 (ko) 2017-09-19 2018-09-19 산화규소 상의 유전체의 선택적 증착을 위한 방법들

Country Status (5)

Country Link
US (1) US11371136B2 (ko)
JP (1) JP6955090B2 (ko)
KR (1) KR102376831B1 (ko)
CN (1) CN111108232A (ko)
WO (1) WO2019060413A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022108034A1 (ko) * 2020-11-23 2022-05-27 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10782613B2 (en) * 2018-04-19 2020-09-22 International Business Machines Corporation Polymerizable self-assembled monolayers for use in atomic layer deposition
US20200347493A1 (en) 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
JP7195239B2 (ja) * 2019-09-24 2022-12-23 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7227122B2 (ja) * 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7257949B2 (ja) * 2019-12-27 2023-04-14 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7507623B2 (ja) * 2020-07-13 2024-06-28 東京エレクトロン株式会社 成膜方法及び成膜装置
US20240014153A1 (en) * 2020-12-25 2024-01-11 Tokyo Electron Limited Substrate bonding system and method for substrate bonding
JP7305700B2 (ja) * 2021-04-19 2023-07-10 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240041961A (ko) * 2021-07-23 2024-04-01 램 리써치 코포레이션 코발트 캡핑된 구리 (cobalt-capped copper) 듀얼 다마신 상호 접속부 상의 그래핀 (graphene) 의 선택적인 증착
US11990369B2 (en) * 2021-08-20 2024-05-21 Applied Materials, Inc. Selective patterning with molecular layer deposition
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
WO2023076115A1 (en) 2021-10-27 2023-05-04 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245490A (ja) * 1988-08-04 1990-02-15 Mitsui Toatsu Chem Inc 有機ケイ素化合物の製造方法
JP2010518644A (ja) * 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2012153638A (ja) * 2011-01-26 2012-08-16 Shin-Etsu Chemical Co Ltd ビス（オルガノキシシリル）アルカン化合物の製造方法
JP2016529303A (ja) * 2013-09-10 2016-09-23 テヒーニィシエ ウニヴェルジテート ベルリン ガス状ヒドロシランのための前駆体としてのシクロヘキサ−２，５−ジエン−１−イル−シランの使用
KR20160130165A (ko) * 2015-05-01 2016-11-10 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981724A (en) 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
GB9816167D0 (en) 1998-07-25 1998-09-23 Secr Defence Polymer production
US6413587B1 (en) * 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
US20050271893A1 (en) * 2004-06-04 2005-12-08 Applied Microstructures, Inc. Controlled vapor deposition of multilayered coatings adhered by an oxide layer
US7576170B2 (en) 2003-12-19 2009-08-18 Momentive Performance Materials Cyclic siloxane compositions for the release of active ingredients
US9212420B2 (en) 2009-03-24 2015-12-15 Tokyo Electron Limited Chemical vapor deposition method
TW201525173A (zh) * 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
US10043709B2 (en) * 2014-11-07 2018-08-07 Applied Materials, Inc. Methods for thermally forming a selective cobalt layer
WO2017048911A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Surface-selective atomic layer deposition using hydrosilylation passivation
US10273577B2 (en) * 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US10643840B2 (en) * 2017-09-12 2020-05-05 Applied Materials, Inc. Selective deposition defects removal by chemical etch
WO2019226695A1 (en) 2018-05-21 2019-11-28 Virginia Polytechnic Institute And State University Selective deposition of materials for composite structures via additive manufacturing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245490A (ja) * 1988-08-04 1990-02-15 Mitsui Toatsu Chem Inc 有機ケイ素化合物の製造方法
JP2010518644A (ja) * 2007-02-14 2010-05-27 本田技研工業株式会社 原子層堆積法によりサイズ制御され空間的に分散されるナノ構造の製造方法
JP2012153638A (ja) * 2011-01-26 2012-08-16 Shin-Etsu Chemical Co Ltd ビス（オルガノキシシリル）アルカン化合物の製造方法
JP2016529303A (ja) * 2013-09-10 2016-09-23 テヒーニィシエ ウニヴェルジテート ベルリン ガス状ヒドロシランのための前駆体としてのシクロヘキサ−２，５−ジエン−１−イル−シランの使用
KR20160130165A (ko) * 2015-05-01 2016-11-10 어플라이드 머티어리얼스, 인코포레이티드 표면 블록 화학작용을 이용한 박막 유전체의 선택적 증착

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022108034A1 (ko) * 2020-11-23 2022-05-27 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법
KR20220070795A (ko) * 2020-11-23 2022-05-31 주식회사 이지티엠 선택성 부여제를 이용한 영역 선택적 박막 형성 방법

Also Published As

Publication number Publication date
CN111108232A (zh) 2020-05-05
US20200216949A1 (en) 2020-07-09
JP6955090B2 (ja) 2021-10-27
JP2020534683A (ja) 2020-11-26
WO2019060413A1 (en) 2019-03-28
US11371136B2 (en) 2022-06-28
KR102376831B1 (ko) 2022-03-21

Similar Documents

Publication Publication Date Title
KR102376831B1 (ko) 산화규소 상의 유전체의 선택적 증착을 위한 방법들
TWI819806B (zh) 基材上選擇性沉積金屬薄膜之方法
JP6654547B2 (ja) ＳｉＯＣＮ薄膜の形成
KR102434954B1 (ko) 금속 표면들 상에 블로킹 층들을 증착시키기 위한 방법들
KR102185458B1 (ko) 선택적 퇴적
KR102391351B1 (ko) 차단 분자들의 가교결합에 의해 선택적 증착을 향상시키는 방법
KR102357336B1 (ko) 패터닝 애플리케이션들을 위한 선택적 증착을 위한 방식들
JP7279024B2 (ja) 化学エッチングによる選択的堆積の欠陥除去
JP2020145436A (ja) 断続的な空気−水暴露による自己組織化単分子膜のブロッキングの改良
JP7161520B2 (ja) シリコンベース誘電体への選択的堆積のための方法
KR20160000863A (ko) 상호접속 캡핑 애플리케이션들을 위한 금속 상호접속부들 내의 탄소계 오염물질의 세정
US10366878B2 (en) Selective deposition through formation of self-assembled monolayers
TWI786217B (zh) 增強選擇性沉積製程
JP2020515713A (ja) ケイ素含有表面への選択的堆積
KR20220114612A (ko) 선택적 증착 방법들
KR102683932B1 (ko) 화학적 에칭에 의한 선택적 퇴적 결함들의 제거
CN116917534A (zh) 选择性沉积的表面处理

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant