CN206163526U - 一种led封装器件 - Google Patents

一种led封装器件 Download PDF

Info

Publication number
CN206163526U
CN206163526U CN201621192362.6U CN201621192362U CN206163526U CN 206163526 U CN206163526 U CN 206163526U CN 201621192362 U CN201621192362 U CN 201621192362U CN 206163526 U CN206163526 U CN 206163526U
Authority
CN
China
Prior art keywords
polar region
insulation layer
region
silica gel
polar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621192362.6U
Other languages
English (en)
Inventor
廖伟春
钟昊哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen City Cai Lide Lighting Technology Co Ltd
Original Assignee
Shenzhen City Cai Lide Lighting Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Cai Lide Lighting Technology Co Ltd filed Critical Shenzhen City Cai Lide Lighting Technology Co Ltd
Priority to CN201621192362.6U priority Critical patent/CN206163526U/zh
Application granted granted Critical
Publication of CN206163526U publication Critical patent/CN206163526U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

本实用新型涉及一种LED封装器件，包括第一极区和第二极区，第一极区为负极导电导热基材区，第二极区为正极导电导热基材区域，芯片通过固晶胶粘接在第一极区，芯片上的电极通过导线连接至第二极区，第一极区和第二极区之间为绝缘区，绝缘区为硅胶填充，第一极区和第二极区之间通过绝缘区实现电隔离和物理连接，第一极区和第二极区的上部通过硅胶实现封装，绝缘区及第一极区和第二极区的上部模封胶一体化设置。与现有EMC、SMC技术相比，省去了支架的制作流程，工艺流程得到极大简化，通过封装molding工艺或其它工艺实现了整个器件的一体化设置，产品结构稳定性高。

Description

一种LED封装器件
技术领域
本实用新型涉及LED照明、感应、监控、汽车电子技术领域，具体涉及一种LED封装器件。
背景技术
LED封装朝着可实现规模化生产，更低成本，工艺简化、设计灵活，尺寸更小，轻薄化、高集成的应用趋势发展。
随着LED芯片磊晶技术和终端应用技术的发展，行业对LED封装的光学、热学、电学、机械结构等提出了新的、更高的要求。
现有技术都是先在铜片上用热塑性材料塑封出支架，然后再封装LED，工艺流程比较长，产品结构稳定性差。
实用新型内容
为解决上述问题，本实用新型提供一种工艺流程短，产品结构稳定性高的LED封装器件。
一种LED封装器件，包括第一极区和第二极区，第一极区为负极导电导热基材区，第二极区为正极导电导热基材区域，芯片通过固晶胶粘接在第一极区，芯片顶部的电极通过导线连接至第二极区，第一极区和第二极区之间为绝缘区，绝缘区为硅胶所填充，第一极区和第二极区之间通过绝缘区实现电隔离和物理连接，第一极区和第二极区的上部通过硅胶实现封装，绝缘区及第一极区和第二极区的上部硅胶一体化设置。
优选的，绝缘区及第一极区和第二极区的上部的硅胶通过模压工艺一体化成型。
优选的，第一极区和第二极区为铜基材区域，铜基材区域的厚度为0.1～0.3mm。
优选的，导线为金线、银线、铜线或铝线及对应金属的合金线。
优选的，导线的数量在1根(含)以上。
优选的，第一极区的面积大于第二极区与绝缘区的面积之和。
优选的，第一极区的面积大于等于1.5倍的第二极区与绝缘区的面积之和。
优选的，第一极区和第二极区的外边缘为预冲压区。
优选的，固晶胶为高导热固晶胶。
优选的，硅胶中填充有纳米氧化铝导热颗粒。
优选的，硅胶中填充有晶粒尺寸为10～1000nm的氧化钛颗粒，氧化钛的作用是吸收紫外线，增强胶体的抗UV和抗黄变能力。
优选的，氧化钛颗粒均匀分散在硅胶中，晶粒尺寸为10～30nm的氧化钛颗粒的体积为硅胶的体积的2％～6％。晶粒尺寸为10～30nm的氧化钛颗粒能够动态湮灭与重生，从而使得硅胶的体积和形状可以发生微小的变化，从而使用LED封装器件使用过程中的热应力的作用能够被有效缓解，从而大大延长LED封装器件的使用寿命。
优选的，第一极区和第二极区的上部的硅胶呈半球状、半椭圆球状、长方体状、棱台或上述四种形状的组合。
本实用新型的有益效果：一种LED封装器件，包括第一极区和第二极区，第一极区为负极导电导热基材区，第二极区为正极导电导热基材区域，芯片通过固晶胶粘接在第一极区，芯片顶部的电极通过导线连接至第二极区，第一极区和第二极区之间为绝缘区，绝缘区为硅胶基材区，第一极区和第二极区之间通过绝缘区实现电隔离和物理连接，第一极区和第二极区的上部通过硅胶实现封装，绝缘区及第一极区和第二极区的上部硅胶一体化设置。与现有技术相比，不需要支架的制作流程，工艺流程短，第一极区和第二极区通过封装用硅胶连接，绝缘区及第一极区和第二极区的上部硅胶一体化设置，产品结构稳定性高。
附图说明
图1为本实用新型一种结构稳定性好的LED封装器件的封装用基材的结构示意图。
图2为图1的B处的放大结构示意图。
图3为本实用新型一种LED封装器件的俯视图。
图4为本实用新型一种LED封装器件的图3的A-A向的剖面图。
图中：
1-第一极区；2-第二极区；3-芯片；4-导线；5-绝缘区；6-预冲压区；7-固晶胶。
具体实施方式
下面，结合附图1～4以及具体实施方式，对本实用新型做进一步描述。
一种LED封装器件，包括第一极区1和第二极区2，第一极区1为负极导电导热基材区，第二极区2为正极导电导热基材区域，第一极区1通过固晶胶7粘接有芯片3，芯片3的上部的电极通过导线4连接至第二极区2，第一极区1和第二极区2之间为绝缘区5，绝缘区5为硅胶基材区，第一极区1和第二极区2之间通过绝缘区5实现电隔离和物理连接，第一极区1和第二极区2的上部通过硅胶实现封装，绝缘区5及第一极区1和第二极区2的上部硅胶一体化设置。
与现有技术相比，不需要支架的制作流程，工艺流程短，第一极区1和第二极区2通过封装用硅胶连接，绝缘区5及第一极区1和第二极区2的上部硅胶一体化成型，产品结构稳定性高。
本实施例中，硅胶中填充有晶粒尺寸为10～1000nm的氧化钛颗粒，氧化钛的作用是吸收紫外线，增强胶体的抗UV和抗黄变能力。
本实施例中，绝缘区5及第一极区1和第二极区2的上部的硅胶通过模压工艺一体化成型。
本实施例中，第一极区1和第二极区2为铜基材区域，铜基材区域的厚度为0.1～0.3mm。
本实施例中，导线4为金线、银线、铜线、铝线及相应金属的合金线。
本实施例中，导线4的数量在1根(含)以上。
本实施例中，第一极区1的面积大于第二极区2与绝缘区5的面积之和。
本实施例中，第一极区1的面积大于等于1.5倍的第二极区2与绝缘区5的面积之和。
本实施例中，第一极区1和第二极区2的外边缘为预冲压区6。
本实施例中，固晶胶7为高导热固晶胶。
本实施例中，硅胶中填充有晶粒尺寸为10～1000nm的氧化钛颗粒。
本实施例中，氧化钛颗粒均匀分散在硅胶中，晶粒尺寸为10～30nm的氧化钛颗粒的体积为硅胶的体积的2％～6％。
本实施例中，第一极区1和第二极区2的上部的硅胶呈长方体状与半椭球状的组合。作为替换方案，第一极区1和第二极区2的上部的硅胶也可以单独呈半球状、半椭球状、棱台状、长方体状；或，半椭球状与长方体状的组合；或，半球状与长方体状的组合；或，半椭球状与棱台状的组合；或，半球状与棱台状的组合。
对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本实用新型权利要求的保护范围之内。

Claims (9)

1.一种LED封装器件，包括第一极区(1)和第二极区(2)，其特征在于，所述第一极区(1)为负极导电导热基材区，所述第二极区(2)为正极导电导热基材区域，所述第一极区(1)通过固晶胶(7)粘接有芯片(3)，所述芯片(3)顶部的电极通过导线(4)连接至第二极区(2)，所述第一极区(1)和第二极区(2)之间为绝缘区(5)，所述绝缘区(5)为硅胶基材区，所述第一极区(1)和第二极区(2)之间通过绝缘区(5)实现电隔离和物理连接；所述第一极区(1)和第二极区(2)的上部通过硅胶实现封装；所述绝缘区(5)及所述第一极区(1)和第二极区(2)的上部的硅胶一体化设置；所述绝缘区(5)及所述第一极区(1)和第二极区(2)的上部的硅胶通过模压工艺一体化成型。
2.如权利要求1所述的LED封装器件，其特征在于，所述第一极区(1)和第二极区(2)为铜基材区域，所述铜基材区域的厚度为0.1～0.3mm。
3.如权利要求1所述的LED封装器件，其特征在于，所述导线(4)为金线、银线、铜线或铝线。
4.如权利要求3所述的LED封装器件，其特征在于，所述导线(4)的数量在1根以上。
5.如权利要求1所述的LED封装器件，其特征在于，所述第一极区(1)的面积大于所述第二极区(2)与所述绝缘区(5)的面积之和。
6.如权利要求5所述的LED封装器件，其特征在于，所述第一 极区(1)的面积大于等于1.5倍的所述第二极区(2)与所述绝缘区(5)的面积之和。
7.如权利要求1所述的LED封装器件，其特征在于，所述硅胶中填充有晶粒尺寸为10～1000nm的氧化钛颗粒。
8.如权利要求7所述的LED封装器件，其特征在于，所述氧化钛颗粒均匀分散在所述硅胶中，晶粒尺寸为10～30nm的氧化钛颗粒的体积为所述硅胶的体积的2％～6％。
9.如权利要求1所述的LED封装器件，其特征在于，所述第一极区(1)和第二极区(2)的上部的硅胶呈半球状、半椭球状、长方体状、棱台或上述四种形状的组合。
CN201621192362.6U 2016-10-27 2016-10-27 一种led封装器件 Active CN206163526U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621192362.6U CN206163526U (zh) 2016-10-27 2016-10-27 一种led封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621192362.6U CN206163526U (zh) 2016-10-27 2016-10-27 一种led封装器件

Publications (1)

Publication Number Publication Date
CN206163526U true CN206163526U (zh) 2017-05-10

Family

ID=58656684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621192362.6U Active CN206163526U (zh) 2016-10-27 2016-10-27 一种led封装器件

Country Status (1)

Country Link
CN (1) CN206163526U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312881A (zh) * 2020-02-27 2020-06-19 盐城东山精密制造有限公司 一种一体成型led器件及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312881A (zh) * 2020-02-27 2020-06-19 盐城东山精密制造有限公司 一种一体成型led器件及其制作方法

Similar Documents

Publication Publication Date Title
CN101621105B (zh) Led倒装芯片集成封装方法及采用该方法封装的led
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN103715161B (zh) 芯片装置，芯片封装和用于制作芯片装置的方法
CN206774518U (zh) 一种高散热能力的小型贴片固态继电器
CN206163526U (zh) 一种led封装器件
CN206116452U (zh) 一种结构稳定性好的led封装器件
CN202949568U (zh) 一种大功率mems麦克风
CN206532771U (zh) 散热型半导体器件
CN201937484U (zh) 超薄型表面贴装桥式整流器
EP3696853A1 (en) Power semiconductor chip package structure
CN107154389A (zh) 一种高散热能力的小型贴片固态继电器及其制造方法
CN115881712A (zh) Mcm封装结构及其制作方法
CN204375733U (zh) 一种双引线框架
CN208923119U (zh) 一种功率半导体贴片封装结构
CN206574708U (zh) 一种电机控制模块集成电路的封装结构
CN203339143U (zh) 半导体装置
CN202712257U (zh) 陶瓷基材led光源模组支架
CN206116397U (zh) 一种led封装用基材及led封装器件
CN206532770U (zh) 芯片封装的新型sop结构
CN201681877U (zh) 下沉基岛露出型封装结构
CN203690284U (zh) 半导体装置
CN211455672U (zh) 一种半导体封装结构
CN205680678U (zh) 一种植入导电球结构的小功率整流元器件
CN204792789U (zh) 一种功率驱动器
CN107993992A (zh) 一种三维芯片堆叠芯片尺寸封装结构及制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant