CN206774518U - 一种高散热能力的小型贴片固态继电器 - Google Patents

一种高散热能力的小型贴片固态继电器 Download PDF

Info

Publication number
CN206774518U
CN206774518U CN201720318025.5U CN201720318025U CN206774518U CN 206774518 U CN206774518 U CN 206774518U CN 201720318025 U CN201720318025 U CN 201720318025U CN 206774518 U CN206774518 U CN 206774518U
Authority
CN
China
Prior art keywords
electrode
pin
support plates
pcb support
gallium arsenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201720318025.5U
Other languages
English (en)
Inventor
吴家健
朱倩
尹佳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Semiconductor Co ltd
Original Assignee
JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU JIEJIE MICROELECTRONICS CO Ltd filed Critical JIANGSU JIEJIE MICROELECTRONICS CO Ltd
Priority to CN201720318025.5U priority Critical patent/CN206774518U/zh
Application granted granted Critical
Publication of CN206774518U publication Critical patent/CN206774518U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Thyristors (AREA)

Abstract

本实用新型公开了一种高散热能力的小型贴片固态继电器，它包括塑封环氧塑料体和DBC基板，DBC基板上焊接有双向可控硅芯片、光控可控硅芯片、第一电阻、第二电阻、第一垫片、第二垫片、PCB载板、引脚框架及铜连接片，PCB载板上设有第一电极、第二电极、发光砷化镓二极管和铜线，第一电极、第二电极位于PCB载板的两侧，第一电极上焊接有发光砷化镓二极管的阴极，PCB载板的第二电极通过铜线与发光砷化镓二极管的阳极键合，铜连接片用来进行双向可控硅第一阳极与第四引脚的电气连接。还公开了小型贴片固态继电器的制造方法。封装后DBC基板散热面裸露在空气中，同时可在表面加装散热片，提高了产品的散热能力，从而提高了产品的使用功率；光耦采用芯片级集成封装，极大的缩小了产品的体积。

Description

一种高散热能力的小型贴片固态继电器
技术领域
本实用新型涉及一种固态继电器，尤其涉及一种高散热能力的小型贴片固态继电器。
背景技术
固态继电器应用于交流无触点开关、家用电器控制电路、工业控制等领域，特别是I/O输入输出，医疗器械等板级应用要求其具备较小的体积、较强的散热能力。目前市场上销售的小型固态继电器，有较大功率的面板安装型，但缺点是体积较大；还有便于PCB安装的双列或单列直插型的，缺点是功率不够；同时传统的固态继电器上光耦都采用集成IC封装，使固态的封装体积减少有较大难度，而且以上两种小型固态继电器都不适合高效的自动化生产。
因此，需要提供一种新的技术方案来解决上述问题。
实用新型内容
本实用新型要解决的技术问题是提供一种高散热能力的小型贴片固态继电器。
为解决上述技术问题，本实用新型的一种高散热能力的小型贴片固态继电器，包括塑封环氧塑料体及陶瓷覆铜板基板（以下简述为DBC基板），所述DBC基板上预腐蚀出电气连接图案，所述DBC基板上焊接有双向可控硅芯片、光控可控硅芯片、光控可控硅限流电阻（以下简称为第一电阻）、发光二极管限流电阻（以下简称为第二电阻）、第一发光二极管的引流垫片（以下简称为第一垫片）、第二发光二极管的引流垫片（以下简称为第二垫片）、发光二极管封装PCB载板（以下简称为PCB载板）、引脚框架及铜连接片，所述引脚框架包括第一直流输出端（以下简称为第一引脚）、第二直流输出端（以下简称为第二引脚）、第一交流输出端（以下简称为第三引脚）、第二交流输出端（以下简称为第四引脚），引脚框架包括第一引脚、第二引脚、第三引脚、第四引脚，各引脚对称布置于引脚框架两侧，
所述PCB载板上设有第一电极、第二电极、发光砷化镓二极管和铜线，所述第一电极、第二电极位于PCB载板的两侧，所述PCB载板的第一电极上焊接有发光砷化镓二极管的阴极，所述PCB载板的第二电极通过铜线与发光砷化镓二极管的阳极键合，所述铜连接片用来进行双向可控硅第一阳极与第二交流输出端的电气连接。
所述双向可控硅芯片包括双向可控硅第一阳极、双向可控硅的门极、双向可控硅的第二阳极。
所述光控可控硅芯片包括光控可控硅第一阳极和光控可控硅第二阳极。
本实用新型的有益效果：本实用新型的固态继电器具有以下优点：（1）其封装后DBC基板散热面裸露在空气中，同时可在表面加装散热片，提高了产品的散热能力，从而提高了产品的使用功率；（2）光耦采用芯片级集成封装，极大地缩小了固态继电器的体积。
附图说明
图1是本实用新型的电气原理图。
图2a为本实用新型主视图。
图2b为本实用新型侧视图。
图2c为本实用新型俯视图。
图3为本实用新型内部结构图。
图4为本实用新型PCB载板结构图。
图5为本实用新型双向可控硅芯片结构示意图。
图6为本实用新型光控可控硅芯片结构示意图。
图7为本实用新型DBC基板平面示意图。
图8为本实用新型铜连接片结构示意图。
图9为本实用新型引脚框架结构示意图。
图10为本实用新型的引流垫片结构示意图。
图11为本实用新型装配完成的内部结构三维视图。
其中：1、塑封环氧塑料体，2、DBC基板，3、双向可控硅芯片，4、光控可控硅芯片，5、第一电阻，6、第二电阻，7、第一垫片，8、第二垫片，9、PCB载板，10、引脚框架，11、铜连接片，12、第一引脚，13、第二引脚，14、第三引脚，15、第四引脚，16、发光砷化镓二极管，17、PCB载板的第一电极，18、铜线，19、PCB载板的第二电极，20、双向可控硅第一阳极，21、双向可控硅的门极，22、双向可控硅的第二阳极，23、光控可控硅第一阳极，24、光控可控硅第二阳极。
具体实施方式
为了加深对本实用新型的理解，下面将结合实施例和附图对本实用新型作进一步详述，该实施例仅用于解释本实用新型，并不构成对本实用新型的保护范围的限定。
如图1、图2a、图2b、图2c 、3所示，本实用新型的一种高散热能力的小型贴片固态继电器，它包括塑封环氧塑料体1和DBC基板2（如图7），所述DBC基板2上预腐蚀出电气连接图案，所述DBC基板2上焊接有双向可控硅芯片3、光控可控硅芯片4、第一电阻5、第二电阻6、第一垫片7、第二垫片8、PCB载板9、引脚框架10及铜连接片11（如图8），图9所示，引脚框架10包括第一引脚12、第二引脚13、第三引脚14、第四引脚15，各引脚对称布置于引脚框架10两侧，
图4所示，PCB载板9上设有第一电极17、第二电极19、发光砷化镓二极管16和铜线18，所述第一电极17、第二电极19位于PCB载板9的两侧，第一电极17上焊接有发光砷化镓二极管16的阴极，所述PCB载板9的第二电极19通过铜线18与发光砷化镓二极管16的阳极键合，所述铜连接片11用来进行双向可控硅第一阳极20与第四引脚15的电气连接。
图5所示，本实用新型双向可控硅芯片结构示意图。双向可控硅芯片包括双向可控硅第一阳极20、双向可控硅的门极21、双向可控硅的第二阳极22。
图6为本实用新型光控可控硅芯片结构示意图。光控可控硅芯片包括光控可控硅第一阳极23和光控可控硅第二阳极24。
一种高散热能力的小型贴片固态继电器的制造方法，包括以下步骤：
a、首先将双向可控硅芯片3、光控可控硅芯片4、引脚框架10、铜连接片11、第一电阻5、第二电阻6、第一垫片7、第二垫片8使用高温焊料焊接到DBC基板2上；
b、将发光砷化镓二极管16用高温焊料焊接到PCB载板的第一电极17上，并用铜线18键合到发光砷化镓二极管16的阳极引出到PCB载板2的第二电极19上；
c、用铜线18键合技术把双向可控硅的门极21、第一电阻5、光控可控硅第一阳极23和第二阳极24进行电气连接；
d、在DBC基板2的第一垫片7及第二垫片8上放置中温焊料，把PCB载板9倒置焊接在第一垫片7及第二垫片8上；
e、用高透光率的硅胶填充在PCB载板9及光控可控硅芯片4之间并固化；
f、接着将工件放置入塑封模腔中，用环氧树脂进行包封固定；
g、将环氧塑封好的工件进行165-170℃，3-4h的固化；
h、将固化好的工件进行纯锡电镀；
i、将电镀好的工件进行切筋成型。
其中，高温焊接材料为质量百分含量92.5%的Pb、5%的Sn、2.5%的Ag。
其中，中温焊接材料为质量百分含量95.4%的Sn、3.1%的Ag、1.5%的Cu。
本实用新型的优点是：DBC基板散热面裸露在空气中，必要时可加装散热片，这样有利于产品的散热，提高产品的带负载能力；采用贴片式封装结构，方便了使用时进行自动化装配；光耦使用芯片级封装，减少了封装体积。

Claims (2)

1.一种高散热能力的小型贴片固态继电器，其特征在于：它包括塑封环氧塑料体和DBC基板，所述DBC基板上预腐蚀出电气连接图案，所述DBC基板上焊接有双向可控硅芯片、光控可控硅芯片、第一电阻、第二电阻、第一垫片、第二垫片、PCB载板、引脚框架及铜连接片，所述引脚框架包括第一引脚、第二引脚、第三引脚、第四引脚，各引脚对称布置于引脚框架两侧，所述PCB载板上设有第一电极、第二电极、发光砷化镓二极管和铜线，所述第一电极、第二电极位于PCB载板的两侧，所述第一电极上焊接有发光砷化镓二极管的阴极，所述PCB载板的第二电极通过铜线与发光砷化镓二极管的阳极键合，所述铜连接片用来进行双向可控硅第一阳极与第四引脚的电气连接。
2.根据权利要求1所述的一种高散热能力的小型贴片固态继电器，其特征在于：所述光控可控硅芯片包括光控可控硅第一阳极和光控可控硅第二阳极。
CN201720318025.5U 2017-03-29 2017-03-29 一种高散热能力的小型贴片固态继电器 Withdrawn - After Issue CN206774518U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720318025.5U CN206774518U (zh) 2017-03-29 2017-03-29 一种高散热能力的小型贴片固态继电器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720318025.5U CN206774518U (zh) 2017-03-29 2017-03-29 一种高散热能力的小型贴片固态继电器

Publications (1)

Publication Number Publication Date
CN206774518U true CN206774518U (zh) 2017-12-19

Family

ID=60632759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720318025.5U Withdrawn - After Issue CN206774518U (zh) 2017-03-29 2017-03-29 一种高散热能力的小型贴片固态继电器

Country Status (1)

Country Link
CN (1) CN206774518U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154389A (zh) * 2017-03-29 2017-09-12 江苏捷捷微电子股份有限公司 一种高散热能力的小型贴片固态继电器及其制造方法
CN108336044A (zh) * 2018-01-25 2018-07-27 周元忠 一种基于沟槽介质隔离的双极集成电路芯片
CN108470689A (zh) * 2018-06-06 2018-08-31 捷捷半导体有限公司 一种塑封小型固态继电器及其制造方法
CN112908962A (zh) * 2021-01-26 2021-06-04 江苏云意电气股份有限公司 一种车用贴片式二极管封装结构及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154389A (zh) * 2017-03-29 2017-09-12 江苏捷捷微电子股份有限公司 一种高散热能力的小型贴片固态继电器及其制造方法
CN107154389B (zh) * 2017-03-29 2023-07-21 捷捷半导体有限公司 一种高散热能力的小型贴片固态继电器及其制造方法
CN108336044A (zh) * 2018-01-25 2018-07-27 周元忠 一种基于沟槽介质隔离的双极集成电路芯片
CN108470689A (zh) * 2018-06-06 2018-08-31 捷捷半导体有限公司 一种塑封小型固态继电器及其制造方法
CN112908962A (zh) * 2021-01-26 2021-06-04 江苏云意电气股份有限公司 一种车用贴片式二极管封装结构及方法
CN112908962B (zh) * 2021-01-26 2024-01-23 江苏云意电气股份有限公司 一种车用贴片式二极管封装结构及方法

Similar Documents

Publication Publication Date Title
CN206774518U (zh) 一种高散热能力的小型贴片固态继电器
CN105990265B (zh) 功率转换电路的封装模块及其制造方法
CN108321134A (zh) 高功率密度塑封式ipm模块的封装结构及加工工艺
CN104303299B (zh) 半导体装置的制造方法及半导体装置
CN105336632B (zh) 用于将芯片连接到载体的分批工艺
CN103762298A (zh) Led晶片组合封装材料及工艺
CN207165543U (zh) 一种低寄生电感双面散热功率模块
CN207165544U (zh) 一种设有双面散热装置的功率模块
CN108461484A (zh) 一种高可靠性igbt模块的封装结构及加工工艺
CN201887040U (zh) 以pcb为基板的qfn/dfn封装之集成电路
CN208240652U (zh) 功率模块及空调器
CN107154389A (zh) 一种高散热能力的小型贴片固态继电器及其制造方法
CN207398071U (zh) 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构
CN207558821U (zh) 一种具有溢流通道和溢流槽的led支架
CN206758464U (zh) 一种基于陶瓷基板的led封装光源
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN209708965U (zh) Ipm模块的先进封装结构
CN202034361U (zh) 一种半导体封装结构
CN209056480U (zh) 一种应用于igbt功率模块封装的陶瓷覆铜板装置
CN207165564U (zh) 一种双面散热高可靠功率模块
CN110690120A (zh) 烧结封装mos芯片双向开关电子模块及其制作方法
CN204067374U (zh) 一种大功率大电流二极管封装结构
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
CN100411121C (zh) 散热型封装结构及其制法
CN207977311U (zh) 高可靠性igbt模块的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180202

Address after: Chongchuan District 226017 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D

Patentee after: JIEJIE SEMICONDUCTOR CO.,LTD.

Address before: No. 8 Xinglong Road, Qidong science and Technology Pioneer Park, Nantong, Jiangsu Province

Patentee before: JIANGSU JIEJIE MICROELECTRONICS Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 226200 Jinggangshan Road, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, No. 6

Patentee after: JIEJIE SEMICONDUCTOR CO.,LTD.

Address before: Chongchuan District 226017 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D

Patentee before: JIEJIE SEMICONDUCTOR CO.,LTD.

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20171219

Effective date of abandoning: 20230721

AV01 Patent right actively abandoned

Granted publication date: 20171219

Effective date of abandoning: 20230721